JPH06104280A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH06104280A JPH06104280A JP30735092A JP30735092A JPH06104280A JP H06104280 A JPH06104280 A JP H06104280A JP 30735092 A JP30735092 A JP 30735092A JP 30735092 A JP30735092 A JP 30735092A JP H06104280 A JPH06104280 A JP H06104280A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- ions
- ion
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 150000002500 ions Chemical class 0.000 claims abstract description 73
- 238000005468 ion implantation Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000001257 hydrogen Substances 0.000 claims abstract description 50
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 45
- -1 hydrogen ions Chemical class 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims description 53
- 238000002513 implantation Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 21
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 15
- 230000000737 periodic effect Effects 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910021478 group 5 element Inorganic materials 0.000 claims description 8
- 229910021480 group 4 element Inorganic materials 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- 230000004913 activation Effects 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 238000005984 hydrogenation reaction Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000010790 dilution Methods 0.000 description 6
- 239000012895 dilution Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 1
- 101710162453 Replication factor A Proteins 0.000 description 1
- 102100035729 Replication protein A 70 kDa DNA-binding subunit Human genes 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Abstract
(57)【要約】 （修正有）
【構成】 ガラス基板１３上に多結晶シリコン薄膜１
６、ゲート絶縁膜１７、ゲート電極１８を形成し、多結
晶シリコン薄膜１６中に自己整合でイオン２１を照射し
てイオンシャワードーピング法で多結晶シリコン薄膜中
に不純物イオンを注入する薄膜トランジスタの製造方法
において、イオン注入後の製造プロセス温度を４５０℃
以下とする。不純物イオンを生成するプラズマ源の原料
ガスをＰＨ3ガスと水素ガスの混合ガスとし、この水素
ガスの濃度を８０％以上、リンイオンの注入ドーズ量を
５×１０14個／ｃｍ2以上、５×１０16個／ｃｍ2以下と
する。 【効果】 軟化点が低いガラス基板上に容易に薄膜トラ
ンジスタを作製でき、また、イオン注入後のアニールを
しないで多結晶シリコン薄膜中の不純物を活性化できる
ため、イオン注入後のプロセスが４５０℃以下の低温プ
ロセスの場合においても短時間で薄膜トランジスタを作
製することができる。
６、ゲート絶縁膜１７、ゲート電極１８を形成し、多結
晶シリコン薄膜１６中に自己整合でイオン２１を照射し
てイオンシャワードーピング法で多結晶シリコン薄膜中
に不純物イオンを注入する薄膜トランジスタの製造方法
において、イオン注入後の製造プロセス温度を４５０℃
以下とする。不純物イオンを生成するプラズマ源の原料
ガスをＰＨ3ガスと水素ガスの混合ガスとし、この水素
ガスの濃度を８０％以上、リンイオンの注入ドーズ量を
５×１０14個／ｃｍ2以上、５×１０16個／ｃｍ2以下と
する。 【効果】 軟化点が低いガラス基板上に容易に薄膜トラ
ンジスタを作製でき、また、イオン注入後のアニールを
しないで多結晶シリコン薄膜中の不純物を活性化できる
ため、イオン注入後のプロセスが４５０℃以下の低温プ
ロセスの場合においても短時間で薄膜トランジスタを作
製することができる。
Description
【０００１】
【産業上の利用分野】本発明は、製造工程の簡略化が図
れる薄膜トランジスタおよびこのような薄膜トランジス
タや半導体等の製造プロセスに好適な薄膜トランジスタ
の製造方法に関するものである。
れる薄膜トランジスタおよびこのような薄膜トランジス
タや半導体等の製造プロセスに好適な薄膜トランジスタ
の製造方法に関するものである。
【０００２】
【従来の技術】近年、液晶ディスプレイやイメージセン
サ等の外部実装駆動回路をディスプレイやイメージセン
サと同一基板上に作り込む目的で、透明絶縁性基板上に
薄膜トランジスタを作製する必要性が高まっている。ま
た、ディスプレイやイメージセンサ等の大型化かつ量産
性向上のためのプロセス基板の大面積化が進むにつれ、
大面積基板を処理可能なプロセス装置の必要性も高まっ
ている。
サ等の外部実装駆動回路をディスプレイやイメージセン
サと同一基板上に作り込む目的で、透明絶縁性基板上に
薄膜トランジスタを作製する必要性が高まっている。ま
た、ディスプレイやイメージセンサ等の大型化かつ量産
性向上のためのプロセス基板の大面積化が進むにつれ、
大面積基板を処理可能なプロセス装置の必要性も高まっ
ている。
【０００３】この種の薄膜トランジスタの一例として、
多結晶シリコン薄膜トランジスタがあり、このような薄
膜トランジスタを作製する場合において、良好なトラン
ジスタ特性を得るためには、自己整合で不純物元素をド
ーピングして薄膜トランジスタのソース部およびドレイ
ン部を形成することが望まれる。
多結晶シリコン薄膜トランジスタがあり、このような薄
膜トランジスタを作製する場合において、良好なトラン
ジスタ特性を得るためには、自己整合で不純物元素をド
ーピングして薄膜トランジスタのソース部およびドレイ
ン部を形成することが望まれる。
【０００４】ところで、各種半導体デバイスの製造にお
いて不純物ドーピングプロセスは必要不可欠であり、極
めて重要な位置を占めている。この種の薄膜トランジス
タの製造プロセスにおいて、不純物をドーピングする方
法として、熱拡散により半導体基板の表面から不純物を
入れる方法と、イオン注入により不純物原子を半導体基
板中に打ち込む方法がある。
いて不純物ドーピングプロセスは必要不可欠であり、極
めて重要な位置を占めている。この種の薄膜トランジス
タの製造プロセスにおいて、不純物をドーピングする方
法として、熱拡散により半導体基板の表面から不純物を
入れる方法と、イオン注入により不純物原子を半導体基
板中に打ち込む方法がある。
【０００５】イオン注入法は不純物濃度・注入深さを正
確に制御でき、かつ浅い注入や薄膜を通しての注入が可
能であり、また、ガラス基板等が使える低温プロセスで
あるため、最近では不純物ドーピング技術の主流になっ
ている。
確に制御でき、かつ浅い注入や薄膜を通しての注入が可
能であり、また、ガラス基板等が使える低温プロセスで
あるため、最近では不純物ドーピング技術の主流になっ
ている。
【０００６】ところが、通常のイオン注入装置のイオン
ビーム幅は数ｍｍであるため、大面積にわたってイオン
注入するためには、試料基板の機械的走査またはイオン
ビームの電気的走査が必要となり、イオン注入装置は複
雑化・大容積化・高価格化そてしまうという問題があっ
た。
ビーム幅は数ｍｍであるため、大面積にわたってイオン
注入するためには、試料基板の機械的走査またはイオン
ビームの電気的走査が必要となり、イオン注入装置は複
雑化・大容積化・高価格化そてしまうという問題があっ
た。
【０００７】上記のような機械的または電気的走査をせ
ずに、容易に大面積領域にイオン注入する方法として、
プラズマ源と基板ホルダとの間においてイオン質量分離
を行わない構成で、生成したプラズマからイオンを引き
出し、これを低電圧加速により所定の温度に加熱した基
板にイオンをシャワー状に照射してイオン注入する方法
が特開昭６３−１９４３２６号に開示されている。
ずに、容易に大面積領域にイオン注入する方法として、
プラズマ源と基板ホルダとの間においてイオン質量分離
を行わない構成で、生成したプラズマからイオンを引き
出し、これを低電圧加速により所定の温度に加熱した基
板にイオンをシャワー状に照射してイオン注入する方法
が特開昭６３−１９４３２６号に開示されている。
【０００８】前記特開昭６３−１９４３２６号には絶縁
性基板上に形成されたアモルファスシリコン又は多結晶
シリコン薄膜中に上記イオンシャワードーピング法を用
いて不純物を注入する方法が開示されている。
性基板上に形成されたアモルファスシリコン又は多結晶
シリコン薄膜中に上記イオンシャワードーピング法を用
いて不純物を注入する方法が開示されている。
【０００９】また上記のように多結晶シリコン薄膜トラ
ンジスタを作製する場合、多結晶シリコン膜のチャンネ
ル部の結晶粒界等に存在するシリコン原子の未結合手が
トランジスタ特性に悪影響を及ぼすことが知られてい
る。この未結合手を水素で終端するための水素化処理工
程によってオフ電流の減少、しきい値電圧の低下、ＯＮ
／ＯＦＦ比の向上等の特性改善が図られている。例え
ば、特開昭６３−１１９２６９号公報には、水素イオン
を１０ＫｅＶ以下の電圧で加速し、水素放電により水素
イオンを１×１０17／cm2〜１×１０20／cm2照射するこ
とにより未結合手の水素化による終端を行う方法が記載
されている。
ンジスタを作製する場合、多結晶シリコン膜のチャンネ
ル部の結晶粒界等に存在するシリコン原子の未結合手が
トランジスタ特性に悪影響を及ぼすことが知られてい
る。この未結合手を水素で終端するための水素化処理工
程によってオフ電流の減少、しきい値電圧の低下、ＯＮ
／ＯＦＦ比の向上等の特性改善が図られている。例え
ば、特開昭６３−１１９２６９号公報には、水素イオン
を１０ＫｅＶ以下の電圧で加速し、水素放電により水素
イオンを１×１０17／cm2〜１×１０20／cm2照射するこ
とにより未結合手の水素化による終端を行う方法が記載
されている。
【００１０】
【発明が解決しようとする課題】薄膜トランジスタの場
合、絶縁性基板上に形成する半導体層は移動度が高い等
の理由で多結晶シリコンが用いられているが、多結晶シ
リコン薄膜に上記特開昭６３−１９４３２６号に開示さ
れているイオンシャワードーピング法により不純物を注
入すると活性化のために高温でアニールする必要があっ
た。
合、絶縁性基板上に形成する半導体層は移動度が高い等
の理由で多結晶シリコンが用いられているが、多結晶シ
リコン薄膜に上記特開昭６３−１９４３２６号に開示さ
れているイオンシャワードーピング法により不純物を注
入すると活性化のために高温でアニールする必要があっ
た。
【００１１】上記のようなイメージセンサや液晶ディス
プレイでは透明絶縁性基板が通常用いられるが、低コス
トで大面積化の容易なガラス基板を用いるには６００℃
以下の低温プロセスで処理することが望ましく、イオン
注入後の活性化を６００℃で行おうとすると２０時間程
度またはそれ以上のアニールが必要となり、工程が非常
に長くなってしまうという問題があった。
プレイでは透明絶縁性基板が通常用いられるが、低コス
トで大面積化の容易なガラス基板を用いるには６００℃
以下の低温プロセスで処理することが望ましく、イオン
注入後の活性化を６００℃で行おうとすると２０時間程
度またはそれ以上のアニールが必要となり、工程が非常
に長くなってしまうという問題があった。
【００１２】また、上記特開昭６３−１９４３２６号公
報に開示されているようにイオンシャワードーピング法
を用いて自己整合で不純物の注入を行った後に多結晶シ
リコン膜のチャンネル部の結晶粒界等に存在する未結合
手を水素化する際に１０ｋｅＶ以下の低い加速電圧で水
素イオンを注入しているため効率よく水素化処理を行う
ためにはアニールする必要があった。
報に開示されているようにイオンシャワードーピング法
を用いて自己整合で不純物の注入を行った後に多結晶シ
リコン膜のチャンネル部の結晶粒界等に存在する未結合
手を水素化する際に１０ｋｅＶ以下の低い加速電圧で水
素イオンを注入しているため効率よく水素化処理を行う
ためにはアニールする必要があった。
【００１３】さらに不純物注入のあとに高温アニールが
必要であると、４００℃程度の温度で水素は脱離して膜
中から抜けてしまうので、不純物注入後の高温アニール
後に水素イオンを注入しなければならない。ＣＭＯＳ作
製工程ではＮチャンネルトランジスタのソース部、ドレ
イン部にイオン注入するときにはＰチャンネルトランジ
スタをレジストで保護し、逆の場合のイオン注入時も同
様にレジストを使用するため、高温アニールに対しレジ
ストの耐熱性がないので、不純物注入工程後に連続して
同一装置内で水素イオンの注入を行うことができなかっ
た。
必要であると、４００℃程度の温度で水素は脱離して膜
中から抜けてしまうので、不純物注入後の高温アニール
後に水素イオンを注入しなければならない。ＣＭＯＳ作
製工程ではＮチャンネルトランジスタのソース部、ドレ
イン部にイオン注入するときにはＰチャンネルトランジ
スタをレジストで保護し、逆の場合のイオン注入時も同
様にレジストを使用するため、高温アニールに対しレジ
ストの耐熱性がないので、不純物注入工程後に連続して
同一装置内で水素イオンの注入を行うことができなかっ
た。
【００１４】また、この種の薄膜トランジスタは、アク
ティブマトリクス型液晶ディスプレイの絵素部に適用さ
れるが、このような液晶ディスプレイにおいて、大画面
化を図らんとすればする程、ディスプレイ中のゲートバ
スラインおよびソースバスラインの長さが長くなり、抵
抗が大きくなるため、その分、ゲートバスラインおよび
ソースバスラインの抵抗値を低くする必要がある。
ティブマトリクス型液晶ディスプレイの絵素部に適用さ
れるが、このような液晶ディスプレイにおいて、大画面
化を図らんとすればする程、ディスプレイ中のゲートバ
スラインおよびソースバスラインの長さが長くなり、抵
抗が大きくなるため、その分、ゲートバスラインおよび
ソースバスラインの抵抗値を低くする必要がある。
【００１５】上記のように、多結晶シリコン薄膜トラン
ジスタにおいて良好なトランジスタ特性を得るために
は、自己整合で不純物元素をドーピングすればよいが、
通常、自己整合型の多結晶シリコン薄膜トランジスタの
ゲート電極には、多結晶シリコン又は不純物元素がドー
ピングされた多結晶シリコン膜が用いられている。
ジスタにおいて良好なトランジスタ特性を得るために
は、自己整合で不純物元素をドーピングすればよいが、
通常、自己整合型の多結晶シリコン薄膜トランジスタの
ゲート電極には、多結晶シリコン又は不純物元素がドー
ピングされた多結晶シリコン膜が用いられている。
【００１６】しかしながら、多結晶シリコン又は不純物
元素がドーピングされた多結晶シリコン膜は、ゲートバ
スラインおよびソースバスラインに使用するには、抵抗
が高すぎるため、そのままではバスラインとして使用す
ることができない。従って、この種の多結晶シリコン薄
膜トランジスタにおいて、トランジスタのゲート部とゲ
ートバスラインとは、別材料、別工程で作製されていた
のが現状である。このため、製造プロセスが複雑にな
り、時間を要する結果、コストダウンを図る上で限界が
あった。
元素がドーピングされた多結晶シリコン膜は、ゲートバ
スラインおよびソースバスラインに使用するには、抵抗
が高すぎるため、そのままではバスラインとして使用す
ることができない。従って、この種の多結晶シリコン薄
膜トランジスタにおいて、トランジスタのゲート部とゲ
ートバスラインとは、別材料、別工程で作製されていた
のが現状である。このため、製造プロセスが複雑にな
り、時間を要する結果、コストダウンを図る上で限界が
あった。
【００１７】本発明はこのような従来技術の課題を解決
するものであり、イオン注入後のアニールをすることな
く注入イオンの活性化を行うことができ、ガラス基板使
用可能な低温プロセスで製造工程が短く量産性の良い薄
膜トランジスタの製造方法を提供することを目的とす
る。
するものであり、イオン注入後のアニールをすることな
く注入イオンの活性化を行うことができ、ガラス基板使
用可能な低温プロセスで製造工程が短く量産性の良い薄
膜トランジスタの製造方法を提供することを目的とす
る。
【００１８】また、本発明の他の目的は、多結晶シリコ
ン膜のチャンネル部の結晶粒界等に存在する未結合手を
水素化し、終端する際に、アニールなしで効率良く行う
ことができる薄膜トランジスタの製造方法を提供するこ
とにある。
ン膜のチャンネル部の結晶粒界等に存在する未結合手を
水素化し、終端する際に、アニールなしで効率良く行う
ことができる薄膜トランジスタの製造方法を提供するこ
とにある。
【００１９】また、本発明の他の目的は、アクティブマ
トリクス液晶ディスプレイに適用する場合に、ゲート電
極とゲートバスラインとを同一工程で作製することがで
き、製造効率の向上および大幅なコストダウンが可能に
なる薄膜トランジスタおよびその製造方法を提供するこ
とにある。
トリクス液晶ディスプレイに適用する場合に、ゲート電
極とゲートバスラインとを同一工程で作製することがで
き、製造効率の向上および大幅なコストダウンが可能に
なる薄膜トランジスタおよびその製造方法を提供するこ
とにある。
【００２０】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、透明絶縁性基板上に多結晶シリコン膜
を形成する工程と、該多結晶シリコン膜上にゲート絶縁
膜を形成する工程と、該ゲート絶縁膜上にゲート電極を
形成する工程と、磁場印加下誘起された周期律表第III
族元素イオンと水素イオンもしくは周期律表第IV族元素
イオンと水素イオンもしくは周期律表第Ｖ族元素イオン
と水素イオンを含むプラズマ源から離れた位置に設置
し、該プラズマ源からのイオンを加速し該多結晶シリコ
ン薄膜中に選択的に該III族またはIV族またはＶ族元素
をイオン注入する工程とを含む薄膜トランジスタの製造
方法において、該イオン注入工程以降の製造プロセス温
度が４５０℃以下であることを特徴としており、そのこ
とにより上記の目的が達成される。
タの製造方法は、透明絶縁性基板上に多結晶シリコン膜
を形成する工程と、該多結晶シリコン膜上にゲート絶縁
膜を形成する工程と、該ゲート絶縁膜上にゲート電極を
形成する工程と、磁場印加下誘起された周期律表第III
族元素イオンと水素イオンもしくは周期律表第IV族元素
イオンと水素イオンもしくは周期律表第Ｖ族元素イオン
と水素イオンを含むプラズマ源から離れた位置に設置
し、該プラズマ源からのイオンを加速し該多結晶シリコ
ン薄膜中に選択的に該III族またはIV族またはＶ族元素
をイオン注入する工程とを含む薄膜トランジスタの製造
方法において、該イオン注入工程以降の製造プロセス温
度が４５０℃以下であることを特徴としており、そのこ
とにより上記の目的が達成される。
【００２１】また、前記プラズマ源を生成する原料ガス
の水素濃度が８０％以上であり、前記III族またはIV族
またはＶ族元素の注入ドーズ量を５×１０14個／ｃｍ2
以上、５×１０16個／ｃｍ2以下とし、好ましくは、水
素濃度が９０％以上であり、前記III族またはIV族また
はＶ族元素の注入ドーズ量を１×１０15個／ｃｍ2以
上、１×１０16個／ｃｍ2以下とすることを特徴とす
る。
の水素濃度が８０％以上であり、前記III族またはIV族
またはＶ族元素の注入ドーズ量を５×１０14個／ｃｍ2
以上、５×１０16個／ｃｍ2以下とし、好ましくは、水
素濃度が９０％以上であり、前記III族またはIV族また
はＶ族元素の注入ドーズ量を１×１０15個／ｃｍ2以
上、１×１０16個／ｃｍ2以下とすることを特徴とす
る。
【００２２】また、さらに好ましくは、前記プラズマ源
を生成する原料ガスの水素濃度が９９％以上であること
を特徴とする。
を生成する原料ガスの水素濃度が９９％以上であること
を特徴とする。
【００２３】また、前記プラズマ源を生成するための原
料ガスは水素希釈のＢ2Ｈ6、ＳｉＨ4、Ｓｉ2Ｈ6又はＰ
Ｈ3であるあることが好ましい。
料ガスは水素希釈のＢ2Ｈ6、ＳｉＨ4、Ｓｉ2Ｈ6又はＰ
Ｈ3であるあることが好ましい。
【００２４】さらに本発明は、前記イオン注入工程後に
前記多結晶シリコン膜の前記ゲート電極対向部に水素イ
オンを２×１０15個／ｃｍ2以上、２×１０16個／ｃｍ2
以下の範囲で注入することを特徴とする。
前記多結晶シリコン膜の前記ゲート電極対向部に水素イ
オンを２×１０15個／ｃｍ2以上、２×１０16個／ｃｍ2
以下の範囲で注入することを特徴とする。
【００２５】また、本発明の薄膜トランジスタの製造方
法は、透明絶縁性基板上に多結晶シリコン膜を形成する
工程と、該多結晶シリコン膜上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上に金属ゲート電極を形成す
る工程と、周期律表第III族元素イオンと水素イオンも
しくは周期律表第Ｖ族元素イオンと水素イオンを含むプ
ラズマ源からのイオンを加速し、自己整合で水素イオン
と共に不純物元素を該多結晶シリコン膜にドーピングし
てソース部及びドレイン部を形成する工程とを含むこと
を特徴としており、そのことにより上記目的が達成され
る。
法は、透明絶縁性基板上に多結晶シリコン膜を形成する
工程と、該多結晶シリコン膜上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上に金属ゲート電極を形成す
る工程と、周期律表第III族元素イオンと水素イオンも
しくは周期律表第Ｖ族元素イオンと水素イオンを含むプ
ラズマ源からのイオンを加速し、自己整合で水素イオン
と共に不純物元素を該多結晶シリコン膜にドーピングし
てソース部及びドレイン部を形成する工程とを含むこと
を特徴としており、そのことにより上記目的が達成され
る。
【００２６】好ましくは、前記金属ゲート電極がアルミ
ニウム又はアルミニウムを含む金属で形成され、前記水
素イオンと共に前記不純物元素をドーピングして前記ソ
ース部及びドレイン部を形成する工程以降の工程が製造
プロセス温度４５０℃以下で行われることを特徴とす
る。
ニウム又はアルミニウムを含む金属で形成され、前記水
素イオンと共に前記不純物元素をドーピングして前記ソ
ース部及びドレイン部を形成する工程以降の工程が製造
プロセス温度４５０℃以下で行われることを特徴とす
る。
【００２７】また、本発明の薄膜トランジスタは、透明
絶縁性基板上に形成された多結晶シリコン膜と、該多結
晶シリコン膜上に形成されたゲート絶縁膜と、該ゲート
絶縁膜上に形成された金属ゲート電極と、周期律表第II
I族元素イオンと水素イオンもしくは周期律表第Ｖ族元
素イオンと水素イオンを含むプラズマ源からのイオンを
加速し、自己整合で水素イオンと共に不純物元素を該多
結晶シリコン膜にドーピングして形成されたソース部及
びドレイン部とを有することを特徴としており、そのこ
とにより上記目的が達成される。
絶縁性基板上に形成された多結晶シリコン膜と、該多結
晶シリコン膜上に形成されたゲート絶縁膜と、該ゲート
絶縁膜上に形成された金属ゲート電極と、周期律表第II
I族元素イオンと水素イオンもしくは周期律表第Ｖ族元
素イオンと水素イオンを含むプラズマ源からのイオンを
加速し、自己整合で水素イオンと共に不純物元素を該多
結晶シリコン膜にドーピングして形成されたソース部及
びドレイン部とを有することを特徴としており、そのこ
とにより上記目的が達成される。
【００２８】好ましくは、前記金属ゲート電極がアルミ
ニウム又はアルミニウムを含む金属で形成されているこ
とを特徴とする。
ニウム又はアルミニウムを含む金属で形成されているこ
とを特徴とする。
【００２９】
【作用】上記のように前記原料ガスの水素濃度が８０％
以上であり、かつ前記III族またはIV族またはＶ族元素
イオンの注入ドーズ量が５×１０14個／ｃｍ2以上であ
ると、イオン注入時に十分な量の水素イオンのアシスト
を加えることができ、不純物イオンを注入する時に多結
晶シリコン薄膜中で活性化することができる。
以上であり、かつ前記III族またはIV族またはＶ族元素
イオンの注入ドーズ量が５×１０14個／ｃｍ2以上であ
ると、イオン注入時に十分な量の水素イオンのアシスト
を加えることができ、不純物イオンを注入する時に多結
晶シリコン薄膜中で活性化することができる。
【００３０】従って、通常はイオン注入後には注入イオ
ンの活性化アニール等が必要であるが、本発明の薄膜ト
ランジスタの製造方法では活性化アニールが不要とな
る。
ンの活性化アニール等が必要であるが、本発明の薄膜ト
ランジスタの製造方法では活性化アニールが不要とな
る。
【００３１】また、上記のように前記イオン注入工程後
に多結晶シリコン膜のゲート電極対向部に水素イオンを
２×１０15個／ｃｍ2以上、２×１０16個／ｃｍ2以下の
範囲で注入すると、効率がよく未結合手を水素化により
終端することができるので、水素化の際のアニールが不
要となる。
に多結晶シリコン膜のゲート電極対向部に水素イオンを
２×１０15個／ｃｍ2以上、２×１０16個／ｃｍ2以下の
範囲で注入すると、効率がよく未結合手を水素化により
終端することができるので、水素化の際のアニールが不
要となる。
【００３２】また、上記のように、薄膜トランジスタの
構成を、透明絶縁性基板上に形成された多結晶シリコン
膜と、この多結晶シリコン膜の上に形成されたゲート絶
縁膜と、その上に形成された金属ゲート電極と、周期律
表第III族元素イオンと水素イオンもしくは周期律表第
Ｖ族元素イオンと水素イオンを含むプラズマ源からのイ
オンを加速し、自己整合で水素イオンと共に不純物元素
を該多結晶シリコン膜にドーピングして形成されたソー
ス部及びドレイン部とを有する構成とし、特に金属ゲー
ト電極をアルミニウム又はアルミニウムを含む金属で形
成するものとすると、ゲート電極とゲートバスラインと
を同一工程で形成でき、しかも低抵抗のゲートバスライ
ンを実現できる。
構成を、透明絶縁性基板上に形成された多結晶シリコン
膜と、この多結晶シリコン膜の上に形成されたゲート絶
縁膜と、その上に形成された金属ゲート電極と、周期律
表第III族元素イオンと水素イオンもしくは周期律表第
Ｖ族元素イオンと水素イオンを含むプラズマ源からのイ
オンを加速し、自己整合で水素イオンと共に不純物元素
を該多結晶シリコン膜にドーピングして形成されたソー
ス部及びドレイン部とを有する構成とし、特に金属ゲー
ト電極をアルミニウム又はアルミニウムを含む金属で形
成するものとすると、ゲート電極とゲートバスラインと
を同一工程で形成でき、しかも低抵抗のゲートバスライ
ンを実現できる。
【００３３】
【実施例】以下、図面を参照にして本発明の実施例を詳
細に説明する。
細に説明する。
【００３４】図１は本発明に用いるイオン注入装置の概
略断面図を示している。同図において、プラズマ源を生
成するプラズマ室を構成するチャンバー２の上端には、
原料ガスが導入されるガス導入口１が設けられている。
チャンバー２の外側および側壁部には、プラズマ源を励
起するための高周波電源３、プラズマ源高周波電力を供
給するための高周波電極４およびイオン化効率を上げプ
ラズマ形状を整える為の磁石５が設けられており、これ
らによってプラズマ源が形成される。
略断面図を示している。同図において、プラズマ源を生
成するプラズマ室を構成するチャンバー２の上端には、
原料ガスが導入されるガス導入口１が設けられている。
チャンバー２の外側および側壁部には、プラズマ源を励
起するための高周波電源３、プラズマ源高周波電力を供
給するための高周波電極４およびイオン化効率を上げプ
ラズマ形状を整える為の磁石５が設けられており、これ
らによってプラズマ源が形成される。
【００３５】６はプラズマ源からイオンを引き出すため
の１段目のイオン加速用電源、７は引き出されたイオン
を追加速する為の２段目のイオン加速用電源、８は２次
電子制御用の減速電源、９はメッシュ状の加速電極板、
１０はそれぞれの電極板を絶縁するための絶縁体であ
り、これらによってイオン加速部が構成される。１１は
イオン注入されるべき基板１２を装着するための基板ホ
ルダーであり、ここでは均一性向上のための回転機構を
有している。
の１段目のイオン加速用電源、７は引き出されたイオン
を追加速する為の２段目のイオン加速用電源、８は２次
電子制御用の減速電源、９はメッシュ状の加速電極板、
１０はそれぞれの電極板を絶縁するための絶縁体であ
り、これらによってイオン加速部が構成される。１１は
イオン注入されるべき基板１２を装着するための基板ホ
ルダーであり、ここでは均一性向上のための回転機構を
有している。
【００３６】ガス導入口１より原料ガスと水素ガスの混
合ガスを後述する実施例１〜４に示すように水素濃度が
８０％以上になるように導入し、高周波電極４に高周波
電力を１００〜１５０Ｗ印加することにより励起したプ
ラズマ源を形成し、加速電極板９で加速した後、基板ホ
ルダ１１に装着した基板１２にイオン注入する。以上の
ように構成すると、イオンが注入される試料基板１２の
機械的走査かつ、イオンビームの電気的走査なしで大面
積基板へのイオン注入が可能になる。
合ガスを後述する実施例１〜４に示すように水素濃度が
８０％以上になるように導入し、高周波電極４に高周波
電力を１００〜１５０Ｗ印加することにより励起したプ
ラズマ源を形成し、加速電極板９で加速した後、基板ホ
ルダ１１に装着した基板１２にイオン注入する。以上の
ように構成すると、イオンが注入される試料基板１２の
機械的走査かつ、イオンビームの電気的走査なしで大面
積基板へのイオン注入が可能になる。
【００３７】このように水素濃度８０％以上の原料ガス
を用いることによりイオン注入時に十分な量の水素イオ
ンのアシストを加えることができ、不純物元素をドーピ
ングすると同時に活性化処理が可能で活性化アニール工
程が不要、又は低温で短時間となる。
を用いることによりイオン注入時に十分な量の水素イオ
ンのアシストを加えることができ、不純物元素をドーピ
ングすると同時に活性化処理が可能で活性化アニール工
程が不要、又は低温で短時間となる。
【００３８】このとき基板１２に注入される全イオン電
流密度は、図２に示すように高周波電極４に印加される
高周波電力により制御でき、リンイオンの注入ドーズ量
は全イオン電流密度に比例するため、高周波電力により
リンイオンの注入ドーズ量を制御することが可能であ
る。図２は加速電圧を１００ＫｅＶ，３０ＫｅＶとし、
高周波電力を０〜２００Ｗまで変化させた時の全電流イ
オン密度の変化を示す図である。
流密度は、図２に示すように高周波電極４に印加される
高周波電力により制御でき、リンイオンの注入ドーズ量
は全イオン電流密度に比例するため、高周波電力により
リンイオンの注入ドーズ量を制御することが可能であ
る。図２は加速電圧を１００ＫｅＶ，３０ＫｅＶとし、
高周波電力を０〜２００Ｗまで変化させた時の全電流イ
オン密度の変化を示す図である。
【００３９】なお、チャンバー２内にガス導入口１より
導入される原料ガスとしては、水素濃度が９０．０％以
上の原料ガス（例えば、水素希釈のＢ2Ｈ6、ＰＨ3）を
用いてもよい。
導入される原料ガスとしては、水素濃度が９０．０％以
上の原料ガス（例えば、水素希釈のＢ2Ｈ6、ＰＨ3）を
用いてもよい。
【００４０】次に、本発明の薄膜トランジスタの製造方
法の具体例を示す。図３は、自己整合でイオン注入して
ソース・ドレイン領域を形成する多結晶シリコン薄膜ト
ランジスタのイオン注入前の断面図を示す。ガラス基板
からなる絶縁性基板１３の表面には、薄膜トランジスタ
のチャンネルおよびソース・ドレイン領域を形成するた
めの多結晶シリコン薄膜１４が形成されている。この多
結晶シリコン薄膜１４の膜厚は、５０〜１５０ｎｍであ
る。多結晶シリコン薄膜１４の上には、ゲート絶縁膜１
７が形成されている。ゲート絶縁膜１７は、具体的に
は、膜厚１００ｎｍのＳｉＯ2を成膜して形成されてい
る。ゲート絶縁膜１７の上には、トランジスタのゲート
を形成する多結晶シリコン薄膜１８が形成されている。
この多結晶シリコン薄膜１８の膜厚は２００〜３００ｎ
ｍである。
法の具体例を示す。図３は、自己整合でイオン注入して
ソース・ドレイン領域を形成する多結晶シリコン薄膜ト
ランジスタのイオン注入前の断面図を示す。ガラス基板
からなる絶縁性基板１３の表面には、薄膜トランジスタ
のチャンネルおよびソース・ドレイン領域を形成するた
めの多結晶シリコン薄膜１４が形成されている。この多
結晶シリコン薄膜１４の膜厚は、５０〜１５０ｎｍであ
る。多結晶シリコン薄膜１４の上には、ゲート絶縁膜１
７が形成されている。ゲート絶縁膜１７は、具体的に
は、膜厚１００ｎｍのＳｉＯ2を成膜して形成されてい
る。ゲート絶縁膜１７の上には、トランジスタのゲート
を形成する多結晶シリコン薄膜１８が形成されている。
この多結晶シリコン薄膜１８の膜厚は２００〜３００ｎ
ｍである。
【００４１】この図３に示すイオン注入前の薄膜トラン
ジスタを上記図１に示すイオン注入装置の基板ホルダ１
１に装着し、図２に示すように不純物元素イオン及び水
素イオンからなるイオン２１を照射しイオン注入するこ
とにより、自己整合で不純物元素をドーピングしてソー
ス部１５、ドレイン部１６を形成し、かつゲート部１８
を低抵抗化する。このとき不純物イオンの活性化のため
のアニールは行わなかった。
ジスタを上記図１に示すイオン注入装置の基板ホルダ１
１に装着し、図２に示すように不純物元素イオン及び水
素イオンからなるイオン２１を照射しイオン注入するこ
とにより、自己整合で不純物元素をドーピングしてソー
ス部１５、ドレイン部１６を形成し、かつゲート部１８
を低抵抗化する。このとき不純物イオンの活性化のため
のアニールは行わなかった。
【００４２】上記不純物元素のイオン注入工程の後に、
上記多結晶シリコン薄膜１４の上記ゲート電極対向部に
水素イオンを２０〜３０ＫｅＶの注入エネルギーで２×
１０15以上、２×１０16以下の範囲で注入する。このと
きの基板温度は室温であるが、イオン電流密度によって
は、基板表面温度は注入とともに上昇し、３００℃程度
になることもあるが、水素化の効果に有為な差は見られ
なかった。前記注入エネルギーは、ゲート絶縁膜とゲー
ト電極膜を突き抜けられるエネルギーに設定すれば良
く、比較的低エネルギーの注入でよいことがわかる。こ
のとき水素イオンの上記不純物元素イオンの注入装置と
同一装置を用いる事で工程の簡略化が可能である。
上記多結晶シリコン薄膜１４の上記ゲート電極対向部に
水素イオンを２０〜３０ＫｅＶの注入エネルギーで２×
１０15以上、２×１０16以下の範囲で注入する。このと
きの基板温度は室温であるが、イオン電流密度によって
は、基板表面温度は注入とともに上昇し、３００℃程度
になることもあるが、水素化の効果に有為な差は見られ
なかった。前記注入エネルギーは、ゲート絶縁膜とゲー
ト電極膜を突き抜けられるエネルギーに設定すれば良
く、比較的低エネルギーの注入でよいことがわかる。こ
のとき水素イオンの上記不純物元素イオンの注入装置と
同一装置を用いる事で工程の簡略化が可能である。
【００４３】図４に最終構造の薄膜トランジスタの断面
図を示す。ゲート部１８の上には層間絶縁膜１９が形成
されている。この層間絶縁膜１９は、膜厚５００ｎｍの
ＳｉＯ2をＡＰＣＶ法により基板温度４３０℃で成膜し
て形成される。この後、ゲート部１８及びソース部１
５、ドレイン部１６と引き出し電極２０のオーミックコ
ンタクトをとるためのコンタクトホールを形成後、引き
出し電極２０をスパッタ法により室温で形成する。
図を示す。ゲート部１８の上には層間絶縁膜１９が形成
されている。この層間絶縁膜１９は、膜厚５００ｎｍの
ＳｉＯ2をＡＰＣＶ法により基板温度４３０℃で成膜し
て形成される。この後、ゲート部１８及びソース部１
５、ドレイン部１６と引き出し電極２０のオーミックコ
ンタクトをとるためのコンタクトホールを形成後、引き
出し電極２０をスパッタ法により室温で形成する。
【００４４】このように本実施例では、イオン注入後の
プロセスをすべて４５０℃以下で行った。
プロセスをすべて４５０℃以下で行った。
【００４５】図５に、ＮチャンネルおよびＰチャンネル
トランジスタ（Ｌ／Ｗ＝７／５μｍ；ここではＬはチャ
ンネル長、Ｗはチャンネル幅である。）のしきい値電圧
の水素イオン注入量に対する依存度を示す。不純物元素
イオン注入工程後に、多結晶シリコン膜のチャンネル部
に水素イオンを注入する際に、注入量が、２×１０15個
／ｃｍ2以上で有意義な特性改善の効果がみられ、２×
１０16個／ｃｍ2以上になると効果が飽和傾向になり、
効率が低下することがわかった。また、注入量を２×１
０15個／ｃｍ2以上、２×１０16個／ｃｍ2以下とするこ
とにより水素化を行わない場合に比べて、オフ電流も数
ｐＡに減少し、ＯＮ／ＯＦＦ光ビームも６桁以上に改善
された。
トランジスタ（Ｌ／Ｗ＝７／５μｍ；ここではＬはチャ
ンネル長、Ｗはチャンネル幅である。）のしきい値電圧
の水素イオン注入量に対する依存度を示す。不純物元素
イオン注入工程後に、多結晶シリコン膜のチャンネル部
に水素イオンを注入する際に、注入量が、２×１０15個
／ｃｍ2以上で有意義な特性改善の効果がみられ、２×
１０16個／ｃｍ2以上になると効果が飽和傾向になり、
効率が低下することがわかった。また、注入量を２×１
０15個／ｃｍ2以上、２×１０16個／ｃｍ2以下とするこ
とにより水素化を行わない場合に比べて、オフ電流も数
ｐＡに減少し、ＯＮ／ＯＦＦ光ビームも６桁以上に改善
された。
【００４６】図６は大画面のアクティブマトリクス型液
晶ディスプレイの絵素部に設けられる薄膜トランジスタ
に適した本発明薄膜トランジスタのイオン注入前の断面
構造を示す。この薄膜トランジスタは、自己整合でイオ
ンを注入してソース・ドレイン領域を形成する。ガラス
基板からなる絶縁性基板１３０の表面には、トランジス
タのチャンネルおよびソース部１５０、ドレイン部１６
０を形成するための多結晶シリコン薄膜１４０が形成さ
れている。この多結晶シリコン薄膜１４０の膜厚は５０
〜１５０ｎｍである。多結晶シリコン薄膜１４０の上に
は、ゲート絶縁膜１７０が形成されている。このゲート
絶縁膜１７０は、具体的には膜厚１００ｎｍのＳｉＯ2
を成膜して形成される。
晶ディスプレイの絵素部に設けられる薄膜トランジスタ
に適した本発明薄膜トランジスタのイオン注入前の断面
構造を示す。この薄膜トランジスタは、自己整合でイオ
ンを注入してソース・ドレイン領域を形成する。ガラス
基板からなる絶縁性基板１３０の表面には、トランジス
タのチャンネルおよびソース部１５０、ドレイン部１６
０を形成するための多結晶シリコン薄膜１４０が形成さ
れている。この多結晶シリコン薄膜１４０の膜厚は５０
〜１５０ｎｍである。多結晶シリコン薄膜１４０の上に
は、ゲート絶縁膜１７０が形成されている。このゲート
絶縁膜１７０は、具体的には膜厚１００ｎｍのＳｉＯ2
を成膜して形成される。
【００４７】ゲート絶縁膜１７０の上には、膜厚２００
〜３００ｎｍの金属膜１８０をパターニングしてゲート
１８０が形成されている。この金属膜１８０として、Ａ
ｌ単体又はＡｌＳｉ、ＴｉとＡｌの２層構造のもの、Ｔ
ｉとＡｌＳｉの２層構造のもののようにＡｌを含んだ金
属材料を用いると、ゲート１８０とゲートバスラインを
同一の工程で作製でき、しかも低抵抗のゲートバスライ
ンを実現できるので、大画面のアクティブマトリクス型
液晶ディスプレイ装置用の薄膜トランジスタとして特に
好ましいものになる。
〜３００ｎｍの金属膜１８０をパターニングしてゲート
１８０が形成されている。この金属膜１８０として、Ａ
ｌ単体又はＡｌＳｉ、ＴｉとＡｌの２層構造のもの、Ｔ
ｉとＡｌＳｉの２層構造のもののようにＡｌを含んだ金
属材料を用いると、ゲート１８０とゲートバスラインを
同一の工程で作製でき、しかも低抵抗のゲートバスライ
ンを実現できるので、大画面のアクティブマトリクス型
液晶ディスプレイ装置用の薄膜トランジスタとして特に
好ましいものになる。
【００４８】この図６に示すイオン注入前の薄膜トラン
ジスタを図１に示すイオン注入装置の基板ホルダ１１に
装着し、不純物元素イオンおよび水素イオンからなるイ
オン２１０を照射し、自己整合で不純物元素をドーピン
グしてソース部１５０およびドレイン部１６０を形成す
る。このとき、不純物イオンの活性化のためのアニール
は行わない。
ジスタを図１に示すイオン注入装置の基板ホルダ１１に
装着し、不純物元素イオンおよび水素イオンからなるイ
オン２１０を照射し、自己整合で不純物元素をドーピン
グしてソース部１５０およびドレイン部１６０を形成す
る。このとき、不純物イオンの活性化のためのアニール
は行わない。
【００４９】図７はこの薄膜トランジスタの最終構造を
示す。ゲート１８０の上には層間絶縁膜１９０が形成さ
れている。具体的には、膜厚５００ｎｍのＳｉＯ2を成
膜して形成されている。続いて、ソース部１５０および
ドレイン部１６０と引き出し電極２００のオーミックコ
ンタクトをとるためのコンタクトホールを形成し、その
後、引き出し電極２００をスパッタ法により室温で作製
する。
示す。ゲート１８０の上には層間絶縁膜１９０が形成さ
れている。具体的には、膜厚５００ｎｍのＳｉＯ2を成
膜して形成されている。続いて、ソース部１５０および
ドレイン部１６０と引き出し電極２００のオーミックコ
ンタクトをとるためのコンタクトホールを形成し、その
後、引き出し電極２００をスパッタ法により室温で作製
する。
【００５０】このように本実施例では、イオン注入後の
プロセスを全て４５０℃以下で行った。
プロセスを全て４５０℃以下で行った。
【００５１】図８は上記の薄膜トランジスタを絵素部に
備えたアクティブマトリクス型液晶ディスプレイを示
す。この液晶ディスプレイは、貼り合わされる上下の基
板間に表示媒体としての液晶を封入して作製される。下
側の基板には、上記のゲート１８０と同一材料、同一工
程で形成されるｎ個のゲートバスライン２４０（ｌG1〜
ｌGn）が互いに平行に設けられている。これらのゲート
バスラインｌG1〜ｌGnは、ゲート駆動回路２２に接続さ
れている。
備えたアクティブマトリクス型液晶ディスプレイを示
す。この液晶ディスプレイは、貼り合わされる上下の基
板間に表示媒体としての液晶を封入して作製される。下
側の基板には、上記のゲート１８０と同一材料、同一工
程で形成されるｎ個のゲートバスライン２４０（ｌG1〜
ｌGn）が互いに平行に設けられている。これらのゲート
バスラインｌG1〜ｌGnは、ゲート駆動回路２２に接続さ
れている。
【００５２】また、下側の基板には、ゲートバスライン
ｌG1〜ｌGnに直交してｎ個のソースバスライン２５０
（ｌs1〜ｌsm）が互いに平行に設けられている。各ゲー
トバスライン２４０とソースバスライン２５０が交差す
る部分には、本発明の薄膜トランジスタ２６０が形成さ
れている。また、ゲートバスライン２４０とソースバス
ライン２５０で囲まれた矩形状の領域には、透明の絵素
電極２７０がマトリクス状に配設されている。
ｌG1〜ｌGnに直交してｎ個のソースバスライン２５０
（ｌs1〜ｌsm）が互いに平行に設けられている。各ゲー
トバスライン２４０とソースバスライン２５０が交差す
る部分には、本発明の薄膜トランジスタ２６０が形成さ
れている。また、ゲートバスライン２４０とソースバス
ライン２５０で囲まれた矩形状の領域には、透明の絵素
電極２７０がマトリクス状に配設されている。
【００５３】この液晶ディスプレイにおいて、薄膜トラ
ンジスタ２６０のゲート１８０とゲートバスライン２４
０とは、上記したＡｌ又はＡｌを含む低抵抗の金属材料
で同一の工程で作製されている。従って、このような構
成によれば、ゲートバスライン２４０が低抵抗であるの
で、その長さを十分に長くして大画面化を図ることが可
能になる。
ンジスタ２６０のゲート１８０とゲートバスライン２４
０とは、上記したＡｌ又はＡｌを含む低抵抗の金属材料
で同一の工程で作製されている。従って、このような構
成によれば、ゲートバスライン２４０が低抵抗であるの
で、その長さを十分に長くして大画面化を図ることが可
能になる。
【００５４】以下の実施例１〜４に上記多結晶シリコン
薄膜中に不純物をドーピングしたときの実験結果を示
す。
薄膜中に不純物をドーピングしたときの実験結果を示
す。
【００５５】＜実施例１＞上記原料ガスとしてＰＨ3ガ
スと水素ガスの混合ガスを用いてプラズマを形成し、Ｎ
チャンネルの薄膜トランジスタを作製した。このときの
リンイオンの注入ドーズ量を５×１０14個／ｃｍ2と
し、ＰＨ3ガスの水素ガス希釈度を変化させたデータを
図９の実施例１のグラフに示す。
スと水素ガスの混合ガスを用いてプラズマを形成し、Ｎ
チャンネルの薄膜トランジスタを作製した。このときの
リンイオンの注入ドーズ量を５×１０14個／ｃｍ2と
し、ＰＨ3ガスの水素ガス希釈度を変化させたデータを
図９の実施例１のグラフに示す。
【００５６】図９において、横軸はＰＨ3ガスの水素希
釈度である。また、縦軸はイオン注入後のソース部１５
（１５０）、ドレイン部１６（１６０）における多結晶
シリコン膜１４（１４０）の比抵抗ρであり、多結晶シ
リコン膜１６の結晶状態を示している。図９からＰＨ3
ガス濃度が２％以下のときに比抵抗ρが低くほぼ多結晶
状態なっており、さらにＰＨ3ガス濃度が１％以下でほ
ぼ完全に多結晶状態になっており、活性化アニールを行
う必要のない抵抗値になっている。一方、２％以上では
注入後の比抵抗ρが高く、活性化アニールを行う必要の
ある状態になっている。
釈度である。また、縦軸はイオン注入後のソース部１５
（１５０）、ドレイン部１６（１６０）における多結晶
シリコン膜１４（１４０）の比抵抗ρであり、多結晶シ
リコン膜１６の結晶状態を示している。図９からＰＨ3
ガス濃度が２％以下のときに比抵抗ρが低くほぼ多結晶
状態なっており、さらにＰＨ3ガス濃度が１％以下でほ
ぼ完全に多結晶状態になっており、活性化アニールを行
う必要のない抵抗値になっている。一方、２％以上では
注入後の比抵抗ρが高く、活性化アニールを行う必要の
ある状態になっている。
【００５７】なお、本実施例１では、高周波電極４に印
加する高周波電力は１００〜２００ｗ、プラズマ室２の
真空度は２〜１０×１０-4ｔｏｒｒ、ＰＨ3ガスと水素
ガスの全イオン電流密度は１〜１０μＡ／ｃｍ2、イオ
ン加速電圧は１００ＫｅＶとした。
加する高周波電力は１００〜２００ｗ、プラズマ室２の
真空度は２〜１０×１０-4ｔｏｒｒ、ＰＨ3ガスと水素
ガスの全イオン電流密度は１〜１０μＡ／ｃｍ2、イオ
ン加速電圧は１００ＫｅＶとした。
【００５８】また、本実施例１によって、比抵抗ρのば
らつきが±８％の多結晶シリコン薄膜を３００ｍｍ角の
面積で得ることができた。
らつきが±８％の多結晶シリコン薄膜を３００ｍｍ角の
面積で得ることができた。
【００５９】＜実施例２＞リンイオンの注入ドーズ量を
５×１０15個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈度を変化させて薄膜トラン
ジスタを作製したデータを図９の実施例２のグラフに示
す。
５×１０15個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈度を変化させて薄膜トラン
ジスタを作製したデータを図９の実施例２のグラフに示
す。
【００６０】図９に示されるように本実施例２では、Ｐ
Ｈ3濃度３％以下のときに比抵抗ρが低くほぼ多結晶状
態になっていることが分かる。また、本実施例２におい
てもＰＨ3ガス濃度３％以下のときに、実施例１と同様
に比抵抗ρのばらつきが小さく、大面積の多結晶シリコ
ン薄膜が得られた。
Ｈ3濃度３％以下のときに比抵抗ρが低くほぼ多結晶状
態になっていることが分かる。また、本実施例２におい
てもＰＨ3ガス濃度３％以下のときに、実施例１と同様
に比抵抗ρのばらつきが小さく、大面積の多結晶シリコ
ン薄膜が得られた。
【００６１】＜実施例３＞リンイオンの注入ドーズ量を
１×１０16個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈度を変化させて薄膜トラン
ジスタを作製したデータを図９の実施例３のグラフに示
す。
１×１０16個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈度を変化させて薄膜トラン
ジスタを作製したデータを図９の実施例３のグラフに示
す。
【００６２】図９に示されるように本実施例３では、Ｐ
Ｈ3ガス濃度１０％以下のときに比抵抗ρが低くほぼ多
結晶状態になっていることが分かる。また、本実施例３
においてもＰＨ3ガス濃度１０％以下のときに、実施例
１と同様に比抵抗ρのばらつきが小さく、大面積の多結
晶シリコン薄膜が得られた。
Ｈ3ガス濃度１０％以下のときに比抵抗ρが低くほぼ多
結晶状態になっていることが分かる。また、本実施例３
においてもＰＨ3ガス濃度１０％以下のときに、実施例
１と同様に比抵抗ρのばらつきが小さく、大面積の多結
晶シリコン薄膜が得られた。
【００６３】＜実施例４＞リンイオンの注入ドーズ量を
５×１０16個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈濃度を変化させて薄膜トラ
ンジスタを作製したデータを図９の実施例４のグラフに
示す。
５×１０16個／ｃｍ2とした以外は実施例１と同様にし
てＰＨ3ガスの水素ガス希釈濃度を変化させて薄膜トラ
ンジスタを作製したデータを図９の実施例４のグラフに
示す。
【００６４】図９に示されるように本実施例４では、Ｐ
Ｈ3ガス濃度２０％以下のときに比抵抗ρが低くほぼ多
結晶状態になっていることが分かる。また、本実施例４
においてもＰＨ3ガス濃度２０％以下のときに、実施例
１と同様に比抵抗ρのばらつきが小さく、大面積の多結
晶シリコン薄膜が得られた。
Ｈ3ガス濃度２０％以下のときに比抵抗ρが低くほぼ多
結晶状態になっていることが分かる。また、本実施例４
においてもＰＨ3ガス濃度２０％以下のときに、実施例
１と同様に比抵抗ρのばらつきが小さく、大面積の多結
晶シリコン薄膜が得られた。
【００６５】＜実施例５＞本実施例５ではＰＨ3ガスの
水素希釈率を０．２５〜５．０％以内で変化させ、ＲＦ
パワー１００Ｗ、イオン加速電圧１００ＫｅＶで厚さが
３００ｎｍの多結晶シリコン膜に注入し、Ｎ2雰囲気中
で６００℃、２０時間アニールし、注入膜を作製した。
水素希釈率を０．２５〜５．０％以内で変化させ、ＲＦ
パワー１００Ｗ、イオン加速電圧１００ＫｅＶで厚さが
３００ｎｍの多結晶シリコン膜に注入し、Ｎ2雰囲気中
で６００℃、２０時間アニールし、注入膜を作製した。
【００６６】図１０に本実施例５における多結晶シリコ
ン膜の比抵抗ρが３×１０-2Ω・ｃｍになるような全イ
オン注入量と全原料ガス中のＰＨ3ガス比との関係を示
す。また、図１１に全イオン注入量に対する活性化イオ
ンの比率と全原料ガス中のＰＨ3ガス比との関係を示
す。
ン膜の比抵抗ρが３×１０-2Ω・ｃｍになるような全イ
オン注入量と全原料ガス中のＰＨ3ガス比との関係を示
す。また、図１１に全イオン注入量に対する活性化イオ
ンの比率と全原料ガス中のＰＨ3ガス比との関係を示
す。
【００６７】図１０に示すように全原料ガス中のＰＨ3
ガス比が１％以下の領域でグラフの傾きが低ドーズ方向
にシフトしている。これは、ＰＨ3ガス比が１％以下の
とき、空孔生成により活性化のアシストとして働く水素
イオンの効果が顕著になることを現している。従って、
上記実施例１〜４においてもＰＨ3ガス比を１％以下と
することがより好ましい。
ガス比が１％以下の領域でグラフの傾きが低ドーズ方向
にシフトしている。これは、ＰＨ3ガス比が１％以下の
とき、空孔生成により活性化のアシストとして働く水素
イオンの効果が顕著になることを現している。従って、
上記実施例１〜４においてもＰＨ3ガス比を１％以下と
することがより好ましい。
【００６８】また、図１１の全イオン注入量に対する活
性化イオンの比率と全原料ガス中のＰＨ3ガス比との関
係から分かるようにＰＨ3ガス比を制御することにより
低ドーズ域から高ドーズ域まで注入制御できることがわ
かる。
性化イオンの比率と全原料ガス中のＰＨ3ガス比との関
係から分かるようにＰＨ3ガス比を制御することにより
低ドーズ域から高ドーズ域まで注入制御できることがわ
かる。
【００６９】上記の実施例１〜４から分かるように、イ
オン注入した後にアニールしないで注入イオンを活性化
するためには、ＰＨ3ガス濃度を高くするとリンイオン
の注入ドーズ量を多くする必要がある。しかし、リンイ
オンの注入ドーズ量が５×１０16個／ｃｍ2よりも大き
いと、注入したリンイオン量に対して多結晶シリコン膜
中で活性化されている量が少なすぎて効率が悪く、また
未活性なイオンの悪影響が発生する。
オン注入した後にアニールしないで注入イオンを活性化
するためには、ＰＨ3ガス濃度を高くするとリンイオン
の注入ドーズ量を多くする必要がある。しかし、リンイ
オンの注入ドーズ量が５×１０16個／ｃｍ2よりも大き
いと、注入したリンイオン量に対して多結晶シリコン膜
中で活性化されている量が少なすぎて効率が悪く、また
未活性なイオンの悪影響が発生する。
【００７０】また、リンイオンの注入ドーズ量が５×１
０14個／ｃｍ2よりも小さいと多結晶シリコン膜の比抵
抗ρが十分に下がらないという問題が生じる。従って、
リンイオンの注入ドーズ量は５×１０14個／ｃｍ2〜５
×１０16個／ｃｍ2が好ましく、特に１×１０15個／ｃ
ｍ2〜１×１０16個／ｃｍ2が好ましい。
０14個／ｃｍ2よりも小さいと多結晶シリコン膜の比抵
抗ρが十分に下がらないという問題が生じる。従って、
リンイオンの注入ドーズ量は５×１０14個／ｃｍ2〜５
×１０16個／ｃｍ2が好ましく、特に１×１０15個／ｃ
ｍ2〜１×１０16個／ｃｍ2が好ましい。
【００７１】また、生産効率やアニールしないで不純物
イオンを活性化させる効果を高めるために水素イオンも
含めた全イオン電流密度は１μＡ／ｃｍ2以上であるこ
とが好ましい。
イオンを活性化させる効果を高めるために水素イオンも
含めた全イオン電流密度は１μＡ／ｃｍ2以上であるこ
とが好ましい。
【００７２】さらに、上記に述べた現象および効果は、
Ｂ2Ｈ6、ＳｉＨ4、Ｓｉ2Ｈ6ガスについても同様の結果
が得られている。したがって、Ｐチャネルの薄膜トラン
ジスタを作製するときには、Ｂ2Ｈ6ガスを用いてイオン
注入し同様に製造することができる。
Ｂ2Ｈ6、ＳｉＨ4、Ｓｉ2Ｈ6ガスについても同様の結果
が得られている。したがって、Ｐチャネルの薄膜トラン
ジスタを作製するときには、Ｂ2Ｈ6ガスを用いてイオン
注入し同様に製造することができる。
【００７３】さらに、ＳｉＨ4、Ｓｉ2Ｈ6ガスを用いれ
ばシリコン膜の結晶化にも使える。例えば、ＳｉＨ4ガ
スと水素ガスの混合ガスを用いて水素イオンのアシスト
を十分行ってイオン注入することによって、非晶質シリ
コン膜を多結晶シリコン膜に結晶化することもできる。
この場合もイオン注入時の基板の加熱等は必要なく、ま
た基板表面の温度もガラス基板に悪影響を及ぼすほどは
上昇していない。
ばシリコン膜の結晶化にも使える。例えば、ＳｉＨ4ガ
スと水素ガスの混合ガスを用いて水素イオンのアシスト
を十分行ってイオン注入することによって、非晶質シリ
コン膜を多結晶シリコン膜に結晶化することもできる。
この場合もイオン注入時の基板の加熱等は必要なく、ま
た基板表面の温度もガラス基板に悪影響を及ぼすほどは
上昇していない。
【００７４】従来のイオン注入法により不純物をドーピ
ングすると、ソース部・ドレイン部の多結晶シリコン膜
はダメージにより非晶質化して比抵抗ρは急激に大きく
なり（１０3Ω・ｃｍ以上）、活性化アニール処理によ
ってこの非晶質シリコンが多結晶シリコンに戻るときに
不純物元素が結晶内に取り込まれて初めて活性化する。
ングすると、ソース部・ドレイン部の多結晶シリコン膜
はダメージにより非晶質化して比抵抗ρは急激に大きく
なり（１０3Ω・ｃｍ以上）、活性化アニール処理によ
ってこの非晶質シリコンが多結晶シリコンに戻るときに
不純物元素が結晶内に取り込まれて初めて活性化する。
【００７５】しかし、本発明によると注入後の活性化ア
ニールが不要となり、これにより薄膜トランジスタの製
造工程が短縮でき、かつガラス基板の使用が容易な低温
プロセスを短時間で行うことが可能となる。また、金属
ゲート電極（特にＡｌを含んだ金属電極）の使用が可能
になる。
ニールが不要となり、これにより薄膜トランジスタの製
造工程が短縮でき、かつガラス基板の使用が容易な低温
プロセスを短時間で行うことが可能となる。また、金属
ゲート電極（特にＡｌを含んだ金属電極）の使用が可能
になる。
【００７６】
【発明の効果】請求項１記載の薄膜トランジスタの製造
方法によれば、イオンシャワードーピング法により多結
晶シリコン薄膜に不純物をイオン注入する薄膜トランジ
スタの製造方法において、前記イオン注入後の製造プロ
セスの基板温度を４５０℃以下に設定するので、軟化点
が低いガラス基板上に容易に薄膜トランジスタを作製で
きる。
方法によれば、イオンシャワードーピング法により多結
晶シリコン薄膜に不純物をイオン注入する薄膜トランジ
スタの製造方法において、前記イオン注入後の製造プロ
セスの基板温度を４５０℃以下に設定するので、軟化点
が低いガラス基板上に容易に薄膜トランジスタを作製で
きる。
【００７７】また、イオン注入後のアニールをしないで
前記多結晶シリコン薄膜中の不純物を活性化できるた
め、イオン注入後のプロセスが４５０℃以下の低温プロ
セスの場合においても短時間で薄膜トランジスタを作製
することができる。
前記多結晶シリコン薄膜中の不純物を活性化できるた
め、イオン注入後のプロセスが４５０℃以下の低温プロ
セスの場合においても短時間で薄膜トランジスタを作製
することができる。
【００７８】また、特に請求項４記載の薄膜トランジス
タの製造方法によれば、上記不純物をイオン注入する工
程の後に多結晶シリコン薄膜のゲート電極対向部に水素
イオンを２×１０15個／ｃｍ2以上、２×１０16個／ｃ
ｍ2の範囲で注入する工程を行うので、多結晶シリコン
薄膜のチャンネル部の結晶粒界等に存在する未結合手を
水素で終端するための水素化処理工程により、オフ電流
及びしきい値の低減、ＯＮ／ＯＦＦ比の向上等の特性改
善を行うことができる。
タの製造方法によれば、上記不純物をイオン注入する工
程の後に多結晶シリコン薄膜のゲート電極対向部に水素
イオンを２×１０15個／ｃｍ2以上、２×１０16個／ｃ
ｍ2の範囲で注入する工程を行うので、多結晶シリコン
薄膜のチャンネル部の結晶粒界等に存在する未結合手を
水素で終端するための水素化処理工程により、オフ電流
及びしきい値の低減、ＯＮ／ＯＦＦ比の向上等の特性改
善を行うことができる。
【００７９】また、水素イオンの注入量を上記の値にす
ることにより水素の注入エネルギーは比較的小さくてす
むので、イオン注入装置の負担を軽くすることができ
る。
ることにより水素の注入エネルギーは比較的小さくてす
むので、イオン注入装置の負担を軽くすることができ
る。
【００８０】また、特に請求項５又は請求項７記載の薄
膜トランジスタおよびその製造方法によれば、自己整合
で水素イオンと共に不純物元素を多結晶シリコン薄膜に
ドーピングして薄膜トランジスタのソース部およびドレ
イン部を形成し、かつゲート絶縁膜上に金属ゲート電極
を形成するので、バスラインと同一の工程でゲート電極
を形成できる。従って、工程の簡略化が図れ、生産効率
の向上が図れる利点がある。
膜トランジスタおよびその製造方法によれば、自己整合
で水素イオンと共に不純物元素を多結晶シリコン薄膜に
ドーピングして薄膜トランジスタのソース部およびドレ
イン部を形成し、かつゲート絶縁膜上に金属ゲート電極
を形成するので、バスラインと同一の工程でゲート電極
を形成できる。従って、工程の簡略化が図れ、生産効率
の向上が図れる利点がある。
【００８１】また、特に請求項６又は請求項８記載の薄
膜トランジスタおよびその製造方法によれば、上記の金
属ゲート電極を、アルミニウム又はアルミニウムを含む
低抵抗の金属材料で形成するので、バスラインと同一工
程でゲート電極を形成できることはもちろんのこと、バ
スラインの抵抗値を小さくできるので、バスラインが長
い大画面のアクティブマトリクス型液晶ディスプレイに
適した薄膜トランジスタを実現できる利点がある。
膜トランジスタおよびその製造方法によれば、上記の金
属ゲート電極を、アルミニウム又はアルミニウムを含む
低抵抗の金属材料で形成するので、バスラインと同一工
程でゲート電極を形成できることはもちろんのこと、バ
スラインの抵抗値を小さくできるので、バスラインが長
い大画面のアクティブマトリクス型液晶ディスプレイに
適した薄膜トランジスタを実現できる利点がある。
【図１】本発明薄膜トランジスタの製造方法に用いるイ
オン注入装置の概略断面図。
オン注入装置の概略断面図。
【図２】高周波電力を０〜２００Ｗまで変化させた時の
全電流イオン密度の変化を示す説明図。
全電流イオン密度の変化を示す説明図。
【図３】本発明方法により作製される薄膜トランジスタ
のイオン注入工程を示す断面図。
のイオン注入工程を示す断面図。
【図４】本発明方法により作製される薄膜トランジスタ
の断面図。
の断面図。
【図５】Ｎチャンネル及びＰチャンネルトランジスタ
（Ｌ／Ｗ＝７／５μｍ）のしきい値電圧の水素イオン注
入量に対する依存性を示した説明図。
（Ｌ／Ｗ＝７／５μｍ）のしきい値電圧の水素イオン注
入量に対する依存性を示した説明図。
【図６】本発明方法により作製される薄膜トランジスタ
のイオン注入工程を示す断面図。
のイオン注入工程を示す断面図。
【図７】本発明方法により作製される薄膜トランジスタ
の断面図。
の断面図。
【図８】本発明薄膜トランジスタが設けられるアクティ
ブマトリクス型液晶ディスプレイを示す略示平面図。
ブマトリクス型液晶ディスプレイを示す略示平面図。
【図９】多結晶シリコン薄膜中に不純物をドーピングし
たときの実験結果を示す説明図。
たときの実験結果を示す説明図。
【図１０】実施例５の全イオン注入量と全原料ガス中の
ＰＨ3ガス比との関係を示す説明図。
ＰＨ3ガス比との関係を示す説明図。
【図１１】実施例５の全イオン注入量に対する活性化イ
オンの比率と全原料ガス中のＰＨ3ガス比との関係を示
す説明図。
オンの比率と全原料ガス中のＰＨ3ガス比との関係を示
す説明図。
１３、１３０ 絶縁性基板 １４、１４０ チャネル部多結晶シリコン薄膜 １５、１５０ ソース部多結晶シリコン薄膜 １６、１６０ ドレイン部多結晶シリコン薄膜 １７、１７０ ゲート絶縁膜 １８ ゲート部多結晶シリコン薄膜 １８０ 金属ゲート １９、１９０ 層間絶縁膜 ２０、２００ 引き出し電極 ２１、２１０ 水素イオン ２４０ ゲートバスライン ２５０ ソースバスライン ２６０ 薄膜トランジスタ ２７０ 絵素電極
Claims (8)
- 【請求項１】 透明絶縁性基板上に多結晶シリコン膜を
形成する工程と、該多結晶シリコン膜上にゲート絶縁膜
を形成する工程と、該ゲート絶縁膜上にゲート電極を形
成する工程と、磁場印加下誘起された周期律表第III族
元素イオンと水素イオンもしくは周期律表第IV族元素イ
オンと水素イオンもしくは周期律表第Ｖ族元素イオンと
水素イオンを含むプラズマ源から離れた位置に設置し、
該プラズマ源からのイオンを加速し該多結晶シリコン薄
膜中に選択的に該III族またはIV族またはＶ族元素をイ
オン注入する工程とを含む薄膜トランジスタの製造方法
において、 該イオン注入工程以降の製造プロセス温度が４５０℃以
下であることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 前記プラズマ源を生成する原料ガスの水
素濃度が８０％以上であり、前記III族またはIV族また
はＶ族元素イオンの注入ドーズ量を５×１０1 4個／cm2
以上、５×１０16個／cm2以下とすることを特徴とする
薄膜トランジスタの製造方法。 - 【請求項３】 前記プラズマ源を生成する原料ガスの水
素濃度が９９％以上であることを特徴とする請求項２記
載の薄膜トランジスタの製造方法。 - 【請求項４】 前記イオン注入工程後に前記多結晶シリ
コン膜の前記ゲート電極対向部に水素イオンを２×１０
15個／cm2以上、２×１０16個／cm2以下の範囲で注入す
ることを特徴とする請求項１記載の薄膜トランジスタの
製造方法。 - 【請求項５】 透明絶縁性基板上に多結晶シリコン膜を
形成する工程と、 該多結晶シリコン膜上にゲート絶縁膜を形成する工程
と、 該ゲート絶縁膜上に金属ゲート電極を形成する工程と、 周期律表第III族元素イオンと水素イオンもしくは周期
律表第Ｖ族元素イオンと水素イオンを含むプラズマ源か
らのイオンを加速し、自己整合で水素イオンと共に不純
物元素を該多結晶シリコン膜にドーピングしてソース部
及びドレイン部を形成する工程とを含むことを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項６】 前記金属ゲート電極がアルミニウム又は
アルミニウムを含む金属で形成され、前記水素イオンと
共に前記不純物元素をドーピングして前記ソース部及び
ドレイン部を形成する工程以降の工程が製造プロセス温
度４５０℃以下で行われることを特徴とする請求項５記
載の薄膜トランジスタの製造方法。 - 【請求項７】 透明絶縁性基板上に形成された多結晶シ
リコン膜と、 該多結晶シリコン膜上に形成されたゲート絶縁膜と、 該ゲート絶縁膜上に形成された金属ゲート電極と、 周期律表第III族元素イオンと水素イオンもしくは周期
律表第Ｖ族元素イオンと水素イオンを含むプラズマ源か
らのイオンを加速し、自己整合で水素イオンと共に不純
物元素を該多結晶シリコン膜にドーピングして形成され
たソース部及びドレイン部とを有することを特徴とする
薄膜トランジスタ。 - 【請求項８】 前記金属ゲート電極がアルミニウム又は
アルミニウムを含む金属で形成されていることを特徴と
する請求項７記載の薄膜トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04307350A JP3084159B2 (ja) | 1991-11-20 | 1992-11-17 | 薄膜トランジスタの製造方法 |
| EP92310627A EP0544470A1 (en) | 1991-11-20 | 1992-11-20 | Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication |
| US08/158,592 US5403756A (en) | 1991-11-20 | 1993-11-24 | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-304573 | 1991-11-20 | ||
| JP30457391 | 1991-11-20 | ||
| JP1447392 | 1992-01-30 | ||
| JP4-14473 | 1992-01-30 | ||
| JP4-210302 | 1992-08-06 | ||
| JP21030292 | 1992-08-06 | ||
| JP04307350A JP3084159B2 (ja) | 1991-11-20 | 1992-11-17 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104280A true JPH06104280A (ja) | 1994-04-15 |
| JP3084159B2 JP3084159B2 (ja) | 2000-09-04 |
Family
ID=27456206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04307350A Expired - Fee Related JP3084159B2 (ja) | 1991-11-20 | 1992-11-17 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0544470A1 (ja) |
| JP (1) | JP3084159B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504020A (en) * | 1993-09-22 | 1996-04-02 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
| KR19990079553A (ko) * | 1998-04-07 | 1999-11-05 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
| JP2000100748A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置の製造方法 |
| KR100433077B1 (ko) * | 2000-03-30 | 2004-05-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 반도체 장치 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119269A (ja) | 1986-11-06 | 1988-05-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP2516951B2 (ja) | 1987-02-06 | 1996-07-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-11-17 JP JP04307350A patent/JP3084159B2/ja not_active Expired - Fee Related
- 1992-11-20 EP EP92310627A patent/EP0544470A1/en not_active Ceased
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504020A (en) * | 1993-09-22 | 1996-04-02 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistor |
| US5976919A (en) * | 1994-06-10 | 1999-11-02 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method of manufacturing semiconductor element |
| KR19990079553A (ko) * | 1998-04-07 | 1999-11-05 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
| JP2000100748A (ja) * | 1998-09-24 | 2000-04-07 | Sony Corp | 半導体装置の製造方法 |
| JP4553076B2 (ja) * | 1998-09-24 | 2010-09-29 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100433077B1 (ko) * | 2000-03-30 | 2004-05-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0544470A1 (en) | 1993-06-02 |
| JP3084159B2 (ja) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773846A (en) | Transistor and process for fabricating the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP3146113B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JPH09129895A (ja) | 薄膜トランジスタの製造方法 | |
| US6140164A (en) | Method of manufacturing a semiconductor device | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JPH0864549A (ja) | イオンドーピング方法及びイオンドーピング装置 | |
| JPH0845867A (ja) | 半導体装置の製造方法および表示装置 | |
| JPH1012890A (ja) | 薄膜半導体装置の製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JPH0786603A (ja) | 半導体膜の製造方法 | |
| JP2002299629A (ja) | ポリシリコン薄膜半導体およびポリシリコン薄膜半導体の製造方法 | |
| JP3413704B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| JPH11154482A (ja) | 半導体装置の製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| JPH09139354A (ja) | イオンシャワードーピング装置及び薄膜半導体装置製造方法 | |
| JP3021250B2 (ja) | 半導体膜の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100630 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |