JPH0786603A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPH0786603A JPH0786603A JP23023193A JP23023193A JPH0786603A JP H0786603 A JPH0786603 A JP H0786603A JP 23023193 A JP23023193 A JP 23023193A JP 23023193 A JP23023193 A JP 23023193A JP H0786603 A JPH0786603 A JP H0786603A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- semiconductor film
- substrate
- ion
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 抵抗の十分低いP型半導体膜を、600℃以
下の低温で生産性よく作製し、また、低コストで大面積
化の容易なガラス基板の使用を可能にする。 【構成】 基板上に形成した多結晶半導体膜に、周期律
表第III族元素イオンおよび水素イオンと共に、第IV族
元素イオンを同時に注入する。
下の低温で生産性よく作製し、また、低コストで大面積
化の容易なガラス基板の使用を可能にする。 【構成】 基板上に形成した多結晶半導体膜に、周期律
表第III族元素イオンおよび水素イオンと共に、第IV族
元素イオンを同時に注入する。
Description
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
型液晶ディスプレイ等の薄膜トランジスタに使用される
半導体膜の製造方法に関する。より詳しくは、イオン注
入によるP型半導体膜の製造方法に関する。
型液晶ディスプレイ等の薄膜トランジスタに使用される
半導体膜の製造方法に関する。より詳しくは、イオン注
入によるP型半導体膜の製造方法に関する。
【0002】
【従来の技術】近年、液晶ディスプレイにおいて、ガラ
スや石英などの透明基板上に、アモルファスシリコン薄
膜トランジスタ(a−Si TFT)を液晶画素毎に形
成したアクティブマトリクス型液晶ディスプレイが実用
化されている。さらに、周辺駆動回路まで薄膜トランジ
スタで一体化形成したアクティブマトリクス型液晶ディ
スプレイの実現のためには、アモルファスシリコンより
動作速度が速く駆動能力が高い、多結晶シリコン薄膜ト
ランジスタ(poly−Si TFT)で駆動回路を形
成することが必要であり、そのための研究開発がさかん
に行われている。その際、基板として石英よりもガラス
基板を用いる方が、低コストで大面積化が容易であり好
ましいが、そのためには製造プロセスを低温化する必要
がある。
スや石英などの透明基板上に、アモルファスシリコン薄
膜トランジスタ(a−Si TFT)を液晶画素毎に形
成したアクティブマトリクス型液晶ディスプレイが実用
化されている。さらに、周辺駆動回路まで薄膜トランジ
スタで一体化形成したアクティブマトリクス型液晶ディ
スプレイの実現のためには、アモルファスシリコンより
動作速度が速く駆動能力が高い、多結晶シリコン薄膜ト
ランジスタ(poly−Si TFT)で駆動回路を形
成することが必要であり、そのための研究開発がさかん
に行われている。その際、基板として石英よりもガラス
基板を用いる方が、低コストで大面積化が容易であり好
ましいが、そのためには製造プロセスを低温化する必要
がある。
【0003】これらTFTの製造プロセスにおいて、不
純物をドーピングする方法としてはイオン注入法が良く
用いられる。イオン注入法は不純物濃度、注入深さを制
御でき、かつ比較的低温プロセスであるため、最近では
不純物ドーピング技術の主流となっている。
純物をドーピングする方法としてはイオン注入法が良く
用いられる。イオン注入法は不純物濃度、注入深さを制
御でき、かつ比較的低温プロセスであるため、最近では
不純物ドーピング技術の主流となっている。
【0004】このイオン注入に用いる装置には大別して
2種類あり、一つはイオン質量分離を行って特定の質量
イオンのみを注入するイオン注入装置と、もう一つはイ
オン質量分離を行わずに各種質量イオンを同時に注入す
るイオン注入装置である。
2種類あり、一つはイオン質量分離を行って特定の質量
イオンのみを注入するイオン注入装置と、もう一つはイ
オン質量分離を行わずに各種質量イオンを同時に注入す
るイオン注入装置である。
【0005】前者のイオン注入装置は、イオンビーム幅
が数mmと小さいため、ディスプレイ用TFTの様な大
面積にイオン注入するためには基板の機械的走査または
イオンビームの電気的走査が必要で、装置は複雑化、大
型化、高価格化してしまうという問題があった。
が数mmと小さいため、ディスプレイ用TFTの様な大
面積にイオン注入するためには基板の機械的走査または
イオンビームの電気的走査が必要で、装置は複雑化、大
型化、高価格化してしまうという問題があった。
【0006】後者のイオン注入装置は、イオン質量分離
を行わず、生成したプラズマからイオンを引き出し、こ
れを低電圧加速して、所定の温度に加熱した基板にイオ
ンシャワー状に照射してイオン注入するもので、この装
置で利用される方法はイオンシャワードーピング法とも
呼ばれ、機械的電気的走査なしに容易に大面積領域にイ
オン注入できる方法として、例えば特開昭63ー194
326号に開示されている。ここには、絶縁基板上に形
成された非晶質シリコン膜または多結晶シリコン膜中に
上記イオンシャワードーピング法を用いて、低加速エネ
ルギーで水素イオンとともに周期律表第III族または第
V族元素の不純物イオンを注入した後、非晶質シリコン
の場合には200〜300℃で、多結晶シリコンの場合
には600〜900℃で、それぞれ熱処理工程を実施す
る製造方法が開示されている。また、多結晶シリコンを
用いたTFTに応用する場合、不純物注入によるソー
ス、ドレインの形成工程以外に、水素注入による粒界制
御にも適用できることが述べられている。
を行わず、生成したプラズマからイオンを引き出し、こ
れを低電圧加速して、所定の温度に加熱した基板にイオ
ンシャワー状に照射してイオン注入するもので、この装
置で利用される方法はイオンシャワードーピング法とも
呼ばれ、機械的電気的走査なしに容易に大面積領域にイ
オン注入できる方法として、例えば特開昭63ー194
326号に開示されている。ここには、絶縁基板上に形
成された非晶質シリコン膜または多結晶シリコン膜中に
上記イオンシャワードーピング法を用いて、低加速エネ
ルギーで水素イオンとともに周期律表第III族または第
V族元素の不純物イオンを注入した後、非晶質シリコン
の場合には200〜300℃で、多結晶シリコンの場合
には600〜900℃で、それぞれ熱処理工程を実施す
る製造方法が開示されている。また、多結晶シリコンを
用いたTFTに応用する場合、不純物注入によるソー
ス、ドレインの形成工程以外に、水素注入による粒界制
御にも適用できることが述べられている。
【0007】
【発明が解決しようとする課題】多結晶シリコン薄膜に
イオンシャワードーピング法を用いて不純物元素のイオ
ン注入を行うと、そのままでは不純物イオンは活性化さ
れずドーパントとして有効に働かないため、多結晶シリ
コン膜の抵抗値が高く、例えばpoly−SiTFTの
ソース、ドレインとして使用する上で好ましくないとい
う問題があった。そのために注入後に、600℃以上の
高温でアニールして活性化する必要があり、耐熱性の点
から通常、基板には石英が用いられていた。しかし、石
英基板は高価でまた大面積化が困難という問題があっ
た。
イオンシャワードーピング法を用いて不純物元素のイオ
ン注入を行うと、そのままでは不純物イオンは活性化さ
れずドーパントとして有効に働かないため、多結晶シリ
コン膜の抵抗値が高く、例えばpoly−SiTFTの
ソース、ドレインとして使用する上で好ましくないとい
う問題があった。そのために注入後に、600℃以上の
高温でアニールして活性化する必要があり、耐熱性の点
から通常、基板には石英が用いられていた。しかし、石
英基板は高価でまた大面積化が困難という問題があっ
た。
【0008】一方、低コストで大面積化の容易なガラス
基板を用いるには600℃以下の低温プロセスで処理す
ることが望ましいが、イオン注入後の活性化を仮に60
0℃で行うと20時間程度のアニールが必要となり、さ
らに低温化を図るためにはもっと長時間のアニールが必
要となる。そのため従来は、ガラス基板を用いると、基
板の熱収縮および反りの問題が発生したり、工程が非常
に長くなってしまうという問題があった。
基板を用いるには600℃以下の低温プロセスで処理す
ることが望ましいが、イオン注入後の活性化を仮に60
0℃で行うと20時間程度のアニールが必要となり、さ
らに低温化を図るためにはもっと長時間のアニールが必
要となる。そのため従来は、ガラス基板を用いると、基
板の熱収縮および反りの問題が発生したり、工程が非常
に長くなってしまうという問題があった。
【0009】この問題の解決方法として、特願平4ー3
07350号において、多結晶シリコン膜中にイオンシ
ャワードーピング法を用いて、原料ガスの水素濃度を高
くして不純物イオンを注入すると、水素イオンのアシス
ト効果により注入と同時に多結晶シリコン膜中の不純物
イオンが活性化される自己活性化の作用によって、アニ
ール無しでも低抵抗膜が得られ、イオン注入後の活性化
のためのアニールが不要になること、またこの際、原料
ガス中の水素濃度は80%以上で、不純物元素の注入ド
ーズ量は5×1014個/cm2以上、5×1016個/c
m2以下が好ましいことが述べられている。
07350号において、多結晶シリコン膜中にイオンシ
ャワードーピング法を用いて、原料ガスの水素濃度を高
くして不純物イオンを注入すると、水素イオンのアシス
ト効果により注入と同時に多結晶シリコン膜中の不純物
イオンが活性化される自己活性化の作用によって、アニ
ール無しでも低抵抗膜が得られ、イオン注入後の活性化
のためのアニールが不要になること、またこの際、原料
ガス中の水素濃度は80%以上で、不純物元素の注入ド
ーズ量は5×1014個/cm2以上、5×1016個/c
m2以下が好ましいことが述べられている。
【0010】しかし、上記の自己活性化による低抵抗化
の効果が顕著に現れるのは、不純物イオンとしてリンイ
オンを用いるN型半導体膜の場合であり、ボロンイオン
を用いるP型半導体膜の場合には十分に低抵抗の半導体
膜が得られないという問題が残った。図3に、リンイオ
ンまたはボロンイオンを多量の水素イオンと共に多結晶
シリコン膜中に注入した場合の、抵抗の全イオンドーズ
量依存性を示す。横軸は全イオンドーズ量、縦軸は多結
晶シリコン膜のシート抵抗値である。全イオンドーズ量
が増加するにつれて、高抵抗であった膜が低抵抗化する
傾向はどちらも同じであるが、リンイオンと水素イオン
を注入した場合に比べて、ボロンイオンと水素イオンを
注入した場合には抵抗が高い。例えば、全イオンドーズ
量1×1016個/cm2 の点で比較すると、リンイオン
と水素イオンを注入した場合には約1×103 Ω/□ま
で低下するのに対して、ボロンイオンと水素イオンの場
合には約5×103 Ω/□までしか下がらない。
の効果が顕著に現れるのは、不純物イオンとしてリンイ
オンを用いるN型半導体膜の場合であり、ボロンイオン
を用いるP型半導体膜の場合には十分に低抵抗の半導体
膜が得られないという問題が残った。図3に、リンイオ
ンまたはボロンイオンを多量の水素イオンと共に多結晶
シリコン膜中に注入した場合の、抵抗の全イオンドーズ
量依存性を示す。横軸は全イオンドーズ量、縦軸は多結
晶シリコン膜のシート抵抗値である。全イオンドーズ量
が増加するにつれて、高抵抗であった膜が低抵抗化する
傾向はどちらも同じであるが、リンイオンと水素イオン
を注入した場合に比べて、ボロンイオンと水素イオンを
注入した場合には抵抗が高い。例えば、全イオンドーズ
量1×1016個/cm2 の点で比較すると、リンイオン
と水素イオンを注入した場合には約1×103 Ω/□ま
で低下するのに対して、ボロンイオンと水素イオンの場
合には約5×103 Ω/□までしか下がらない。
【0011】この理由について調べるために、これら多
結晶シリコン膜の結晶化率をUV反射光強度測定法を用
いて評価した。測定方法は以下の通りである。
結晶シリコン膜の結晶化率をUV反射光強度測定法を用
いて評価した。測定方法は以下の通りである。
【0012】重水素ランプから出た紫外線を多結晶シリ
コン膜表面に入射角5゜で入射させ、その反射光強度を
分光器で測定すると、非晶質シリコン膜には無く結晶シ
リコン膜特有のE2バンド(バンドギャップ4.31e
V)の吸収により、波長280nmに反射光強度のピー
クが現れる。このピークの高さは、シリコン膜表面にお
いて結晶シリコン粒子が占める面積の割合、すなわち結
晶化率に比例するので、波長280nmの反射光強度を
測定比較することにより、膜の結晶化率を求めることが
できる。
コン膜表面に入射角5゜で入射させ、その反射光強度を
分光器で測定すると、非晶質シリコン膜には無く結晶シ
リコン膜特有のE2バンド(バンドギャップ4.31e
V)の吸収により、波長280nmに反射光強度のピー
クが現れる。このピークの高さは、シリコン膜表面にお
いて結晶シリコン粒子が占める面積の割合、すなわち結
晶化率に比例するので、波長280nmの反射光強度を
測定比較することにより、膜の結晶化率を求めることが
できる。
【0013】以上のようにして求めた結晶化率と全イオ
ンドーズ量との関係を、図4に示す。図4より、リンイ
オンと水素イオンを注入した場合には、注入初期に一旦
非晶質化してから、注入量が増加するにつれ再び結晶化
が進み、それと共に活性化され、結晶化と活性化により
抵抗が下がっている。これに対し、ボロンイオンと水素
イオンを注入した場合には、非晶質への変化が少なくそ
の後の結晶化もあまり進まず、したがって、リンイオン
と水素イオンの注入の場合のようには抵抗が低くならな
い。このように、抵抗の十分に低いP型シリコン膜を得
ることができないという問題が残った。
ンドーズ量との関係を、図4に示す。図4より、リンイ
オンと水素イオンを注入した場合には、注入初期に一旦
非晶質化してから、注入量が増加するにつれ再び結晶化
が進み、それと共に活性化され、結晶化と活性化により
抵抗が下がっている。これに対し、ボロンイオンと水素
イオンを注入した場合には、非晶質への変化が少なくそ
の後の結晶化もあまり進まず、したがって、リンイオン
と水素イオンの注入の場合のようには抵抗が低くならな
い。このように、抵抗の十分に低いP型シリコン膜を得
ることができないという問題が残った。
【0014】本発明の目的は、上記問題点を解決し、抵
抗の十分低いP型半導体膜を、低温プロセスで生産性良
く製造でき、低コストで大面積化の容易なガラス基板の
使用を可能にするような製造方法を提供することにあ
る。
抗の十分低いP型半導体膜を、低温プロセスで生産性良
く製造でき、低コストで大面積化の容易なガラス基板の
使用を可能にするような製造方法を提供することにあ
る。
【0015】
【課題を解決するための手段】本発明のP型半導体膜の
製造方法は、周期律表第III族元素イオンおよび第IV族
元素イオンおよび水素イオンを含むプラズマ源からのイ
オンを加速して、水素イオンと共に前記第III族元素イ
オンおよび前記第IV族元素イオンを、基板上に形成され
た周期律表第IV族元素から成る多結晶半導体膜に注入す
ることを特徴とする。
製造方法は、周期律表第III族元素イオンおよび第IV族
元素イオンおよび水素イオンを含むプラズマ源からのイ
オンを加速して、水素イオンと共に前記第III族元素イ
オンおよび前記第IV族元素イオンを、基板上に形成され
た周期律表第IV族元素から成る多結晶半導体膜に注入す
ることを特徴とする。
【0016】
【作用】多結晶半導体膜に周期律表第III族元素イオン
および水素イオンと共に、第IV族元素イオンを注入する
ことにより、水素イオンのアシスト効果に加えて第IV族
元素イオンのアシスト効果が加わり、第III族元素イオ
ンの活性化と半導体膜の結晶化とを同時に促進する。そ
の結果、注入初期に一旦非晶質化した半導体膜は、その
後再び結晶化が進み、それと共に活性化され、この結晶
化と活性化により十分に抵抗が下がる。
および水素イオンと共に、第IV族元素イオンを注入する
ことにより、水素イオンのアシスト効果に加えて第IV族
元素イオンのアシスト効果が加わり、第III族元素イオ
ンの活性化と半導体膜の結晶化とを同時に促進する。そ
の結果、注入初期に一旦非晶質化した半導体膜は、その
後再び結晶化が進み、それと共に活性化され、この結晶
化と活性化により十分に抵抗が下がる。
【0017】
【実施例】以下、本発明を、その実施例を示す図面に基
づいて具体的に説明する。
づいて具体的に説明する。
【0018】図1に、本発明に用いるイオン注入装置の
概略図を示す。1はガス導入口、2はプラズマ源を生成
するプラズマ室を構成するチャンバー、3はプラズマ源
を励起するための高周波電源、4はプラズマ源に高周波
電力を供給するための高周波電極、5はイオン化効率を
上げプラズマ形成を整えるための磁石であり、これらに
よってプラズマ源が形成される。6はプラズマ源からイ
オンを引き出すための1段目のイオン加速用電源、7は
引き出されたイオンを追加速するための2段目のイオン
加速用電源、8は2次電子抑制用の減速電源、9はメッ
シュ状の電極板、10はそれぞれの電極板を絶縁するた
めの絶縁体であり、これらによってイオン加速部が構成
される。11は注入されるべき基板12を装着する基板
ホルダであり、ここでは均一性向上のため回転機構を有
している。
概略図を示す。1はガス導入口、2はプラズマ源を生成
するプラズマ室を構成するチャンバー、3はプラズマ源
を励起するための高周波電源、4はプラズマ源に高周波
電力を供給するための高周波電極、5はイオン化効率を
上げプラズマ形成を整えるための磁石であり、これらに
よってプラズマ源が形成される。6はプラズマ源からイ
オンを引き出すための1段目のイオン加速用電源、7は
引き出されたイオンを追加速するための2段目のイオン
加速用電源、8は2次電子抑制用の減速電源、9はメッ
シュ状の電極板、10はそれぞれの電極板を絶縁するた
めの絶縁体であり、これらによってイオン加速部が構成
される。11は注入されるべき基板12を装着する基板
ホルダであり、ここでは均一性向上のため回転機構を有
している。
【0019】ガス導入口1より原料ガスを導入し、高周
波電極4に高周波電力50〜300Wを印加することに
より励起したプラズマ源を形成し、加速電極板9間で加
速した後、基板ホルダ11に装着した基板12にイオン
注入する。以上のような構成にすることで、試料基板の
機械的走査やイオンビームの電気的走査なしで大面積基
板へのイオン注入が可能となる。
波電極4に高周波電力50〜300Wを印加することに
より励起したプラズマ源を形成し、加速電極板9間で加
速した後、基板ホルダ11に装着した基板12にイオン
注入する。以上のような構成にすることで、試料基板の
機械的走査やイオンビームの電気的走査なしで大面積基
板へのイオン注入が可能となる。
【0020】つぎに、本発明の一実施例である半導体膜
の製造方法について説明する。
の製造方法について説明する。
【0021】まず、ガラス基板201上に、LPCVD
法でSiH4 ガスを1Torr導入し基板温度530℃
で、膜厚100nmの多結晶シリコン膜を形成する。
法でSiH4 ガスを1Torr導入し基板温度530℃
で、膜厚100nmの多結晶シリコン膜を形成する。
【0022】この多結晶シリコン膜を形成した基板を図
1に示すイオン注入装置の基板ホルダ11に装着し、図
2に示すように、ボロンイオンおよびシリコンイオンお
よび水素イオンからなるイオン204を照射しイオン注
入する。イオン注入のプラズマ源形成のために使用した
原料ガスは、水素希釈の5%B2H6ガスと水素希釈の5
%SiH4ガスを1対1に混合したものを用いた。高周
波電極4に印加する高周波電力は100W、プラズマ室
2の真空度は1×10-3Torr、全イオン電流密度は
5μA/cm2 、イオン加速電圧は80kVであった。
1に示すイオン注入装置の基板ホルダ11に装着し、図
2に示すように、ボロンイオンおよびシリコンイオンお
よび水素イオンからなるイオン204を照射しイオン注
入する。イオン注入のプラズマ源形成のために使用した
原料ガスは、水素希釈の5%B2H6ガスと水素希釈の5
%SiH4ガスを1対1に混合したものを用いた。高周
波電極4に印加する高周波電力は100W、プラズマ室
2の真空度は1×10-3Torr、全イオン電流密度は
5μA/cm2 、イオン加速電圧は80kVであった。
【0023】注入時間を変えることにより全イオン注入
量を変えて作製した、P型多結晶シリコン膜について抵
抗測定した結果を、図5に示す。横軸は全イオンドーズ
量、縦軸は多結晶シリコン膜のシート抵抗値である。ま
た、図5には比較のため、シリコンイオンを注入せずボ
ロンイオンと水素イオンのみを注入したP型多結晶シリ
コン膜の測定結果をも示した。図5より、本発明の製造
方法、すなわちシリコンイオンも同時に注入した場合の
方が、抵抗が低くなることが分かる。例えば、全イオン
ドーズ量1×1016個/cm2 の点で比較すると、シリ
コンイオンを注入しない場合には約5×103 Ω/□で
あったのが、シリコンイオンを同時に注入することによ
り約1.1×103 Ω/□まで低下する。なお、全イオ
ンドーズ量は、例えば、全イオン電流密度5μA/cm
2 で5分間注入すれば、約1×1016個/cm2 にな
る。また、上記抵抗測定は、4探針法により行った。
量を変えて作製した、P型多結晶シリコン膜について抵
抗測定した結果を、図5に示す。横軸は全イオンドーズ
量、縦軸は多結晶シリコン膜のシート抵抗値である。ま
た、図5には比較のため、シリコンイオンを注入せずボ
ロンイオンと水素イオンのみを注入したP型多結晶シリ
コン膜の測定結果をも示した。図5より、本発明の製造
方法、すなわちシリコンイオンも同時に注入した場合の
方が、抵抗が低くなることが分かる。例えば、全イオン
ドーズ量1×1016個/cm2 の点で比較すると、シリ
コンイオンを注入しない場合には約5×103 Ω/□で
あったのが、シリコンイオンを同時に注入することによ
り約1.1×103 Ω/□まで低下する。なお、全イオ
ンドーズ量は、例えば、全イオン電流密度5μA/cm
2 で5分間注入すれば、約1×1016個/cm2 にな
る。また、上記抵抗測定は、4探針法により行った。
【0024】さらに、これらのP型多結晶シリコン膜の
結晶化率を波長280nmのUV反射光強度により測定
した結果を、図6に示す。横軸は全イオンドーズ量、縦
軸は結晶化率である。図6には比較のため、シリコンイ
オンを注入せずボロンイオンと水素イオンのみを注入し
た場合の結果をも示した。図6より、本発明の製造方法
の場合、全イオンドーズ量が増加するに伴い、一旦非晶
質化してから、その後結晶化が進んでいることが分か
る。そして、全イオンドーズ量が約1×1016個/cm
2 で結晶化率は飽和し、ほぼ結晶化が完了していること
を示している。この様子は、リンイオンと水素イオンを
注入した場合に似ている。
結晶化率を波長280nmのUV反射光強度により測定
した結果を、図6に示す。横軸は全イオンドーズ量、縦
軸は結晶化率である。図6には比較のため、シリコンイ
オンを注入せずボロンイオンと水素イオンのみを注入し
た場合の結果をも示した。図6より、本発明の製造方法
の場合、全イオンドーズ量が増加するに伴い、一旦非晶
質化してから、その後結晶化が進んでいることが分か
る。そして、全イオンドーズ量が約1×1016個/cm
2 で結晶化率は飽和し、ほぼ結晶化が完了していること
を示している。この様子は、リンイオンと水素イオンを
注入した場合に似ている。
【0025】以上のようにして、低温プロセスでも、低
抵抗のP型多結晶シリコン膜を作製することができる。
抵抗のP型多結晶シリコン膜を作製することができる。
【0026】なお、上記実施例のようにB2H6ガスとS
iH4 ガスを用いる場合のイオン注入条件は、高周波電
力は100〜200W、真空度は2×10-4〜2×10
-3Torr、全イオン電流密度は1〜10μA/cm
2 、イオン加速電圧は60〜110kVの範囲が好まし
い。
iH4 ガスを用いる場合のイオン注入条件は、高周波電
力は100〜200W、真空度は2×10-4〜2×10
-3Torr、全イオン電流密度は1〜10μA/cm
2 、イオン加速電圧は60〜110kVの範囲が好まし
い。
【0027】本発明における多結晶半導体膜としては、
多結晶シリコン膜以外に、多結晶シリコンゲルマニウム
膜を用いることが可能である。多結晶シリコンゲルマニ
ウム膜の場合には第IV族元素イオンとしては、シリコン
イオン以外に、ゲルマニウムイオンを用いることが可能
である。この場合、イオン注入装置に導入するガスとし
ては、GeH4 ガスを用いることができる。また、注入
する第IV族元素イオンは半導体膜に悪影響を及ぼさない
ものを選ぶ必要があり、半導体膜に含まれる元素を用い
るのが好ましい。
多結晶シリコン膜以外に、多結晶シリコンゲルマニウム
膜を用いることが可能である。多結晶シリコンゲルマニ
ウム膜の場合には第IV族元素イオンとしては、シリコン
イオン以外に、ゲルマニウムイオンを用いることが可能
である。この場合、イオン注入装置に導入するガスとし
ては、GeH4 ガスを用いることができる。また、注入
する第IV族元素イオンは半導体膜に悪影響を及ぼさない
ものを選ぶ必要があり、半導体膜に含まれる元素を用い
るのが好ましい。
【0028】
【発明の効果】本発明によれば、抵抗が十分に低いP型
多結晶半導体膜を、低温プロセスで生産性良く製造でき
る。これによって基板として低コストで大面積化の容易
なガラス基板を用いることが可能となる。
多結晶半導体膜を、低温プロセスで生産性良く製造でき
る。これによって基板として低コストで大面積化の容易
なガラス基板を用いることが可能となる。
【図1】本発明の製造方法に用いる、イオン注入装置の
概略図である。
概略図である。
【図2】本発明の製造方法のイオン注入工程の、一実施
例を示す断面図である。
例を示す断面図である。
【図3】シリコンイオンを注入しない場合の、P型およ
びN型半導体膜の抵抗と、全イオンドーズ量との関係を
示す図である。
びN型半導体膜の抵抗と、全イオンドーズ量との関係を
示す図である。
【図4】シリコンイオンを注入しない場合の、P型およ
びN型半導体膜の結晶化率と、全イオンドーズ量との関
係を示す図である。
びN型半導体膜の結晶化率と、全イオンドーズ量との関
係を示す図である。
【図5】本発明の製造方法を用いたP型半導体膜の抵
抗、および、比較のためシリコンイオンを注入しない場
合のP型半導体膜の抵抗と、全イオンドーズ量との関係
を示す図である。
抗、および、比較のためシリコンイオンを注入しない場
合のP型半導体膜の抵抗と、全イオンドーズ量との関係
を示す図である。
【図6】本発明の製造方法を用いたP型半導体膜の結晶
化率、および、比較のためシリコンイオンを注入しない
場合のP型半導体膜の結晶化率と、全イオンドーズ量と
の関係を示す図である。
化率、および、比較のためシリコンイオンを注入しない
場合のP型半導体膜の結晶化率と、全イオンドーズ量と
の関係を示す図である。
1;ガス導入口 2;プラズマ
室 3;高周波電源 4;高周波電
極 5;磁石 6;1段目イ
オン加速電源 7;2段目イオン加速電源 8;減速電源 9;メッシュ電極 10;絶縁体 11;基板ホルダ 12,201;基板 202;半導体膜 203;絶縁膜 204;注入イオン
室 3;高周波電源 4;高周波電
極 5;磁石 6;1段目イ
オン加速電源 7;2段目イオン加速電源 8;減速電源 9;メッシュ電極 10;絶縁体 11;基板ホルダ 12,201;基板 202;半導体膜 203;絶縁膜 204;注入イオン
Claims (1)
- 【請求項1】 周期律表第III族元素イオンおよび第IV
族元素イオンおよび水素イオンを含むプラズマ源からの
イオンを加速して、水素イオンと共に前記第III族元素
イオンおよび前記第IV族元素イオンを、基板上に形成さ
れた周期律表第IV族元素から成る多結晶半導体膜に注入
することを特徴とするP型半導体膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23023193A JPH0786603A (ja) | 1993-09-16 | 1993-09-16 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23023193A JPH0786603A (ja) | 1993-09-16 | 1993-09-16 | 半導体膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786603A true JPH0786603A (ja) | 1995-03-31 |
Family
ID=16904599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23023193A Pending JPH0786603A (ja) | 1993-09-16 | 1993-09-16 | 半導体膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786603A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980032745A (ko) * | 1996-10-10 | 1998-07-25 | 레슬리 제이 카스퍼 | 펄스 플레이트 플라즈마 이온주입 시스템 |
EP0860854A1 (en) * | 1997-01-09 | 1998-08-26 | Eaton Corporation | Plasma immersion ion implantation method and apparatus with pulsed anode |
KR100440840B1 (ko) * | 2001-03-22 | 2004-07-21 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
JP2019145773A (ja) * | 2018-02-23 | 2019-08-29 | 国立大学法人東京農工大学 | 半導体素子を製造する方法及びイオン注入装置 |
CN110189990A (zh) * | 2018-02-23 | 2019-08-30 | 国立大学法人东京农工大学 | 制造半导体元件的方法和离子注入装置 |
-
1993
- 1993-09-16 JP JP23023193A patent/JPH0786603A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980032745A (ko) * | 1996-10-10 | 1998-07-25 | 레슬리 제이 카스퍼 | 펄스 플레이트 플라즈마 이온주입 시스템 |
US5911832A (en) * | 1996-10-10 | 1999-06-15 | Eaton Corporation | Plasma immersion implantation with pulsed anode |
EP0860854A1 (en) * | 1997-01-09 | 1998-08-26 | Eaton Corporation | Plasma immersion ion implantation method and apparatus with pulsed anode |
KR100440840B1 (ko) * | 2001-03-22 | 2004-07-21 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
JP2019145773A (ja) * | 2018-02-23 | 2019-08-29 | 国立大学法人東京農工大学 | 半導体素子を製造する方法及びイオン注入装置 |
CN110189990A (zh) * | 2018-02-23 | 2019-08-30 | 国立大学法人东京农工大学 | 制造半导体元件的方法和离子注入装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5403756A (en) | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor | |
US6881615B2 (en) | Method for crystallizing semiconductor material without exposing it to air | |
US6455359B1 (en) | Laser-irradiation method and laser-irradiation device | |
US5962869A (en) | Semiconductor material and method for forming the same and thin film transistor | |
US6835675B2 (en) | Laser-irradiation method and laser-irradiation device | |
US5061642A (en) | Method of manufacturing semiconductor on insulator | |
JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
KR100730352B1 (ko) | 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치 | |
JPH0786603A (ja) | 半導体膜の製造方法 | |
JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
JP3021250B2 (ja) | 半導体膜の製造方法 | |
JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
JPH09251964A (ja) | 半導体装置の作製方法 | |
JP3939383B2 (ja) | 半導体装置の作製方法 | |
JP2002043242A (ja) | イオンドーピング装置とそれを用いて作製した薄膜半導体および表示装置 | |
JP3224312B2 (ja) | 微結晶シリコン形成方法 | |
JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
JP3125989B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
JPH09139354A (ja) | イオンシャワードーピング装置及び薄膜半導体装置製造方法 | |
JPH07153684A (ja) | 半導体薄膜の製造方法 | |
JPH0516656B2 (ja) | ||
JPH08293279A (ja) | 非質量分離型イオン注入装置 | |
JP4216315B2 (ja) | 半導体装置の作製方法 |