KR100730352B1 - 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치 - Google Patents

이온 도핑 장치, 이온 도핑 방법 및 반도체 장치 Download PDF

Info

Publication number
KR100730352B1
KR100730352B1 KR1020057021198A KR20057021198A KR100730352B1 KR 100730352 B1 KR100730352 B1 KR 100730352B1 KR 1020057021198 A KR1020057021198 A KR 1020057021198A KR 20057021198 A KR20057021198 A KR 20057021198A KR 100730352 B1 KR100730352 B1 KR 100730352B1
Authority
KR
South Korea
Prior art keywords
silicon film
ion
crystalline silicon
arc
filament
Prior art date
Application number
KR1020057021198A
Other languages
English (en)
Other versions
KR20060003370A (ko
Inventor
켄 나카니시
히로시 아이치
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060003370A publication Critical patent/KR20060003370A/ko
Application granted granted Critical
Publication of KR100730352B1 publication Critical patent/KR100730352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J27/00—Ion beam tubes
    • H01J27/02—Ion sources; Ion guns
    • H01J27/08—Ion sources; Ion guns using arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/08—Ion sources; Ion guns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Combustion & Propulsion (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

챔버(11)와, 챔버내의 기체를 배기하는 배기부(13)와, 챔버에 제공된 이온원(12)으로, 도핑할 원소를 포함하는 가스를 도입하는 도입구(14), 열전자를 방출하는 필라멘트(15), 및 상기 필라멘트와의 사이에서 아크 방전을 행하기 위한 애노드 전극(17)을 포함하고, 아크 방전에 의해 가스를 분해하고, 도핑할 원소를 포함하는 이온을 생성하는 이온원(12)과, 이온원(12)에서 생성된 이온을 이온원(12)으로부터 인출하고, 대상물을 향해 가속하기 위한 가속부(23)를 구비하고, 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 아크 방전을 제어하는 이온 도핑 장치.
챔버, 배기부, 도핑, 열전자, 필라멘트, 이온원, 가속부

Description

이온 도핑 장치, 이온 도핑 방법 및 반도체 장치{ION DOPING SYSTEM, ION DOPING METHOD AND SEMICONDUCTOR DEVICE}
본 발명은, 이온을 대상물에 주입 또는 도핑하는 이온 도핑 장치에 관한 것이다. 또한, 이온 도핑 장치를 사용하여 제조된 반도체 장치에 관한 것이다.
최근, 대형으로 고해상도의 액정 표시 장치, 고속으로 고해상도의 밀착형 이미지 센서, 3차원 IC 등을 실현하기 위해, 유리 등의 절연기판상에 고성능의 반도체 소자를 형성하는 것이 시도되고 있다.
이러한 반도체 소자를 형성하려면, 박막상의 반도체층을 형성할 필요가 있고, 종래부터 비정질 실리콘 반도체(a-Si)로 이루어지는 반도체 박막, 또는, 다결정 실리콘 및 미소결정 실리콘 등의 결정성 실리콘 반도체로 이루어지는 반도체 박막을 사용하여 절연성 기판상에 반도체 소자를 형성하는 것이 알려져 있다.
비정질 실리콘 반도체 박막은, 기상법을 사용하여 비교적 저온에서 형성하는 것이 가능하기 때문에, 양산성이 우수하고, 가장 일반적으로 사용되고 있다. 그러나, 비정질 실리콘 반도체 박막은 도전성 등의 물성의 점에서 떨어진다. 이 때문에, 반도체 소자에 높은 성능이 요구되는 상술한 장치 등에는, 비정질 실리콘 반도체 박막은 적합하지 않다.
한편, 결정성 실리콘 반도체 박막은 도전성이 우수하여, 상술한 장치 등에 사용하기 위해, 각종 연구 및 개발이 행해지고 있다. 박막상의 결정성 실리콘 반도체를 얻는 방법으로서는, 이하의 방법이 알려져 있다.
(1) 성막시에 결정성을 갖는 실리콘 반도체막을 직접 형성한다.
(2) 비정질 실리콘 반도체막을 형성하고, 강한 빛을 조사하여, 그 에너지에 의해 비정질 실리콘을 결정화한다.
(3) 비정질 실리콘 반도체막을 형성하고, 열에너지를 가함으로써, 비정질 실리콘을 결정화한다.
(1)의 방법에 있어서는, 성막 공정과 동시에 실리콘의 결정화가 진행하기 때문에, 형성하는 막의 두께를 충분히 크게 하지 않으면, 결정 입경이 큰 결정성 실리콘이 얻어지지 않는다. 이 때문에, 이 방법에 의해, 큰 면적을 갖는 기판의 전체 면에 걸쳐, 양호한 반도체 특성을 갖는 결정성 실리콘 반도체 박막을 형성하는 것은 기술적으로 곤란하다. 또한, 600℃ 이상의 온도에서 성막할 필요가 있기 때문에, 연화점이 낮은 저렴한 유리 기판을 절연성 기판으로서 사용할 수 없어, 제조 코스트의 점에서 문제가 있다.
(2)의 방법에 있어서는, 용융 고화 과정의 결정화 현상을 이용하기 때문에, 결정 입경은 작은 것의 입계가 양호하게 처리되어, 고품질의 결정성 실리콘 반도체가 얻어진다. 그렇지만, 강한 빛을 대면적에 걸쳐 조사하는 실용적인 수단을 확보하는 것이 곤란하다. 예컨대, 현재 가장 일반적으로 이용되고 있는 엑시머 레이저를 사용하는 경우, 레이저광의 안정성이 충분하지 않기 때문에, 대면적 기판의 전 체면을 균일하게 처리하여 결정성 실리콘막을 얻는 것이 어렵다. 이 때문에, 동일 기판상에 균일한 특성을 갖는 각종 반도체 소자를 형성하는 것이 곤란하다. 또한, 레이저광의 조사 면적이 작기 때문에, 생산 효율이 나쁘다.
(3)의 방법에 있어서는, (1) 및 (2)의 방법에 비하면 대면적의 결정성 실리콘 반도체막을 얻기 쉽다고 하는 이점이 있다. 그러나, 결정화에는 600℃ 이상의 고온에서 수십 시간에 걸친 가열처리가 필요하다. 이 때문에, 저렴한 유리 기판을 사용하기 위해 가열 온도를 내릴 경우, 가열 시간을 보다 길게 할 필요가 있어, 스루풋이 저하하게 된다. 또한, 이 방법에 있어서는, 고상 결정화 현상을 이용하기 때문에, 결정립은 기판 면에 평행하게 넓어지고, 그 결정 입경은 수μm에 달하기도 한다. 그런데, 성장한 결정립끼리 맞닿아 입계가 형성되기 때문에, 그 입계는 캐리어에 대한 트랩 준위로서 작용하고, 전자 이동도를 저하시키는 원인으로 된다.
상기 3개의 방법 중, (3)의 방법이 유망한 방법으로서 특히 주목되고 있고, (3)의 방법을 응용하여, 보다 저온에서 단시간의 열처리에 의해 고품질로 균일성이 높은 결정성 실리콘막을 형성하는 방법이, 예를 들면 일본국 특개평6-333824호 공보, 일본국 특개평6-333825호 공보 및 일본국 특개평8-330602호 공보에 개시되어 있다.
이들 특허 문헌에 개시된 방법에서는, 비정질 실리콘막의 표면에 미량의 니켈 등의 금속원소를 도입하고, 열처리를 행함으로써 600℃ 이하의 저온에서 또한 수시간 정도의 처리 시간으로 결정화를 행할 수 있는 것이 개시되어 있다.
이 방법에 의하면, 우선 도입한 금속원소를 핵으로 한 결정핵 발생이 열처리 시의 초기 단계에서 발생하고, 그 후, 금속원소가 촉매로 되어 실리콘의 결정성장을 촉진하여, 결정화가 급격히 진행하는 것으로 생각된다. 이 때문에, 도입되는 금속원소는 촉매 원소로 불린다. 통상의 고상 성장법에 의해 결정화한 실리콘막이 쌍정 구조를 갖고 있는 것에 대해, 이 방법에 의해 얻어진 결정성 실리콘막은, 몇 개의 주상결정으로 구성되어 있고, 각각의 주상결정 내부는 단결정에 가까운 상태로 되어 있는 특징을 갖는다.
이 방법에서는, 촉매 원소가 실리콘막 내에 잔존하고 있으면, 정상적인 반도체 소자 특성이 얻어지지 않는다. 이 때문에 일본국 특개평6-333824호 공보 또는 일본국 특개평8-236471호 공보에 개시되어 있는 바와 같이, 인 이온 등을 사용하여 촉매 원소를 포착하는 것이 행해진다.
구체적으로는, 촉매 원소를 도입하고, 열처리하여 얻어진 결정성 실리콘막을 패터닝한 후, 그 표면상에 게이트 절연막을 제공하고, 또한 게이트 전극을 제공한다. 그리고, 게이트 전극을 마스크로 하여 패터닝된 결정성 실리콘막에 인 이온을 도핑한다.
이에 의해 게이트 전극 바로 아래의 영역 이외의 영역(소스/드레인 영역)에 인이 도핑된다. 이를 열에너지, 또는 레이저광에 의해 활성화함으로써. 게이트 전극 직하의 영역의 촉매 원소가 소스/드레인 영역에 포착(게터링)되고, 게이트 직하의 영역을 채널 영역으로 하는 박막 트랜지스터가 형성된다.
상술한 인 이온의 도핑은, 대면적의 결정성 실리콘막에 대해 행할 필요가 있다. 이 때문에, 대면적의 이온 빔을 조사할 수 있는 이온 빔 장치가 사용된다. 이 와 같은 이온 빔 장치에서는, 대량의 이온을 발생시키고, 대면적의 이온 빔을 형성하기 위해, 디보란이나 포스핀을 원료로 하고, 이온 원에서 이들을 분해하여 생성한 이온 빔을, 질량 분리기를 통하지 않고 결정성 실리콘막에 조사한다. 이때, 종래의 이온 빔 장치에서는 이온 빔의 빔 전류 밀도가 일정하게 되도록 이온빔 장치를 제어하고, 결정성 실리콘막에 이온을 도핑하고 있다.
그러나, 이와 같은 제어를 행하는 경우, 도핑되는 이온의 단위 면적당의 전체 전하는 일정하게 되지만, 생성되는 이온의 이온종(ion種)은 변동할 수 있다. 이온종에 의해 도핑된 반도체의 특성은 다르기 때문에, 종래의 이온 빔 장치를 사용하여 결정성 실리콘에 이온을 도핑하고, 반도체 소자를 제작한 경우, 반도체소자의 특성의 불균일이 크다고 하는 문제가 생긴다. 또, 특성의 불균일이 크기 때문에, 소정의 규격을 만족하는 반도체 장치의 수율이 저하하는 문제도 있다.
본 발명은, 이와 같은 종래의 문제를 해결하고, 생성되는 이온종 비율의 변동이 적은 이온 도핑 장치 및 이온 도핑 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 이온 도핑 장치를 사용하여 제조되는 반도체 장치 및 그 제조 방법에 관한 것이다.
본 발명의 이온 도핑 장치는, 챔버와, 상기 챔버내의 기체를 배기하는 배기부와, 상기 챔버에 제공된 이온원에 있어서, 도핑할 원소를 포함하는 가스를 도입하는 도입구, 열전자를 방출하는 필라멘트, 및 상기 필라멘트와의 사이에서 아크 방전을 행하기 위한 애노드 전극을 포함하고, 상기 아크 방전에 의해 상기 가스를 분해하고, 상기 도핑할 원소를 포함하는 이온을 생성하는 이온원과, 상기 이온원에서 생성된 이온을 이온원으로부터 인출하고, 대상물을 향해 가속하기 위한 가속부를 구비하고, 상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 상기 아크 방전을 제어한다.
바람직한 실시 형태에 있어서, 이온 도핑 장치는, 상기 필라멘트에 전압을 인가하기 위한 필라멘트 전원과, 상기 필라멘트와 상기 애노드 전극 사이에 전압을 인가하기 위한 아크 전원을 더 구비하고, 상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 상기 필라멘트 전원 및/또는 상기 아크 전원을 제어한다.
바람직한 실시 형태에 있어서, 상기 아크 전류를 계측하기 위한 전류계를 더 구비하고, 상기 전류계로 계측한 값이 일정하게 되도록, 상기 아크 전원의 출력 전압을 제어한다.
바람직한 실시 형태에 있어서, 상기 아크 방전에 의해 상기 가스로부터 복수의 이온종이 생성되고, 상기 이온종의 생성비가 일정하게 되어 있다.
또한, 본 발명의 반도체 장치는, 절연성 표면을 갖는 기판과, 상기 기판상에 제공된 결정성 실리콘막을 구비하고, 상기 어느 것에 기재된 이온 도핑 장치를 사용하여 상기 도핑할 원소를 불순물로 하여 상기 결정성 실리콘막에 도입함으로써 소스 영역, 드레인 영역 및 채널 영역이 상기 결정성 실리콘막 내에 형성된 복수의 반도체 소자를 포함한다.
바람직한 실시 형태에 있어서, 상기 복수의 반도체 소자에 있어서의 상기 채널 영역의 불순물농도의 평균치를 Ave로 하고, 표준편차를 σ로 했을 때, 0.05 ≥ 3σ/Ave의 관계를 만족하고 있다.
바람직한 실시 형태에 있어서, 상기 복수의 반도체 소자에 있어서의 상기 소스 영역 및 드레인 영역의 불순물 농도의 평균치를 Ave로 하고, 표준편차를 σ로 했을 때 0.05 ≥ 3σ/Ave의 관계를 만족하고 있다.
바람직한 실시 형태에 있어서, 상기 결정성 실리콘막은, 비정질 실리콘막의 결정성을 촉진하는 촉매 원소에 의해 결정화되어 있다.
바람직한 실시 형태에 있어서, 상기 비정질 실리콘막은 25nm 이상 80nm 이하의 두께를 갖고 있다.
바람직한 실시 형태에 있어서, 상기 결정성 실리콘막은, 1×1016 atoms/cm13 이하의 농도로 상기 촉매 원소를 포함하고 있다.
바람직한 실시 형태에 있어서, 상기 촉매 원소는, 니켈, 코발트, 팔라듐, 백금, 동, 은, 금, 인듐, 주석, 알루미늄 및 안티몬으로 이루어지는 그룹으로부터 선택되는 적어도 일종의 원소이다.
바람직한 실시 형태에 있어서, 상기 촉매 원소는 니켈이다.
바람직한 실시 형태에 있어서, 상기 결정성 실리콘막은, 상기 촉매 원소 도입 후, 노에 의한 열처리, 램프 어닐링 및 레이저 조사의 하나 이상의 방법에 의해 행해진다.
본 발명의 이온 도핑 방법은, 도핑할 원소를 포함하는 가스를 아크 방전에 의해 분해하는 스텝과, 상기 분해 스텝에 의해 생성된 이온을 소정의 전압으로 가속함으로써 대상물에 상기 이온을 충돌시키는 스텝을 포함하고, 상기 분해 스텝에 있어서, 상기 아크 방전에 의한 전류가 일정하게 되도록 상기 아크 방전을 제어한다.
바람직한 실시 형태에 있어서, 도핑할 원소는 붕소 또는 인이다.
본 발명의 반도체장치의 제조 방법은, 절연성 표면을 갖는 기판상에 비정질 실리콘막을 형성하는 스텝(A)과, 상기 비정질 실리콘막에 촉매 원소를 첨가하는 스텝(B)과, 상기 촉매 원소가 첨가된 비정질 실리콘막을 열처리함으로써 결정화를 행하고, 상기 비정질 실리콘막으로부터 결정성 실리콘막을 얻는 스텝(C)과, 아크 전류가 일정하게 되도록 아크 방전을 행함으로써, 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생성된 이온을 가속하여, 상기 결정성 실리콘막에 도입하는 스텝(D)과, 상기 결정성 실리콘막을 열처리하는 스텝(E)을 포함한다.
바람직한 실시 형태에 있어서, 상기 반도체 장치의 제조 방법은, 상기 스텝(C) 후, 상기 결정성 실리콘막상에 절연막을 형성하는 공정을 더 포함하고, 상기 스텝(D)는, 아크 전류가 일정하게 되도록 아크 방전을 행함으로써, 상기 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생성된 이온을 가속하여, 상기 절연막을 개재하여 상기 결정성 실리콘막에 도입하는 스텝(Dl)과, 상기 결정성 실리콘막상에 도전성을 갖는 재료로 이루어지는 패턴을 형성하는 공정(D2)과, 아크 전류가 일정하게 되도록 아크 방전을 일으킴으로써 상기 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생긴 이온을 가속하여, 상기 패턴을 마스크로 하여 상기 결정성 실리콘막에 도입하는 스텝(D3)을 포함한다.
바람직한 실시 형태에 있어서, 상기 스텝(Dl)의 불순물 원소는 붕소이고, 상기 스텝(D2)의 불순물 원소는 인이다.
바람직한 실시 형태에 있어서, 상기 촉매 원소는, 니켈, 코발트, 팔라듐, 백금, 동, 은, 금, 인듐, 주석, 알루미늄 및 안티몬으로 이루어지는 그룹으로부터 선택되는 적어도 일종의 원소이다.
도1은, 본 발명의 이온 도핑 장치의 1 실시 형태를 보인 모식도이다.
도2는, 아크 전류가 변화한 경우에 있어서의 이온종의 비율을 나타낸 그래프이다.
도3a 내지 도3e는, 본 발명의 반도체 장치의 제조공정을 설명하는 모식적 단면도이다.
도4는, 본 발명의 이온 도핑 장치의 다른 형태를 나타내는 모식도이다.
도1은, 본 발명의 이온 도핑 장치의 1 실시 형태를 나타내고 있다. 도1에 나타낸 이온 도핑 장치(10)는, 챔버(11)와, 배기부(13)와, 이온원(112)과, 가속부(23)를 구비한다.
배기부(13)는, 공지의 펌프 등으로 구성되고, 챔버(11)내의 기체를 배기하고, 챔버내의 압력을 적절한 값으로 유지할 수 있다. 도시하고 있지 않지만, 배기부(13)에는 이온 도핑 장치에서 사용하는 각종의 가스를 무해하게 하기 위한 제해 장치가 접속되어 있다.
이온원(12)은, 아크 방전에 의해 도핑할 원소를 포함하는 가스를 분해하여, 플라즈마를 생성하고, 도핑할 원소를 포함하는 이온을 생성한다. 이온원(12)은 챔버(11) 내에 제공되어 있고, 아크 챔버(30)와, 가스 도입구(14)와, 필라멘트(15)를 포함한다. 가스 도입구(14)는 아크 챔버(30)에 제공되고, 가스 도입구(14)를 통해, 도핑할 원소를 포함하는 가스가 이온원(12)의 아크 챔버(30)에 도입된다. 필라멘트(15)는 아크 챔버(30)의 천정부에 제공되어 있다. 도1에서는, 필라멘트(15)는 3개가 도시되어 있으나, 아크 챔버(30)의 형상이나 필요로 하는 이온 빔의 형상 및 크기에 따라, 적당한 수 및 배치가 선택된다. 애노드 전극(17)은, 아크 챔버(30) 측면에 제공되어 있다. 아크 챔버(30)의 주위에는, 아크 챔버(30) 내에 생성된 플라즈마를 폐입하기 위한 환상 자석(31)이 제공되어 있다.
필라멘트(15)에는 필라멘트 전원(16)이 각각 접속된다. 이온 도핑 장치(10)는 마이크로컴퓨터 등의 제어장치(27)를 구비하고, 필라멘트 전원(16)의 출력 전압이나 필라멘트(15)를 흐르는 전류를 제어한다.
또한, 필라멘트(15)와 아크 전극(17) 사이에는 아크 전원(20)이 접속된다. 필라멘트(15)와 아크 전원(20) 사이에는 바람직하게는 전류계(19)가 제공되어 있다. 전류계(19)에서 계측한 값은 제어장치(27)에 입력된다. 아크 전원(20)도 제어장치(27)에 의해 제어된다.
가속부(23)는, 이온원(12)에서 생성된 이온을 이온원(12)으로부터 인출하고, 대상물을 향해 이온을 가속한다. 이온원(12)에서 생성된 이온은 질량 분리기에 의 해 분리되지 않고, 모두 가속부(23)에서 가속된다. 이 때문에, 가속부(23)는, 인출전극(18)과, 인출용 전원(21)과, 가속용 전원(22)을 포함한다. 인출 전극(18)은, 제1 인출 전극(18a) 및 제2 인출전극(18b)을 포함하고, 아크 챔버(30)의 개구에 제공되어 있다.
제1 인출 전극(18a)은. 아크 챔버(30) 개구에 가장 가까이 위치하고 있고, 제1 인출 전극(18a)과 아크 전극(17) 사이에 인출용 전원(21)이 접속되어 있다. 또한, 제1 인출 전극(18a)과 제2 인출 전극(18b) 사이에는 가속용 전원(22)이 접속되어 있다.
인출 전극(18)을 사이에 두고 아크 챔버(30)의 개구와 대향하는 위치에는 이온을 도입하는 대상물인 기판(25)이 기판 홀더(28)에 의해 지지된다. 이온원(12)으로부터 얻어지는 이온 빔(33)의 형상이, 기판(25)을 한번에 조사할 수 없는 것인 경우에는, 이온 빔(33)이 기판(25) 위를 주사하도록 기판(25)을 이동시키는 기구를 제공해도 좋다. 기판(25)의 하방에는 이온 빔(33)에 의한 전류를 계측하기 위한 빔 전류 계측기(26)가 제공되어 있다.
다음에 이온 빔 장치(10)의 동작 및 이온 도핑 장치(10)를 사용한 이온 도핑 방법을 설명한다. 기판(25)을 챔버(11) 내의 이온 빔(33)이 조사하는 위치에 기판 홀더(28)에 의해 고정한 후, 소정의 진공도에 달할 때까지 챔버(11) 내를 배기한다. 기판(25)의 표면에는, 예를 들면, 불순물 이온을 도입할 반도체막이 형성되어 있다.
가스 도입구(14)로부터 불순물 이온으로 되는 원소를 포함하는 가스를 도입 한다. 예를 들면, 실리콘 반도체에 대해 N형 도펀트로 되는 인을 불순물 이온으로서 대상물에 도입하는 경우에는, 포스핀(PH3)을 사용하고, P형 도펀트로 되는 붕소를 불순물 이온으로서 대상물에 도입하는 경우에는, 디보란(B2H6)을 사용한다. 이에 의해, 아크 챔버(30) 내는 불순물 이온으로 되는 원소를 포함하는 저압의 가스로 충만된다.
필라멘트 전원(16)을 사용하여 필라멘트(15)에 소정의 전압을 인가하고, 필라멘트(15)에 전류를 흘림과 동시에, 아크 전원(20)에 의해 필라멘트(15)와 아크 전극(17) 사이에 소정의 전압을 인가하면, 필라멘트(15)에 의해 가열된 열전자가 필라멘트(15)로부터 아크 챔버(30) 내로 방출되고, 아크 전극(17)에 도달한다. 이 전자의 방출은 아크 방전으로 된다. 방출된 열전자는, 아크 챔버(30) 내의 포스핀이나 디보란과 충돌하고, 이들 분자가 분해됨과 동시에, 이온화되어, 플라즈마가 생성된다.
이온 도핑 장치(10)의 제어장치(27)는, 필라멘트(15)와 아크 전극(17) 사이를 흐르는 아크 전류가 일정하게 되도록 아크 방전을 제어한다. 구체적으로는, 전류계(19)에 의해 계측된 전류치에 기초하여, 아크 전류가 일정하게 되도록, 필라멘트전원(20) 및 아크 전원(21)을 제어한다. 이에 의해, 필라멘트(15)를 흐르는 전류량 및/또는 필라멘트(15) 및 아크 전극(17) 사이의 아크 전압이 조절되고, 필라멘트부터 방출되는 단위 시간당의 열전자량이 일정하게 유지된다. 일정한 비율로 가스 도입구(14)로부터 도입되는 가스에 대해 공급되는 열전자량도 일정하게 되기 때 문에, 가스의 분해가 일정 상태로 유지되고, 생성되는 이온종의 비율이 일정하게 된다.
생성된 플라즈마 중의 양이온은, 인출용 전원(21)에 의해 아크 전극(17)과 제1 인출 전극(18a) 사이에 인가되는 전압에 의해 아크 챔버(30)의 개구로부터 밖으로 인출된다. 인출된 양이온은, 가속용 전원(22)에 의해 제1 인출 전극(18a)과 제2 인출 전극(18b) 사이에 인가되는 전압에 의해 가속된다. 가속된 양이온이 이온 빔(33)으로 되어 기판(25)에 조사된다. 이온 빔(33)에 의해 운반되는 전하는, 빔 전류 계측기(26)에 의해 계측되어, 이온 빔(33)의 전류 또는 전류 밀도가 구해진다.
도2는, 이온 도핑 장치(10)를 사용하여 디보란을 분해한 경우에 있어서, 아크 전류를 변화시켰을 때 생성하는 각 이온종의 비율을 나타내고 있다. 횡축은 필라멘트 1본당의 아크 전류를 나타내고 있고, 종축은, 생성된 이온종의 비율을 백분율로 나타내고 있다. 도2에 있어서,「Bl계」,「B2계」및「H계」는 붕소를 하나 포함하는 화학종(BH+, BH2 + 등), 붕소를 2개 포함하는 화학종(B2H+, B2H2 + 등) 및 수소만을 포함하는 화학종(H+, H2 + 등)을 나타내고 있다. 도면으로부터 명백한 바와 같이, 아크 전류가 커지면,「B1계」및「H계」의 화학종이 증가하고, 「B2계」의 화학종이 감소한다. 즉, 아크 전류가 변화함으로써, 생성되는 이들 이온종의 비율이 변화한다.
따라서, 종래의 이온 도핑 장치와 같이, 이온 빔 전류 밀도가 일정하게 되도록 제어한 경우, 아크 전류가 변동하기 때문에, 생성되는 이온종의 비율이 변화한다. 이는, 이온 빔 전류 밀도를 일정하게 하도록 제어하면서 이온 도핑을 행하여도, 생성되는 이온종의 비율이 변화하여, 불순물 이온의 주입량이 변화하는 것을 의미한다. 예를 들면, 이온 빔 전류 밀도가 동일해도, 필라멘트 1본당의 아크 전류가 1mA로부터 2mA로 변동한 경우, 붕소로서 주입되는 양은, 0.84배((14×2+14) / (20×2+10))로 감소한다.
또한, 생성되는 이온종의 비율이 이온 도핑 중에 변화함으로써, 아크 챔버 내의 이온종의 분포가 변화하고, 이온빔 중의 이온종의 분포가 불균일하게 된다. 이 때문에, 이온 빔 전류 밀도를 일정하게 하여 대상물에 이온을 도핑한 경우, 불순물 이온의 면내 분포가 불균일하게 된다.
이에 대해, 본 발명의 이온 도핑 장치를 사용하여 아크 전류를 일정하게 하여 이온을 도핑한 경우, 생성되는 이온종의 비율은 일정하게 유지된다. 이 때문에, 아크 챔버 내의 이온종의 분포가 일정하게 유지되고, 이온 빔 중 이온종의 분포가 균일하게 된다. 즉, 아크 전류를 일정하게 하여 대상물에 이온을 도핑한 경우, 불순물 이온의 면내 분포가 균일하게 된다.
또한, 아크 전류가 일정하게 되도록 아크 방전을 제어하는 경우, 얻어지는 이온 빔의 빔 전류 밀도는 변화한다. 그러나, 실험에 의하면, 빔 전류 밀도의 변동은 적으며, 주입 시간을 조정함으로써 총 도즈량을 맞추는 것이 가능하다. 이에 의해 다소 주입 시간에 변동은 생기지만, 대상물에 주입되는 이온종의 비율이 일정하 게 되고, 또한, 대상물 중의 도핑된 이온종의 면내 균일성이 향상된다.
따라서, 예를 들면 본 발명의 이온 도핑 장치를 사용하여, 아크 전류를 일정하게 하여 액정 표시 장치용의 결정성 실리콘막에 불순물 이온을 주입한 경우, 기판면 내에 형성되는 복수의 박막 트랜지스터의 문턱 전압 및 소스/드레인간의 저항 등의 반도체 특성의 불균일이 매우 적어진다.
다음에, 본 발명의 이온 도핑 장치를 사용하여, 반도체 장치를 제조하는 순서를 설명한다. 이하에서는, 유리 기판상에 화소용 스위칭소자로서 복수의 N형 TFT(박막 트랜지스터)를 형성하고, 액정 표시 장치용 액티브매트릭스 기판을 제조하는 순서를 설명한다. 이와 같은 TFT는 기판상에 수십만 내지 수백만개가 형성되고, 특히 특성이 일정하게 정돈될 될 필요가 있는바, 본 발명의 이온 도핑 장치는, 이와 같은 액정 표시 장치용 액티브매트릭스의 제조에 적합하게 사용될 수 있다. 화소용 스위칭 소자 이외에, 액티브매트릭스형의 드라이버 회로나 박막 집적회로를 구성하는 소자 등도 본 발명의 이온 도핑 장치를 사용하여 바람직하게 제작할 수 있다.
도3a∼도3e는 N형 TFT를 복수 포함하는 본 발명의 반도체 장치의 제조 공정을 공정 순으로 나타낸 것이다. 실제로는 수십만개 이상의 TFT가 제작되지만, 이하의 설명에서는 1개의 TFT를 예시한다.
우선, 도3a에 나타낸 바와 같이, 유리 기판 등의 절연성 기판(101)상에 플라즈마 CVD법에 의해 두께 1∼20nm의 산화실리콘에 의한 하지막(102)을 형성한다. 다음에 플라즈마 CVD법에 의해, 두께 25∼80nm, 예를 들면 40nm의 진성 비정질 실리 콘(103)을 형성한다.
다음에 스퍼터링법에 의해, 표면농도가 1×1013∼1×1015 atoms/cm2(예를 들면, 7×1018 atoms/cm2로 한다)로 되도록, 진성 비정질 실리콘막(103)에 촉매원소로서 Ni를 첨가한다. 그 후, 열처리로, 램프 어닐링 등을 사용하여, 불활성 분위기하에서, 540℃∼620℃의 온도로 수시간, 기판(101)에 가열 처리를 실시한다. 이 가열처리에 의해 진성 비정질 실리콘막(103)의 결정화가 진행된다. 본 실시 형태에 있어서는, 열처리로를 사용하여, 질소 분위기하에서 580℃로 1시간의 열처리를 행한다. Ni의 첨가 방법은 스퍼터링법에 한정되지 않고, Ni화합물을 포함하는 도포액을 사용하여, 도포막을 진성 비정질 실리콘막(103)위에 형성하고, 열처리를 행함으로써, 도포막으로부터 진성 비정질 실리콘막(103)으로 Ni를 확산시키고, 또한, 진성 비정질 실리콘의 결정화를 촉진시켜도 좋다. 또한, 촉매 원소로서 Ni 이외에 코발트, 팔라듐, 백금, 동, 은, 금, 인듐, 주석, 알루미늄 또는 안티몬을 사용해도 좋고, 이들 금속 중에서 선택된 복수의 금속을 사용해도 좋다.
이어서, 도3b에 나타낸 바와 같이, 레이저 조사에 의해 결정화를 행한다. 레이저광으로서는, 예를 들면, 파장 248nm, 펄스폭 20nsec의 KrF 엑시머 레이저를 사용한다. 다른 파장의 레이저를 사용해도 좋다. 레이저광의 조사조건은, 에너지 밀도가 200∼400mJ/cm2, 예를 들면 250mJ/cm2로 하고, 일개소에 대해 2∼10 샷(shot), 예를 들면 2 샷으로 한다. 레이저광을 조사할 때, 기판을 200∼450℃ 정도의 온도로 가열해도 된다. 이와 같이 레이저광의 조사시에 기판의 가열을 행함으로써 보다 효율적으로 비정질 실리콘의 결정화를 촉진시킬 수 있다.
상술한 2단계의 열처리 중, 촉매 원소는 실리사이드화 함으로써 비정질 실리콘막의 결정 성장을 촉진한다. 특히, 니켈의 실리사이드 화합물인 NiSi2의 결정 구조는, 각종 촉매 원소의 실리사이드화합물 중, 단결정실리콘의 결정구조와 가장 유사하며, 그 격자 정수도 결정 실리콘의 격자 정수에 대단히 가깝다. 따라서, NiSi2는 비정질 실리콘막의 결정화에 있어서 최적의 주형으로서 작용하고, 비정질 실리콘막의 결정화를 촉진한다. 이때, 비정질 실리콘막(103)의 두께를 25nm 이상으로 함으로써 충분한 결정성장이 가능하게 되고, 두께를 80nm 이하로 함으로써, 두께 방향으로 2층 이상의 결정이 성장하는 것을 방지할 수 있다. 이에 의해 결정성의 악화나 촉매원소의 잔류 문제의 발생을 방지하고, 높은 전자이동도를 갖는 고품질의 결정성 실리콘막(103')이 비정질 실리콘막(103)으로부터 얻어진다.
결정화를 위한 열처리는 1 단계로 행해도 좋으나, 열처리로 또는 램프 어닐링에 의한 가열과 레이저 조사에 의한 가열의 조합을 사용하는 것이 바람직하다. 2단계의 열처리에 의해, 얻어지는 TFT의 트랜지스터 특성이 비약적으로 향상된다.
그 후, 도3c에 나타낸 바와 같이, 결정성 실리콘막(103')의 불필요한 부분을 제거하여 소자간 분리를 행하고, 박막트랜지스터의 소스, 드레인 영역 및 채널 영역을 포함하는 섬모양의 소자 형성 영역(115)을 형성한다. 기판(101) 전체에서는, 복수의 소자 형성 영역(115)이 매트릭스 형태로 배치된다.
도3c에 나타낸 바와 같이, 플라즈마 CVD법에 의해 두께 50nm∼250nm(예를 들 면 150nm)의 산화 실리콘막(104)을 게이트 절연막으로서 형성한 후, 도1에 나타낸 이온 도핑 장치(101)를 사용하여, 산화 실리콘막(104)을 통해 붕소 이온을 소자 형성 영역(115)에 도핑한다. 본 실시 형태에서는 이온 도핑장치(101)는 4개의 필라멘트(15)를 구비하고 있고, 1개의 필라멘트로부터 나오는 아크 전류를 1.5∼2.5mA 사이의 일정 값으로 유지하면서 도핑을 행한다. 예를 들면, 1본당의 아크 전류가 2.0mA가 되도록, 이온 도핑 장치(101)를 제어하고, 5×1011∼5×1013cm-2의 붕소 이온를 소자 형성 영역(115)에 도핑한다. 붕소원으로서 디보란을 사용한다.
도3d에 나타낸 바와 같이, 스퍼터링법에 의해 두께 10∼100nm(예를 들면 60nm)의 질화 탄탈(TaN), 및 두께 100∼500nm(예를 들면 300nm)의 텅스텐(W)을 형성한다. 형성된 이들 막을 패터닝하여, TaN/W로 이루어지는 게이트 전극(105)을 형성한다.
다음에, 이온 도핑 장치(101)를 사용하여, 게이트 전극(105)을 마스크로 하여, 인 이온을 소자 형성 영역(115)에 도핑한다. 도핑 가스로서, 포스핀(PH3)을 사용하고, 가속 전압을 60∼90kV(예를 들면 80kV)로 설정한다. 도즈량은 1×1015∼8×1015cm-2(예를 들면 2×1015cm-2)로 한다. 인 이온을 도핑할 때, 아크 전류가 400∼500mA(예를 들면 450mA)의 범위에 있는 일정한 값으로 되도록, 이온 도핑 장치(101)를 제어한다.
인 이온을 도핑한 후, 질소 분위기 중, 550℃의 온도에서 4시간 열처리를 행 하고, 도핑된 불순물의 활성화를 행한다. 이때, 동시에 소자 형성 영역(115)의 게이트 전극(105)의 하방에 위치하는 영역(후에 채널 영역 107로 된다) 중의 니켈이 소자 형성 영역(115)의 인 이온이 도핑된 영역(후에 소스 영역 106 및 드레인 영역 108로 된다) 중의 인에 포착된다. 이 때문에, 게이트 전극(105)의 하방에 위치하는 영역 중의 니켈의 농도가 1×1016 atoms/cm3 정도까지 저하한다.
이에 의해 도3d에 나타낸 바와 같이, 게이트 전극(105) 아래의 소자 형성 영역(115)에 P형의 채널 영역(107)이 형성되고, 채널 영역(107)을 사이에 두고 N형 소스 영역(106) 및 드레인 영역(108)이 소자 형성 영역(115)에 형성된다. 즉, 게이트 전극(105), 채널 영역(107), 소스 영역(106) 및 드레인 영역(108)을 포함하는 N형 TFT(116)가 완성된다. 상술한 바와 같이, 채널 영역(107)에 있어서의 니켈의 농도가 1×1016 atoms/cm3 이하로 되기 때문에, TFT(116)에 있어서 채널 영역(107)의 리크 전류가 적어지고, 결정성이 높기 때문에, 온 전류가 커진다.
N형 TFT 및 P형 TFT로 이루어지는 상보형의 회로를 형성하는 경우에는, 붕소 및 인을 결정성 실리콘막(103')으로 도핑할 때, 적당한 마스크를 사용하여, 선택적으로 붕소 및 인을 도핑함으로써, N형 영역 및 P형 영역을 나누어 만들어, N형 TFT 및 P형 TFT를 같은 기판상에 형성할 수 있다.
도3e에 나타낸 바와 같이, 두께 600nm의 산화 실리콘막(109)을 층간절연막으로서 플라즈마 CVD법에 의해 형성하고, 이에 콘택트홀을 형성하여, 금속 재료, 예를 들면, 질화 티탄과 알루미늄의 다층막에 의해 박막 트랜지스터의 전극(110)을 형성한다. 또한, ITO로 이루어지는 화소 전극(111)을 형성한다. 마지막으로, 1 기압의 수소 분위기에서 350℃, 30분의 가열처리를 행하고, TFT(116)를 복수 갖는 반도체 장치가 완성된다.
이하에 나타내는 표1은, 상술한 방법에 의해 제작된 액티브매트릭스 기판 및 상술한 제조 공정 중, 붕소 및/또는 인의 주입을 종래의 이온 빔 전류가 일정하게 되도록 한 제어로 행해 제작한 액티브매트릭스 기판의 TFT의 특성의 불균일을 나타내고 있다. TFT특성의 뷸균일로서, 문턱전압 및 소스/드레인간 저항의 기판 내의 평균치(Ave) 및 표준편차(σ)를 계측하고, 3σ/Ave를 계산하여 백분율로 나타내고 있다. 또한, 얻어진 액티브매트릭스 기판 중, TFT의 특성의 불균일이 소정의 기준을 만족하는 것의 비율을 나타내고 있다. 액티브매트릭스 기판은 60mm×80mm이고, 100만개의 TFT가 포함되어 있다.
표 1
시료번호 제어방법 특성(불균일)
붕소 도프 (채널) 인 도프 (소스/드레인) 문턱전압 소스/드레인간 저항 3σ/Ave 수율
No. 1 아크 전류 제어 아크 전류 제어 3.8% 3.4% 98%
No. 2 아크 전류 제어 빔 전류 제어 3.9% 6.8% 94%
No. 3 빔 전류 제어 아크 전류 제어 7.3% 3.5% 92%
No. 4 빔 전류 제어 빔 전류 제어 7.4% 6.7% 80%
표1의 시료번호1의 결과로부터 명백한 바와 같이, 붕소 및 인의 주입을 주입할 때, 어느 것이나 아크 전류가 일정하게 되도록 이온 도핑 장치를 제어한 경우, 문턱전압 및 소스/드레인간 저항의 기판 내에 있어서의 불균일(3σ/Ave)은 5% 이하 로 적으며, 이 때문에, 기판의 수율도 98%로 높다. 상세한 실험에 의하면, 본 발명의 이온 도핑 장치를 사용함으로써, 1000mm × l000mm 이하의 면적에 대해, 불순물 농도의 불균일(불순물 농도의 평균치 Ave 및 표준편차 σ를 계측한 경우의 3σ/Ave)을, 5% 이하로 할 수 있음이 명백했다.
이에 대해, 붕소의 주입 또는 인의 주입시, 종래와 동일한 방법에 의해 빔 전류가 일정하게 되도록 이온 도핑 장치를 제어한 경우, 문턱전압 또는 소스/드레인간 저항의 불균일이 약 7%로 증대하게 되어, 수율도 저하한다. 특히, 양방의 주입을 종래의 방법에 의해 빔 전류가 일정하게 되도록 제어하여 행한 경우에는, 문턱전압 및 소스/드레인간 저항의 어느 것의 불균일도 증대한다. 그 결과, 수율이 80%로 저하하게 된다.
이와 같이 본 실시 형태에 의하면, 이온 도핑 장치를 사용하여 불순물을 반도체막에 도입할 때, 이온원에서 플라즈마를 발생시키기 위한 아크 방전의 아크 전류가 일정하게 되도록 이온 도핑 장치를 제어한다. 이 때문에, 이온원에서 생성되는 이온종의 비율이 일정하게 되고, 이온 도핑의 제어를 정확히 행할 수 있다.
특히, 비정질 실리콘막을 촉매 원소에 의해 결정화시켜 얻어지는 결정성 실리콘막을 사용하여 TFT를 제작하는 경우, 소스/드레인 영역에 도입되는 인 이온의 농도는 TFT의 특성에 크게 영향을 준다. 구체적으로는, 인 이온의 농도가 설정치보다 적은 경우, 캐리어 농도가 저하하여, 소스/드레인 영역의 저항이 높아지게 된다. 또한, 비정질 실리콘의 결정화를 촉진시키기 위한 촉매원소를 포착하는 데에 충분한 인 농도가 얻어지지 않기 때문에, 채널 영역에 촉매원소가 많이 잔류하고, 리크 전류가 증대하는 등의 TFT특성이 악화되어, TFT가 동작 불량을 일으킬 가능성도 생긴다.
한편, 인 이온의 농도가 설정치보다 큰 경우, 주입이 과잉으로 됨으로써, 결정화한 실리콘의 결정 구조를 파괴하게 되고, 결정화 실리콘이 비정질 실리콘화 하게 된다. 이 때문에, 소스/드레인 영역의 저항이 높아져 버린다.
본 발명의 이온 도핑 장치는, 상술한 바와 같이 이온 도핑시에 있어서의 이온종의 생성비의 안정성이 우수하기 때문에, 주입된 이온종의 분포가 기판 전체에 걸쳐 균일하게 되고, 또한, 이온 도핑 중의 이온종의 생성비도 일정하게 유지된다. 이 때문에, 본 발명의 이온 도핑 장치를 사용하여 인 이온을 도핑하고, 주입량을 빔 전류계 계측기로 계측함으로써, 인 이온의 주입량을 정확히 제어하는 것이 가능하게 되고, 비정질 실리콘막을 촉매원소에 의해 결정화시켜 얻어지는 결정성 실리콘막을 사용한 TFT를 제작할 수 있다.
또한, 이온 도핑중의 이온종의 비율이 일정하게 유지되기 때문에, 이온 빔 중의 이온종의 분포가 균일하게 되고, 주입되는 이온의 면내 균일성이 높아진다. 이 때문에, 본 발명의 반도체 장치에 있어서, 반도체막에 도핑되는 불순물 이온의 비율 및 도즈량이 균일하게 되어, 복수의 반도체 소자의 특성의 불균일이 적어진다.
또한, 본 실시 형태에서는, 비정질 실리콘막을 촉매 원소에 의해 결정화시켜 얻어지는 결정성 실리콘막을 사용한 TFT에 있어서, 채널을 형성하기 위한 붕소의 주입 및 소스/드레인 영역을 형성하기 위한 인의 주입에 본 발명의 이온 도핑 장치 를 사용했다. 그러나, 다른 반도체 장치의 불순물 도입 공정에 본 발명의 이온 도핑 장치를 사용해도 좋으며, 예를 들면, 액티브매트릭스 기판의 TFT가 LDD구조를 갖고 있는 경우에는, LDD구조를 형성하기 위한 불순물 도입에 본 발명의 이온 도핑 장치를 사용해도 좋다. 또한, 단결정 반도체 기판을 사용하여 제조되는 각종의 반도체장치에 본 발명의 이온 도핑 장치를 사용해도 좋다.
또한, 도1에 나타낸 이온 주입 장치에서는, 가속부(23)는 2매의 전극으로 구성되어 있으나, 전극은 2매 이외라도 좋다. 예컨대, 도4에 나타낸 이온 주입 장치(10')에서는, 가속부(23)는, 전극(18)과, 인출용 전원(21)과, 가속용 전원(22)과, 감속용 전원(32)을 포함하고 있다. 또한, 전극(18)은, 제1 전극(18a), 제2 전극(18b), 제3 전극(18c) 및 제4 전극(18d)을 포함하고, 아크 챔버(30)의 개구에 제공되어 있다. 제1 전극(18a)은 아크 챔버(30) 개구에 가장 가깝게 위치하고 있고, 제1 전극(18a)과 아크 전극(17) 사이에 인출용 전원(21)이 접속되어 있다.
제1 전극(18a)과 제2 전극(18b) 사이 및 제2 전극(18b)과 제3 전극(18c) 사이에는, 각각 전원 22a 및 22b가 접속되고, 제3 전극(18c)과 제4 전극(18d) 사이에는 감속 전원(32)이 접속되어있다. 전원(22a)은, 제1 전극(18a)과 제2 전극(18b) 사이에 이온원(12)에서 생성된 이온을 인출하기 위한 전압을 인가하고, 전원(22b)은, 인출된 이온을 가속하도록 하기 위한 전압을 제2 전극(18b)과 제3 전극(18c) 사이에 인가한다. 이 경우, 전원(22a) 및 전원(22b)에 인가하는 합계의 전압이 일반적으로 가속 전압으로 불린다. 한편, 감속용 전원(32)은, 기판(25)에 충돌 또는 주입된 이온에 의해 생성되는 2차 전자 이온이 가속부(23)에 의해 이온원(12)의 방향으로 가속되는 것을 방지한다.
또한, 도4에 나타낸 바와 같이, 기판 홀더(28)를 이동시키기 위한 이동 기구(29)를 이온 도핑 장치에 제공하고, 이온 빔(33)이 기판(25) 위를 주사하도록, 이동 기구(29)가 기판(25)을 이동시켜도 좋다.
본 발명에 의하면, 생성되는 이온종의 비율의 변동이 적고, 제어성이 높은 이온 도핑 장치가 얻어진다. 이 이온 도핑장치는, 특히, 표시 장치 등 대면적의 반도체 장치의 제조에 적합하게 사용된다. 또한, 본 발명에 의하면 기판 내에 있어서의 소자 특성의 불균일이 적은 반도체 장치가 얻어진다. 이 반도체 장치는, 각종 용도에 적합하며, 특히, 표시 장치 등의 대면적을 갖는 반도체 장치에 적합하다.

Claims (19)

  1. 챔버와,
    상기 챔버내의 기체를 배기하는 배기부와,
    상기 챔버에 제공된 이온원에 있어, 도핑할 원소를 포함하는 가스를 도입하는 도입구, 열전자를 방출하는 필라멘트, 및 상기 필라멘트와의 사이에서 아크 방전을 행하기 위한 애노드 전극을 포함하고, 상기 아크 방전에 의해 상기 가스를 분해하고, 상기 도핑할 원소를 포함하는 이온을 생성하는 이온원과,
    상기 이온원에서 생성된 복수의 이온종을 질량분리기에 의해 분리하지 않고 이온원으로부터 인출하고, 대상물을 향해 가속하기 위한 가속부를 구비하고,
    이온빔 전류의 변화를 허용하면서 상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류를 일정하게 함으로써, 상기 이온원에서 생성되는 복수의 이온종의 생성비가 일정하게 되도록 상기 아크 방전을 제어하는 이온 도핑 장치.
  2. 제1항에 있어서, 상기 필라멘트에 전압을 인가하기 위한 필라멘트 전원과,
    상기 필라멘트와 상기 애노드 전극 사이에 전압을 인가하기 위한 아크 전원을 더 구비하고,
    상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 상기 필라멘트 전원 및/또는 상기 아크 전원을 제어하는 이온 도핑 장치.
  3. 제1항에 있어서, 상기 아크 전류를 계측하기 위한 전류계를 더 구비하고, 상 기 전류계에서 계측한 값이 일정하게 되도록, 상기 아크 전원의 출력전압을 제어하는 이온 도핑 장치.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 아크 방전에 의해 상기 가스로부터 복수의 이온종이 생성되고, 상기 이온종의 생성비가 일정하게 되어 있는 이온 도핑 장치.
  5. 삭제
  6. 절연성 표면을 갖는 기판과, 상기 기판상에 제공된 결정성 실리콘막을 구비하고, 이온 도핑 장치를 사용하여 상기 도핑할 원소를 불순물로 하여 상기 결정성 실리콘막에 도입함으로써, 소스 영역, 드레인 영역 및 채널 영역이 상기 결정성 실리콘막 내에 형성된 복수의 반도체 소자를 포함하는 반도체 장치에 있어서,
    상기 이온 도핑 장치는, 챔버와, 상기 챔버내의 기체를 배기하는 배기부와,
    상기 챔버에 제공된 이온원에 있어, 도핑할 원소를 포함하는 가스를 도입하는 도입구, 열전자를 방출하는 필라멘트, 및 상기 필라멘트와의 사이에서 아크 방전을 행하기 위한 애노드 전극을 포함하고, 상기 아크 방전에 의해 상기 가스를 분해하고, 상기 도핑할 원소를 포함하는 이온을 생성하는 이온원과, 상기 이온원에서 생성된 이온을 이온원으로부터 인출하고, 대상물을 향해 가속하기 위한 가속부를 구비하고, 상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 상기 아크 방전을 제어하고,
    상기 복수의 반도체 소자에 있어서의 상기 채널 영역의 불순물농도의 평균치를 Ave로 하고, 표준편차를 σ로 했을 때,
    0.05 ≥ 3σ/Ave
    를 만족하고 있는 반도체 장치.
  7. 절연성 표면을 갖는 기판과, 상기 기판상에 제공된 결정성 실리콘막을 구비하고, 이온 도핑 장치를 사용하여 상기 도핑할 원소를 불순물로 하여 상기 결정성 실리콘막에 도입함으로써, 소스 영역, 드레인 영역 및 채널 영역이 상기 결정성 실리콘막 내에 형성된 복수의 반도체 소자를 포함하는 반도체 장치에 있어서,
    상기 이온 도핑 장치는, 챔버와, 상기 챔버내의 기체를 배기하는 배기부와,
    상기 챔버에 제공된 이온원에 있어, 도핑할 원소를 포함하는 가스를 도입하는 도입구, 열전자를 방출하는 필라멘트, 및 상기 필라멘트와의 사이에서 아크 방전을 행하기 위한 애노드 전극을 포함하고, 상기 아크 방전에 의해 상기 가스를 분해하고, 상기 도핑할 원소를 포함하는 이온을 생성하는 이온원과, 상기 이온원에서 생성된 이온을 이온원으로부터 인출하고, 대상물을 향해 가속하기 위한 가속부를 구비하고, 상기 필라멘트와 상기 애노드 전극 사이를 흐르는 아크 전류가 일정하게 되도록 상기 아크 방전을 제어하고,
    상기 복수의 반도체 소자에 있어서의 상기 소스 영역 및 드레인 영역의 불순물 농도의 평균치를 Ave로 하고, 표준편차를 σ로 했을 때,
    0.05 ≥ 3σ/Ave
    를 만족하고 있는 반도체 장치.
  8. 제6항 또는 제7항에 있어서, 상기 결정성 실리콘막은, 비정질 실리콘막의 결정성을 촉진하는 촉매원소에 의해, 결정화되어 있는 반도체 장치.
  9. 제8항에 있어서, 상기 비정질 실리콘막은 25nm 이상 80nm 이하의 두께를 갖고 있는 반도체 장치.
  10. 제8항에 있어서, 상기 결정성 실리콘막은, 1×1016 atoms/cm3 이하의 농도로 상기 촉매 원소를 포함하고 있는 반도체 장치.
  11. 제8항에 있어서, 상기 촉매원소는, 니켈, 코발트, 팔라듐, 백금, 동, 은, 금, 인듐, 주석, 알루미늄 및 안티몬으로 이루어지는 그룹으로부터 선택되는 적어도 일종의 원소인 반도체 장치.
  12. 제8항에 있어서, 상기 촉매 원소는 니켈인 반도체 장치.
  13. 제8항에 있어서, 상기 결정성 실리콘막은, 상기 촉매 원소 도입 후, 노에 의한 열처리, 램프 어닐링 및 레이저 조사의 하나 이상의 방법에 의해 형성되어 있는 반도체 장치.
  14. 도핑할 원소를 포함하는 가스를 아크 방전에 의해 분해하고, 복수의 이온종을 생성하는 스텝과,
    상기 생성된 복수의 이온종을 질량분리기에 의해 분리하지 않고 소정의 전압으로 가속함으로써, 대상물에 상기 복수의 이온종을 충돌시키는 스텝을 포함하는 이온 도핑 방법으로, 상기 생성 스텝에 있어서, 이온빔 전류밀도의 변화를 허용하면서, 상기 아크 방전에 의한 전류를 일정하게 함으로써, 상기 복수의 이온종의 생성비가 일정하게 되도록 상기 아크 방전을 제어하는 이온 도핑 방법.
  15. 제14항에 있어서, 도핑할 원소는 붕소 또는 인인 이온 도핑 방법.
  16. 절연성 표면을 갖는 기판상에 비정질 실리콘막을 형성하는 스텝(A)과,
    상기 비정질 실리콘막에 촉매 원소를 첨가하는 스텝(B)과,
    상기 촉매 원소가 첨가된 비정질 실리콘막을 열처리함으로써, 결정화를 행하고, 상기 비정질 실리콘막으로부터 결정성 실리콘막을 얻는 스텝(C)과,
    아크 전류가 일정하게 되도록 아크 방전을 행함으로써 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생긴 이온을 가속하여, 상기 결정성 실리콘막에 도입하는 스텝(D)과,
    상기 결정성 실리콘막을 열처리하는 스텝(E)을 포함하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 스텝(C) 후, 상기 결정성 실리콘막상에 절연막을 형성하는 공정을 더 포함하고,
    상기 스텝(D)은,
    아크 전류가 일정하게 되도록 아크 방전을 행함으로써, 상기 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생긴 이온을 가속하여, 상기 절연막을 통해 상기 결정성 실리콘막에 도입하는 스텝(Dl)과,
    상기 결정성 실리콘막상에 도전성을 갖는 재료로 이루어지는 패턴을 형성하는 스텝(D2)과,
    아크 전류가 일정하게 되도록 아크 방전을 행함으로써, 상기 불순물 원소를 포함하는 가스를 분해하고, 상기 분해에 의해 생긴 이온을 가속하여, 상기 패턴을 마스크로 하여 상기 결정성 실리콘막에 도입하는 스텝(D3)을 포함하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 스텝(Dl)의 불순물 원소는 붕소이고, 상기 스텝(D3)의 불순물 원소는 인인 반도체 장치의 제조 방법.
  19. 제16항에 있어서, 상기 촉매 원소는, 니켈, 코발트, 팔라듐, 백금, 동, 은, 금, 인듐, 주석, 알루미늄 및 안티몬으로 이루어지는 그룹으로부터 선택되는 적어도 일종의 원소인 반도체 장치의 제조 방법.
KR1020057021198A 2003-06-04 2004-05-31 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치 KR100730352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003158789A JP2004362901A (ja) 2003-06-04 2003-06-04 イオンドーピング装置、イオンドーピング方法および半導体装置
JPJP-P-2003-00158789 2003-06-04

Publications (2)

Publication Number Publication Date
KR20060003370A KR20060003370A (ko) 2006-01-10
KR100730352B1 true KR100730352B1 (ko) 2007-06-20

Family

ID=33508491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021198A KR100730352B1 (ko) 2003-06-04 2004-05-31 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US7230256B2 (ko)
JP (1) JP2004362901A (ko)
KR (1) KR100730352B1 (ko)
CN (1) CN100447952C (ko)
TW (1) TWI261900B (ko)
WO (1) WO2004109784A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745803B2 (en) * 2004-02-03 2010-06-29 Sharp Kabushiki Kaisha Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
JP4345895B2 (ja) 2005-10-20 2009-10-14 日新イオン機器株式会社 イオン源の運転方法およびイオン注入装置
JP2008218824A (ja) * 2007-03-06 2008-09-18 Matsushita Electric Ind Co Ltd ドーピング装置及びドーピング方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101894725B (zh) * 2010-07-09 2011-12-14 清华大学 离子源
DE102011112759A1 (de) * 2011-09-08 2013-03-14 Oerlikon Trading Ag, Trübbach Plasmaquelle
JP5925084B2 (ja) * 2012-08-28 2016-05-25 住友重機械イオンテクノロジー株式会社 イオン生成方法およびイオン源
JP6350234B2 (ja) * 2014-11-18 2018-07-04 日新イオン機器株式会社 イオンビーム照射装置及びこれに用いられるプログラム
CN104576751A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 非晶硅沟道层、薄膜晶体管及沟道层的形成方法
JP6429763B2 (ja) * 2015-12-22 2018-11-28 三菱電機株式会社 イオン注入装置
CN106057625B (zh) * 2016-05-27 2018-05-01 上海集成电路研发中心有限公司 提高离子注入纯度的电弧腔及离子注入方法
JP2019067488A (ja) * 2017-09-28 2019-04-25 日新イオン機器株式会社 イオン源およびイオン注入装置
KR20210153668A (ko) * 2019-04-19 2021-12-17 샤인 테크놀로지스 엘엘씨 이온 소스 및 중성자 발생기
JP2022038619A (ja) * 2020-08-27 2022-03-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307650A (ja) * 2000-04-26 2001-11-02 Nissin Electric Co Ltd イオン源の運転方法およびイオンビーム照射装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000190B1 (ko) * 1992-11-09 1996-01-03 엘지전자주식회사 반도체 제조방법 및 그 장치
JP3190483B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3190482B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3487002B2 (ja) 1995-02-06 2004-01-13 石川島播磨重工業株式会社 イオン源
JP3438377B2 (ja) 1995-02-22 2003-08-18 石川島播磨重工業株式会社 イオンシャワードーピング装置
JP3503242B2 (ja) 1995-02-24 2004-03-02 石川島播磨重工業株式会社 イオン電流密度の安定化方法
JPH08236056A (ja) 1995-02-28 1996-09-13 Nissin Electric Co Ltd イオン源装置
JP3522381B2 (ja) 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3785268B2 (ja) 1998-03-13 2006-06-14 株式会社栗田製作所 金属イオン発生装置、金属イオン注入装置及び金属イオン発生方法
JP2000182526A (ja) 1998-12-10 2000-06-30 Nec Kyushu Ltd イオン源装置及びイオンビーム電流制御方法
JP3504169B2 (ja) 1998-12-11 2004-03-08 株式会社神戸製鋼所 イオン注入装置及びイオン注入方法
US6555831B1 (en) * 1999-04-30 2003-04-29 Nissin Electric Co., Ltd. Ion implanting apparatus
JP2001023532A (ja) 1999-07-09 2001-01-26 Nissin Electric Co Ltd イオン源の制御方法およびイオンドーピング装置
JP3998888B2 (ja) 2000-03-08 2007-10-31 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2001308027A (ja) * 2000-04-25 2001-11-02 Sharp Corp 半導体装置の製造方法
US7078714B2 (en) * 2004-05-14 2006-07-18 Nissin Ion Equipment Co., Ltd. Ion implanting apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307650A (ja) * 2000-04-26 2001-11-02 Nissin Electric Co Ltd イオン源の運転方法およびイオンビーム照射装置

Also Published As

Publication number Publication date
TWI261900B (en) 2006-09-11
KR20060003370A (ko) 2006-01-10
CN1799124A (zh) 2006-07-05
US7230256B2 (en) 2007-06-12
CN100447952C (zh) 2008-12-31
US20060151786A1 (en) 2006-07-13
WO2004109784A1 (ja) 2004-12-16
JP2004362901A (ja) 2004-12-24
TW200501346A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
KR100730352B1 (ko) 이온 도핑 장치, 이온 도핑 방법 및 반도체 장치
US6165876A (en) Method of doping crystalline silicon film
US7781271B2 (en) Process for laser processing and apparatus for use in the same
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
US5970327A (en) Method of fabricating a thin film transistor
US7504325B2 (en) Laser doping processing method and method for manufacturing semiconductor device
US5830784A (en) Method for producing a semiconductor device including doping with a group IV element
KR100506956B1 (ko) 반도체장치형성방법및반도체장치제조방법
US7745803B2 (en) Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
US6133076A (en) Manufacturing method of semiconductor
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
CN112885716B (zh) 半导体结构的形成方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JP4624047B2 (ja) ファラデーカップ装置およびイオンドーピング装置ならびに半導体装置の製造方法
JP4001649B2 (ja) 半導体装置の作製方法
CN1134036A (zh) 制造半导体器件的方法
KR101391939B1 (ko) 플라즈마 이온 주입에 의한 비결정질 반도체 박막을 결정화하는 방법 및 장치
JPH08306639A (ja) ドーピング方法
KR20080085503A (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP2001210605A (ja) 半導体装置の製造装置、およびイオンドーピング装置
JP3859516B2 (ja) 半導体装置の製造方法
JP3021250B2 (ja) 半導体膜の製造方法
JP2753018B2 (ja) 薄膜トランジスターの製造方法
JP2002198312A (ja) 半導体装置の製造方法
JP2000100748A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee