KR20080085503A - 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 - Google Patents
디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 Download PDFInfo
- Publication number
- KR20080085503A KR20080085503A KR1020070027141A KR20070027141A KR20080085503A KR 20080085503 A KR20080085503 A KR 20080085503A KR 1020070027141 A KR1020070027141 A KR 1020070027141A KR 20070027141 A KR20070027141 A KR 20070027141A KR 20080085503 A KR20080085503 A KR 20080085503A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon layer
- substrate
- metal catalyst
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000002425 crystallisation Methods 0.000 title description 40
- 230000008025 crystallization Effects 0.000 title description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 230000003746 surface roughness Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 209
- 239000003054 catalyst Substances 0.000 claims description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 239000010409 thin film Substances 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 238000007713 directional crystallization Methods 0.000 abstract description 18
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 화소부와 주변부를 구비하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 화소부의 다결정 실리콘층; 상기 버퍼층 상에 위치하며 결정성장 방향과 평행한 방향으로 위치한 결정립계들로 이루어지며 표면 거칠기가 15nm이하인 상기 주변부의 다결정 실리콘층; 상기 화소부 및 상기 주변부의 다결정 실리콘층의 일영역에 대응하도록 각각 위치하는 게이트 전극; 상기 다결정 실리콘층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막; 및 상기 화소부 및 주변부의 다결정 실리콘층의 일부 영역과 연결되는 소스/드레인 전극을 포함하며, 상기 화소부는 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 것을 특징으로 하는 평판 디스플레이 소자 및 그의 제조방법을 개시하고 있다.
또한, 박막트랜지스터부와 포토다이오드부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 박막트랜지스터부의 반도체층; 상기 버퍼층 상에 위치하며 상기 버퍼층 상에 위치하며 결정성장방향과 평행한 방향으로 위치한 결정립계들로 이루어지며, 표면 거칠기가 15nm이하인 상기 포토다이오드부의 반도체층; 및 상기 박막트랜지스터부는 상기 반도체층의 상부에 게이트 절연막, 게이트 전극, 층간 절연막 및 상기 박막트랜지스터부의 반도체층과 연결되는 소스/드레인 전극을 포함하며, 상기 포토 다이오드부는 포토다이오드 전극과 연결되는 배선을 포함하는 것을 특징으로 하는 반도체 소자 및 그의 제조방법을 개시하고 있다.
디렉셔널 결정화 방법. SGS
Description
도 1 내지 도 6b는 본 발명에 의한 평판 디스플레이 소자의 제조 공정의 평면도 및 단면도이고,
도 7a 내지 도 7d는 본 발명에 의한 반도체 소자의 제조방법에 관한 단면도이다.
본 발명은 디렉셔널(directional) 결정화방법, SGS(super grained silicon)을 이용한 평판 디스플레이 소자와 그의 제조방법 및 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 자세하게는 높은 전자 이동도를 요구하는 주변부는 레이저를 이용한 디렉셔널(directional) 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화 법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 평판 디스플레이 소자, 그의 제조방법과 반도체 소자 및 그의 제조방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 유기 전계 발광 장치 또는 액정 표시 장치 등과 같은 평판형 표시 소자에는 스위칭 소자로서 박막트랜지스터가 널리 이용되고 있는데, 상기 박막트랜지스터의 반도체층은 다결정 실리콘층을 이용하고 있다.
상기 다결정 실리콘층을 형성하는 방법은 첫 번째, 다결정 실리콘 막을 직접 증착하는 방법(as-deposition)있는데, 상기 방법은 580℃ 이상의 온도와 0.1 내지 0.2torr의 압력하에서 유리 기판 위에 직접 증착하는 방법을 나타낸다. 그러나 이와 같은 방법에서 일반적인 유리 기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리 패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 사용하여 530℃에서 성공한 예도 있으나, 아직 실용화되기엔 문제점이 많은 것으로 알려져 있다.
두 번째, 고상 결정화 방법(Solid Phase Crystallization)이 있는데, 상기 방법은 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래 된 방법으로서 증착된 비정질 실리콘층에 실리콘 이온을 주입한 후 600℃ 이하의 온도에서 적어도 수십 시간 동안 어닐링한다. 최종 그레인의 크기는 이온 주입된 실리콘 이온의 도우즈(dose), 가열 온도, 가열 시간 등에 따라 좌우된다. 이와 같은 고상 결정화방법으로 얻어진 다결정 실리콘 막은 보통 수 ㎛ 수준의 비교적 큰 그레인들을 가지나, 단점은 해당 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결함들은 그레인 바운더리 다음으로 TFT의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
세 번째, 급속 열처리 방법(Rapid Thermal Annealing)이 있는데, 상기 방법은 높은 양산성을 갖는 방법으로서, 가열온도는 700 내지 1,100℃ 정도이며, 가열시간은 수초이다. 그레인 내의 결함들은 상기 고상 결정화방법보다 작은 장점이 있으나, 가열시 기판의 변형 또는 손상이 결정적인 단점이다. 가열시간이 짧다고 하나 패널이나 회로부의 미세한 수축 또는 팽창은 패턴의 미스얼라인 마진을 작게 하여 결과적으로 불가능한 공정이 되어 버린다. 최근에는 이러한 RTA 공정이 비정질 실리콘 막을 결정화시키는 공정에 사용되기 보다는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition) 방법으로 비정질 실리콘 막을 증착한 후 수소원자를 제거하는 탈수소화 공정이나, 이온 주입 후 활성화시키는 공정으로 많이 사용된다.
네 번째, 엑시머 레이저 어닐링 방법(Eximer Laser Annealing: ELA)이 있는데, 상기 방법은 현재 저온 다결정 실리콘을 제조하는 핵심적인 방법으로서, 30 내지 200ns의 짧은 시간 내에만 레이저 빔을 온(On)시켜서 비정질 실리콘을 순간적으 로 다결정 실리콘으로 개질하는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 펄스당 수백 ns에 불과하며, 실제 상온에서 사용 가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 15 내지 30cm, 폭은 0.2 내지 3mm 정도이다. 레이저의 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비정질 실리콘 막의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다.
그리고 상기와 같은 방법으로 마스크를 사용하여 결정화를 하는 순차 측면 결정화(Sequential Lateral Solidification)법이 있다. 그러나 SLS 방법은 결정성장에서 전류의 흐름을 방해하는 프라이머리 바운더리를 형성하고, 마스크를 사용하여 레이저를 조사하기 때문에 공정이 복잡하고, 고비용이 요구되는 단점이 있다.
그러나, 상기의 결정화 방법들은 각각의 장점이 있는 반면 단점도 갖고 있어, 유기 전계 발광 소자에서 요구하는 회로가 형성되는 주변부의 높은 전자 이동도 및 화소부의 균일성을 동시에 만족시키는 결정화법이 없다는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 제반단점과 문제점을 해결하기 위한 것으로, 높은 전자 이동도를 요구하는 부분은 레이저를 이용한 디렉셔널 결정화 방법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특 성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 평판 디스플레이 소자 및 그의 제조방법을 제공하고, 반도체소자 및 그의 제조방법을 제공하는데 본 발명의 목적이 있다.
본 발명은 화소부와 주변부를 구비하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 화소부의 다결정 실리콘층; 상기 버퍼층 상에 위치하며 결정성장 방향과 평행한 방향으로 위치한 결정립계들로 이루어지며 표면 거칠기가 15nm이하인 상기 주변부의 다결정 실리콘층; 상기 화소부 및 상기 주변부의 다결정 실리콘층의 일영역에 대응하도록 각각 위치하는 게이트 전극; 상기 다결정 실리콘층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막; 및 상기 화소부 및 주변부의 다결정 실리콘층의 일부 영역과 연결되는 소스/드레인 전극을 포함하며, 상기 화소부는 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 것을 특징으로 하는 평판 디스플레이 소자 및 그의 제조방법에 관한 내용이다.
또한, 박막트랜지스터부와 포토다이오드부를 포함하는 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 박막트랜지스터부의 반도체층; 상기 버퍼층 상에 위치하며 상기 버퍼층 상에 위치하며 결정성장방향과 평행한 방향으로 위치한 결정립계들로 이루어지며, 표면 거칠기가 15nm이하인 상기 포토다이오드부의 반도체층; 및 상기 박막트랜지스 터부는 상기 반도체층의 상부에 게이트 절연막, 게이트 전극, 층간 절연막 및 상기 박막트랜지스터부의 반도체층과 연결되는 소스/드레인 전극을 포함하며, 상기 포토다이오드부는 포토다이오드 전극과 연결되는 배선을 포함하는 것을 특징으로 하는 반도체 소자 및 그의 제조방법에 관한 내용이다.
이하, 실시예 1 및 실시예 2를 참조하여 본 발명을 더욱 자세히 설명한다.
<실시예1>
도 1 내지 도 6b는 본 발명에 의한 평판 디스플레이 소자의 제조 공정의 평면도 및 단면도이다.
먼저, 도 1은 기판상에 버퍼층, 비정질 실리콘층 및 캡핑층을 순차적으로 형성하는 공정의 단면도이다. 도 1에서 보는 바와 같이 플라스틱 또는 유리와 같은 기판(101)상에 버퍼층(102)을 형성하고, 상기 버퍼층의 상부에 비정질 실리콘층(103)을 형성한 후, 캡핑층(104)을 형성한다.
이때, 상기 버퍼층은 상기 기판과 이후 형성될 소자들을 보호하는 보호막의 역할 뿐만 아니라, 결정화 공정에서 발생하는 열이 기판에 영향을 주지 않도록 하는 역활을 한다.
다음, 도 2a 및 도 2b는 상기 캡핑층상에 금속 촉매층을 형성하고, 상기 금속 촉매층을 패터닝하여 기판의 주변부 영역(107)의 금속 촉매층은 제거하고, 화소부 영역(105)의 금속 촉매층은 남기는 공정의 단면도 및 평면도이다.
도 2a 및 도 2b에서 보는 바와 같이 기판 전면에 금속 촉매층을 형성하고, 포토레지스트 패턴을 이용하여 화소부 영역(105)상에만 금속 촉매층 패턴(106)을 남기고, 데이터 라인 구동 회로부(107a) 및 스캔 라인 구동 회로부(107b)인 주변부(107)상의 금속 촉매층은 제거한다. 이때 상기 기판의 화소부와 주변부를 제외한 영역에는 상기 비정질 실리콘층 및 금속 촉매층이 있어도 되나, 바람직하게는 제거하는 것이 바람직하다.
이때 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상의 금속을 증착하여 형성할 수 있는데, 바람직하게는 Ni로 상기 금속 촉매층을 형성한다. 또한 상기 금속 촉매층이 균일하게 형성되기 위하여 200Å 이상의 두께로 형성해야하나 1000Å 정도의 두께이면 충분히 결정화가 가능하므로 200 내지 1000Å 두께로 형성한다.
다음, 도 3은 상기 기판상에 레이저를 사용하여 디렉셔널 결정화법으로 주변부 영역(107)을 결정화하고, 상기 화소부 영역(105)의 금속 촉매는 상기 캡핑층 내부로 확산시키는 공정의 단면도이다.
이때, 레이저를 도 3에서 보는 바와 같이 상기 기판상에 레이저를 조사(108)하여 주변부(107)의 비정질 실리콘층은 레이저 결정화법에 의해 다결정 실리콘층(109)으로 결정화하여 전자 이동도가 우수한 다결정 실리콘층을 형성한다.
본 발명에 따른 레이저를 사용하는 결정화 법은 비정질 실리콘층 상에 좁고 긴 일정면적과 일정 에너지 밀도를 가지는 레이저를 직접 조사하여 결정화를 하는 디렉셔널(directional) 결정화법이다.
상기 디렉셔널 결정화법은 마스크 없이 레이저 빔을 비정질 실리콘층 상에 직접 조사한다. 이때, 레이저빔은 비정질 실리콘을 용융시키고 고상화 시키기 위하여 최적화하여 길이가 365nm 내지 1100nm이고, 폭이 5㎛ 내지 20㎛인 면적을 가지고, 상기 레이저는 비정질 실리콘을 순간적으로 용융시켜야하는 세기를 가져야 하므로 완전 용융 영역 에너지 또는 완전 용융 근접 영역 에너지여야 한다. 더 바람직하게 상기 레이저의 에너지 밀도는 150 내지 1000mJ/㎠이고, 비정질 실리콘을 충분히 용융시킬 수 있는 강도를 갖는다.
또한, 비정질 실리콘층이 용융되고 고상화되면서 부피차이에 의해 형성되는 프라이머리 결정립계를 제거하기 위하여 피치 간격을 1 내지 3㎛로 한다. 그 이유는 폭이 5 내지 20㎛의 빔이 조사되기 때문에 적어도 3㎛이하의 피치로 이동하면서 연속적으로 조사해야만 전기적 흐름을 방해하는 프라이머리 바운더리를 제거할 수 있다. 또한, 표면 거칠기가 2 내지 4㎛인 다결정 실리콘층을 제조할 수 있다.
상기와 같이 디렉셔널 결정화방법을 사용하면 비정질 실리콘층이 용융되고 고상화되면서 나타나는 프라이머리 결정립계를 제거할 수 있고, 또한 표면 거칠기가 우수하여 특성이 우수한 소자를 제조할 수 있다. 또한 마스크 사용이 필요 없으므로 공정이 간단하고, 비용절감의 효과가 크다.
상기와 같이 주변부(107)는 디렉셔널 결정화 방법에 따라 결정화가 진행되는 반면, 화소부(105)는 금속 촉매층의 확산에 의한 결정화가 진행된다. 이때, 상기 화소부(105)의 다결정 실리콘층과 같이 금속 촉매가 캡핑층을 통해 확산하여 상기 비정질 실리콘층의 결정화를 유도하는 결정화법을 SGS 결정화법이라 한다. 상기 SGS 결정화법에 의해 결정화가 진행되는 화소부 영역에서는 상기 디렉셔널 결정화 법에 사용되는 레이저에 의해 금속 촉매가 캡핑층 내부로 확산 또는 흡착하여 캡핑층 내부에 미량의 금속 촉매(110)가 존재하게 된다.
이후, 열처리를 하여 미량의 금속을 씨드로 하여 결정화를 진행한다. 상기 SGS 결정화 방법은 캡핑층이 있어 소자내에 금속잔류량을 줄여주어 소자내에 잔류하는 금속촉매량은 109 내지 1013atoms/㎠이다. 또한, SGS 결정화 방법에 의한 결정립은 균일도가 우수하여 소자도 사용시 특성이 우수한 장점이 있다.
이어서, 도 4는 상기 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리하여 상기 화소부 영역(105)의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도이다. 도 4에서 보는 바와 같이 상기 금속 촉매를 캡핑층 내부로 확산하고 남은 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리함으로서, 상기 화소부 영역(105)의 비정질 실리콘층이 상기 캡핑층 내부로 확산 또는 흡착한 금속 촉매에 의해 결정화가 유도되어 SGS(Super Grain Silicon) 결정화법으로 결정화된 다결정 실리콘층(111)을 형성하게 된다. 이때, 상기 열처리는 고로(furnace) 열처리 또는 RTA(Rapid Thermal Annealling)로 열처리한다.
다음, 도 5는 상기 캡핑층을 제거하여, 화소부(105)에는 SGS 결정화법으로 결정화된 다결정 실리콘층을 형성하고, 주변부(107)에는 디렉셔널(directional) 결정화법에 의해 결정화된 다결정 실리콘층을 형성한 공정의 단면도이다.
도 5에서 보는 바와 같이 상기 캡핑층을 제거하여 화소부(105)는 SGS 결정화법으로 결정화된 다결정 실리콘층(109)을 형성하고, 주변부(107)는 디렉셔 널(directional) 결정화법으로 형성한다.
다음, 도 6a 및 6b는 상기 결정화된 다결정 실리콘층을 이용하여 화소부(105)에는 평판 디스플레이 소자의 화소부를 형성하고, 주변부에는 스캔 라인 구동 회로 및 데이터 라인 구동 회로를 형성하여 평판 디스플레이 소자를 완성한 평면도 및 단면도이다.
도 6a를 참조하면, 플라스틱 또는 유리와 같은 투명한 기판(201)상에 상기 디렉셔널(directional) 결정화법으로 결정화된 다결정 실리콘층을 이용하여 스캔 라인 구동 회로부(202) 및 데이터 라인 구동 회로부(203)을 형성하여 주변부를 형성하고, 상기 SGS 결정화법으로 결정화된 다결정 실리콘층을 이용하여 화소부의 박막트랜지스터를 형성한다.
도 6b를 참조하면, 앞서 설명한 바와 같이, 기판(211)상의 화소부 영역(A)의 비정질 실리콘층은 SGS방법으로 주변부 영역(B)의 실리콘층은 디렉셔널 결정화법으로 결정화를 하고 나서, 결정화된 다결정 실리콘층을 패터닝하여 화소부 영역(A)의 반도체층(213)과 주변부 영역(B)의 반도체층(214)를 형성한 후, 기판 전면에 걸쳐 게이트 절연막(215)을 형성하고, 상기 게이트 절연막(215) 상에 게이트 전극(216)을 형성한다. 그리고 나서 기판 전면에 걸쳐 층간 절연막(217)을 형성한 후, 층간 절연막 상에 상기 게이트 전극과 연결되는 소스/드레인(218a/218b) 전극을 형성하여 화소부(A)의 박막트랜지스터와 주변부(B)의 박막트랜지스터를 완성한다.
계속해서 화소부의 박막트랜지스터 상부에 보호막(219)를 형성한후, 상기 소 스/드레인(218a/218b) 전극의 어느 한 부분과 연결되는 제 1전극(220)을 형성하고, 상기 제 1 전극 상에 개구부를 가지는 화소정의막(221)을 형성한다. 그리고 나서 상기 제 1 전극 상에 유기발광층(222)를 형성한 후, 기판 전면에 걸쳐 제 2 전극을 형성하여 화소부의 화소를 형성하여 평판 디스플레이 소자를 완성한다.
<실시예2>
실시예 2는 박막트랜지스터부(a)와 포토다이오드부(b)를 포함하는 반도체 소자에 관한 설명이다. 박막트랜지스터부(a)의 반도체층과 포토다이오드부(b)의 반도체층의 진성영역을 형성할 때 디렉셔널 결정화 방법을 공통적으로 사용한 것과는 달리 박막트랜지스터부(a)의 반도체층은 SGS결정화 방법으로 결정화하고, 상기 포토다이오드부(b)의 반도체층의 진성영역은 디렉셔널 방법으로 결정화한 것이다.
이하, 도 7a 내지 도 7d를 참고하여 본 발명을 설명한다.
도 7a 내지 도 7d는 본 발명에 따른 반도체 소자에 관한 도면이다.
먼저 도 7a를 참고하면, 기판(300) 상에 버퍼층(302)을 형성한다. 상기 기판(300)은 유리기판 등의 절연 기판이다. 상기 버퍼층(302)은 산화실리콘층이나 질화 실리콘층으로 형성한 후, 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층은 두께를 100 내지 500Å을 형성한 후 패터닝하여 포토다이오드부(b)의 포토다이오드 전극(304)을 형성한다.
그리고 나서, 도 7b를 참조하면, 상기 포토다이오드 전극(304) 상에 200Å의 비정질 실리콘층을 더 형성한 후 N형 금속으로 도핑하였다. 그리고 나서 패터닝 하여 N도핑 실리콘막(305)을 형성했다. 상기 N형 금속으로는 안티몬(Sb) 비소(As), 인(P)등이 있다.
그 후에, 상기 기판(300) 전면에 걸쳐 비정질 실리콘층(306)을 500 내지 1500Å 정도로 PECVD, LPCVD로 형성한다. 그리고 나서, 상기 비정질 실리콘층(306) 전면에 걸쳐 캡핑층(310)을 형성하고, 상기 캡핑층 상에 금속 촉매층(311)을 형성하여 상기 캡핑층과 금속촉매층을 패터닝하여 박막트랜지스터부(a)에 금속촉매층 패턴을 형성한다.
이때 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상의 금속을 증착하여 형성할 수 있는데, 바람직하게는 Ni로 상기 금속 촉매층을 형성한다. 또한 상기 금속 촉매층이 균일하게 형성되기 위하여 200Å 이상의 두께로 형성해야 하나 1000Å 정도의 두께이면 충분히 결정화가 가능하므로 200 내지 1000Å 두께로 형성한다.
이어서, 디렉셔널 결정화 방법에서 사용하는 레이저를 사용하여 포토다이오드 부분의 결정화를 하고, 상기 금속 촉매층이 형성되어 있는 영역은 금속 촉매를 상기 캡핑층(310) 내부로 확산시킨다. 이때 금속 촉매층(311)을 확산시키기 위해서는 상기의 디렉셔널 결정화법에서 사용하는 레이저를 이용하여도 무방하다. 상기 레이저는 비정질 실리콘을 용융시키고 고상화 시키기 위하여 최적화하여 길이가 365nm 내지 1100nm이고, 폭(d1)이 5㎛ 내지 20㎛인 면적을 가지고, 상기 레이저는 비정질 실리콘을 순간적으로 용융시켜야하는 세기를 가져야 하므로 완전 용융 영역 에너지 또는 완전 용융 근접 영역 에너지여야 한다. 더 바람직하게 상기 레이저의 에너지 밀도는 150 내지 1000mJ/㎠이고, 비정질 실리콘을 충분히 용융시킬 수 있는 강도를 갖는다. 또한, 비정질 실리콘층이 용융되고 고상화되면서 부피차이에 의해 형성되는 프라이머리 결정립계를 제거하기 위하여 피치 간격을 1 내지 3㎛로 한다. 그 이유는 폭이 5 내지 20㎛의 빔이 조사되기 때문에 적어도 3㎛이하의 피치로 이동하면서 연속적으로 조사해야만 전기적 흐름을 방해하는 프라이머리 결정립계를 제거할 수 있다. 또한, 표면 거칠기가 15nm 이하인 다결정 실리콘층을 제조할 수 있다.
그리고 나서, 상기 금속 촉매층(311) 패턴을 제거하고, 상기 기판을 열처리하여 상기 금속 촉매층(311) 하부의 비정질 실리콘층의 결정화가 유도되어 SGS(super grained silicon) 결정화법으로 결정화된 다결정 실리콘층을 형성하게 된다.
상기와 같이 부분적으로 특성이 다른 소자를 제조하고자 할 시에 디렉셔널 방법은 거칠기가 작고 그레인 크기가 크며 프라이머리 결정립계가 존재하지 않는 우수한 소자를 생산할 수 있으며, 마스크를 사용하지 않기 때문에 공정시간 단축과 비용절감의 효과가 크다. 또한 SGS 결정화 방법도 균일도가 우수한 결정립을 형성할 수 있기 때문에 상기와 같이 한 소자 내에 일정 영역의 특성을 다르게 형성하고자 할 때 두 결정화 방법을 사용하게 되면 종합적으로 특성이 우수한 소자를 생산 할 수 있다.
그리고 나서, 상기 포토다이오드 영역 상의 n형 실리콘층(305)에 이격되는 위치에 200Å의 비정질 실리콘층을 더 형성한 후 p형 금속으로 도핑하고 패터닝하여 P형 실리콘막(308)을 형성하였다. 상기 p형 금속으로는 인듐(In), 갈륨(Ga)이 있다.
그 이후, 도 7c를 참고하면, 결정화된 비정질 실리콘층을 패터닝하여 박막트랜지스터의 반도체층(306a)과 진성영역(306b)이 형성된 포토다이오드를 형성한 후, 기판 전면에 걸쳐 산화실리콘막, 질화실리콘막 등의 절연물질로 1000Å의 게이트 절연막(312)을 형성한다. 그리고 나서, 상기 게이트절연막(312) 상에 박막트랜지스터 반도체층(306a)의 이격되는 위치에 게이트전극(313)을 형성한다.
그 이후, 도 7d를 참조하면, 상기 기판 전면에 걸쳐 층간 절연막(314)을 형성한다. 상기 층간 절연막(314)은 6000 내지 8000Å으로 형성하였다.
그리고 나서, 상기 게이트 절연막(312)과 층간 절연막(314)의 일부를 제거하여 반도체층과 직접적으로 닿아있는 소스/드레인(315a/315b) 전극을 형성하고, 포토다이오드와 연결되는 배선(316a/316b)을 형성하여 본 발명에 따른 박막트랜지스터부(a) 및 포토다이오드부(b)가 포함된 반도체 소자를 완성하였다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명은 실리콘의 결정화방법으로 디렉셔널 결정화방법을 사용함으로써, 종래의 레이저 결정화법에서 발생되는 프라이머리 결정립계를 제거할 수 있으며, 표면 거칠기가 작게 형성되기 때문에 우수한 다결정 실리콘을 제조할 수 있다. 또 한, 레이저 조사시 마스크를 사용하지 않기 때문에 간단한 공정과 저렴한 비용으로 소자를 생산할 수 있다. 그러므로 특성이 우수한 평판 디스플레이 소자 및 반도체 소자를 제조할 수 있다. 또한, 한 소자내에 특성을 다르게 형성하고자 할 때 SGS 결정화법과 디렉셔널 결정화방법을 사용하여 서로 다른 특성을 갖는 영역을 형성함으로써 소자의 이용도를 높일 수 있다.
Claims (19)
- 화소부와 주변부를 구비하는 기판;상기 기판 상에 위치하는 버퍼층;상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 화소부의 다결정 실리콘층;상기 버퍼층 상에 위치하며 결정성장 방향과 평행한 방향으로 위치한 결정립계들로 이루어지며 표면 거칠기가 15nm이하인 상기 주변부의 다결정 실리콘층;상기 화소부 및 상기 주변부의 다결정 실리콘층의 일영역에 대응하도록 각각 위치하는 게이트 전극;상기 다결정 실리콘층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막; 및 상기 화소부 및 주변부의 다결정 실리콘층의 일부 영역과 연결되는 소스/드레인 전극을 포함하며, 상기 화소부는 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 것을 특징으로 하는 평판 디스플레이 소자.
- 제 1항에 있어서,상기 화소부의 다결정 실리콘층은 109 내지 1013atom/㎤의 잔류금속을 포함하는 것을 특징으로 하는 평판 디스플레이 소자.
- 화소부와 주변부를 구비하는 기판을 준비하고;상기 기판 상에 비정질 실리콘층을 형성하고;상기 비정질 실리콘층상에 캡핑층을 형성하고;상기 캡핑층상에 금속촉매층을 형성하고;상기 금속 촉매층을 패터닝하여 상기 주변부 영역의 금속촉매층은 제거하고, 상기 화소부 영역 상에 금속 촉매층 패턴을 형성하고;상기 기판 상에 완전 용융 영역 또는 완전 용융 근접 영역을 형성할 수 있는 에너지 밀도를 가지는 레이저 빔을 조사하여 상기 주변부 영역의 비정질 실리콘층은 결정화하며, 상기 화소부 영역의 금속촉매를 상기 캡핑층 내부로 확산시키고;상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하고;상기 화소부와 주변부의 다결정 실리콘 층을 패터닝하여 각각 반도체층으로 형성하고;상기 화소부 영역의 반도체층과 상기 주변부 영역의 반도체층에 이격되는 각각의 위치에 게이트 전극을 형성하고;상기 반도체층과 상기 게이트 전극 사이에 상기 반도체층과 상기 게이트전극을 절연시키는 게이트 절연막을 형성하고;상기 기판 전면에 걸쳐 층간 절연막을 형성하고;상기 층간 절연막 상부에 위치하며, 상기 화소부의 반도체층과 연결되는 소스/드레인 전극 및 상기 주변부의 반도체층과 연결되는 소스/드레인 전극을 형성하 는 것을 포함하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하기 전, 상기 화소부 영역 상에 금속 촉매층 패턴을 제거하는 것을 포함하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화한 후, 상기 화소부 영역 상에 금속 촉매층 패턴을 제거하는 것을 포함하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상을 포함하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 레이저 빔은 펄스 식으로 출사하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 레이저 빔은 150 내지 1000mJ/㎠ 이상의 에너지 밀도를 가지며 길이가 365 내지 1100mm이고 폭이 5 내지 20㎛인 면적을 가지는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 제 3항에 있어서,상기 레이저 빔은 빔의 길이의 수직되는 방향으로 연속 샷이 진행되며 결정을 형성하는 것을 특징으로 하는 평판 디스플레이소자의 제조방법.
- 박막트랜지스터부와 포토다이오드부를 포함하는 기판;상기 기판 상에 위치하는 버퍼층;상기 버퍼층 상에 위치하며 1013atom/㎤ 이하의 잔류금속을 포함하는 상기 박막트랜지스터부의 반도체층;상기 버퍼층 상에 위치하며 상기 버퍼층 상에 위치하며 결정성장방향과 평행한 방향으로 위치한 결정립계들로 이루어지며, 표면 거칠기가 15nm이하인 상기 포토다이오드부의 반도체층; 및상기 박막트랜지스터부는 상기 반도체층의 상부에 게이트 절연막, 게이트 전극, 층간 절연막 및 상기 박막트랜지스터부의 반도체층과 연결되는 소스/드레인 전 극을 포함하며, 상기 포토다이오드부는 포토다이오드 전극과 연결되는 배선을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 10항에 있어서,상기 박막트랜지스터부의 반도체층은 109 내지 1013atom/㎤의 잔류금속을 포함하는 것을 특징으로 하는 반도체 소자.
- 버퍼층이 형성된 기판을 제공하고,상기 기판 상에 비정질 실리콘층을 형성하고,상기 비정질 실리콘층 상의 일부에 N형 물질을 도핑하고,상기 비정질 실리콘층을 패터닝하여 포토다이오드 전극을 형성하고,상기 포토다이오드 전극을 포함하는 기판 전면에 걸쳐 비정질 실리콘층을 형성하고,상기 비정질 실리콘층 상에 캡핑층을 형성하고,상기 캡핑층 상에 금속촉매층을 형성하고,상기 캡핑층 및 금속촉매층을 패터닝하여 상기 포토다이오드 전극 상부의 캡핑층 및 금속촉매층을 제거하고,상기 포토다이오드 전극 상부의 비정질 실리콘층에 조사하여 레이저 빔을 조사하여 상기 비정질 실리콘층의 일부를 결정화하고,상기 레이저 빔을 상기 결정화된 부분과 중첩되도록 하면서 레이저를 복수회 조사하여 다결정 실리콘층을 형성하고.상기 기판을 열처리하여 상기 금속 촉매층이 형성된 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하고,상기 다결정 실리콘층을 패터닝하여 상기 포토다이오드부의 반도체층 및 상기 박막트랜지스터부의 반도체층을 구분하여 형성하고,상기 포토다이오드부의 반도체층 상에 p형 물질을 도핑하고,상기 기판 전면에 걸쳐 절연막을 형성하고,상기 박막트랜지스터부의 절연막 상에 게이트 전극을 형성하고,상기 기판 전면에 걸쳐 층간 절연막을 형성하고,상기 층간 절연막 상에 상기 박막트랜지스터부의 반도체층과 연결되는 소스/드레인 전극을 형성하며, 상기 포토다이오드 전극과 연결되는 전극을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 기판을 열처리하여 상기 금속 촉매층이 형성된 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하기 전, 상기 캡핑층 및 금속촉매층을 제거하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 기판을 열처리하여 상기 금속 촉매층이 형성된 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화한 후, 상기 캡핑층 및 금속촉매층을 제거하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 기판 상에 조사하는 레이저 빔은 펄스 식으로 출사하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 레이저 빔은 완전 용융 영역 또는 완전 용융 근접 영역을 형성할 수 있는 에너지 밀도를 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 레이저 빔은 150 내지 1000mJ/㎠ 이상의 에너지 밀도를 가지며 길이가 365 내지 1100mm이고 폭이 5 내지 20㎛인 면적을 가지는 것을 특징으로 하는 반도 체 소자의 제조방법.
- 제 12항에 있어서,상기 레이저 빔은 빔의 길이의 수직되는 방향으로 연속 샷이 진행되며 결정을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070027141A KR100860008B1 (ko) | 2007-03-20 | 2007-03-20 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
| US12/048,662 US8334536B2 (en) | 2007-03-16 | 2008-03-14 | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070027141A KR100860008B1 (ko) | 2007-03-20 | 2007-03-20 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080085503A true KR20080085503A (ko) | 2008-09-24 |
| KR100860008B1 KR100860008B1 (ko) | 2008-09-25 |
Family
ID=40025218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070027141A KR100860008B1 (ko) | 2007-03-16 | 2007-03-20 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100860008B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101125565B1 (ko) * | 2009-11-13 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
| US8450159B2 (en) | 2010-04-12 | 2013-05-28 | Samsung Display Co., Ltd. | Thin film transistor, fabrication method of same, and display device having the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623690B1 (ko) * | 2004-06-30 | 2006-09-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| KR100666564B1 (ko) * | 2004-08-04 | 2007-01-09 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| KR100611764B1 (ko) * | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
-
2007
- 2007-03-20 KR KR1020070027141A patent/KR100860008B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101125565B1 (ko) * | 2009-11-13 | 2012-03-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
| US8384087B2 (en) | 2009-11-13 | 2013-02-26 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same |
| US8450159B2 (en) | 2010-04-12 | 2013-05-28 | Samsung Display Co., Ltd. | Thin film transistor, fabrication method of same, and display device having the same |
| US8952368B2 (en) | 2010-04-12 | 2015-02-10 | Samsung Display Co., Ltd. | Thin film transistor and display device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100860008B1 (ko) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| US6020224A (en) | Method for making thin film transistor | |
| US5830784A (en) | Method for producing a semiconductor device including doping with a group IV element | |
| KR100437296B1 (ko) | 박막트랜지스터및그제조방법 | |
| US5962871A (en) | Method for producing semiconductor device | |
| CN1319178C (zh) | 薄膜晶体管及其制造方法 | |
| US8334536B2 (en) | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same | |
| US7449397B2 (en) | Method for annealing silicon thin films and polycrystalline silicon thin films prepared therefrom | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| KR100440602B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| TWI389316B (zh) | 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法 | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100860008B1 (ko) | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 | |
| JPH07176757A (ja) | 薄膜トランジスタの製造方法 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| WO2008032917A1 (en) | Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same | |
| JPH07273338A (ja) | 半導体装置及びその製造方法 | |
| KR0170467B1 (ko) | 비단결정 반도체 장치 및 그 제조 방법 | |
| KR20060001718A (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR100689317B1 (ko) | 자기장 결정화방법 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP3981517B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190822 Year of fee payment: 12 |