CN104576751A - 非晶硅沟道层、薄膜晶体管及沟道层的形成方法 - Google Patents
非晶硅沟道层、薄膜晶体管及沟道层的形成方法 Download PDFInfo
- Publication number
- CN104576751A CN104576751A CN201410713417.2A CN201410713417A CN104576751A CN 104576751 A CN104576751 A CN 104576751A CN 201410713417 A CN201410713417 A CN 201410713417A CN 104576751 A CN104576751 A CN 104576751A
- Authority
- CN
- China
- Prior art keywords
- channel layer
- amorphous silicon
- film transistor
- layer
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 88
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910052796 boron Inorganic materials 0.000 claims abstract description 49
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004913 activation Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 197
- 238000009413 insulation Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 19
- 229910000085 borane Inorganic materials 0.000 claims description 10
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000010790 dilution Methods 0.000 claims description 7
- 239000012895 dilution Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000002210 silicon-based material Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 2
- 230000005284 excitation Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003412 degenerative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种用于薄膜晶体管的非晶硅沟道层、薄膜晶体管及沟道层的形成方法。用于薄膜晶体管包含掺杂硼的非晶硅沟道层，其中掺杂硼的非晶硅沟道层的暗电导率和电子激活能低于未掺杂硼的非晶硅沟道层，薄膜晶体管为n型薄膜晶体管。薄膜晶体管包括：栅电极和沟道层，配置于所述基板上；栅绝缘层，配置于所述栅电极和沟道层之间；源电极和漏电极，分别接触所述沟道层的两侧。进行微量硼掺杂的非晶硅沟道层，补偿非晶硅材料中的类施主缺陷，降低其激活能，提高薄膜晶体管源漏极与沟道层间的势垒高度，从而降低薄膜晶体管漏电流；包括该掺杂硼的非晶硅沟道层的薄膜晶体管制造过程中，无需增加新的mask和更改生产设备。
Description
技术领域
本发明涉及一种晶体管的结构及其制造方法，特别是涉及一种用于薄膜晶体管的非晶硅沟道层、薄膜晶体管及沟道层的形成方法。
背景技术
Thin Film Transistor (薄膜场效应晶体管)，是指液晶显示器上的每一液晶象素点都是由集成在其后的薄膜晶体管来驱动。从而可以做到高速度高亮度高对比度显示屏幕信息。薄膜晶体管属于有源矩阵液晶显示器，是目前最好的LCD彩色显示设备之一，其效果接近CRT显示器，是现在笔记本电脑和台式机上的主流显示设备。薄膜晶体管的每个像素点都是由集成在自身上的薄膜晶体管来控制，是有源像素点。因此，不但速度可以极大提高，而且对比度和亮度也大大提高了，同时分辨率也达到了较高水平。
薄膜晶体管主要是有源极、漏极、栅极、有源层、栅绝缘层及其管体构成，其中有源层和栅绝缘层是决定薄膜晶体管性能的两个关键层。根据有源层的材料不同，可以将薄膜晶体管分为非晶硅薄膜晶体管（Si 薄膜晶体管）、有机薄膜晶体管（O薄膜晶体管）和氧化锌薄膜晶体管（ZnO 薄膜晶体管），其中非晶硅薄膜晶体管可分为单晶硅薄膜晶体管（c-Si 薄膜晶体管）、非晶硅薄膜晶体管（a-Si 薄膜晶体管）、多晶硅薄膜晶体管（p-Si 薄膜晶体管）。目前，非晶硅薄膜晶体管使用较多的是多晶硅薄膜晶体管和非晶硅薄膜晶体管。
非晶硅薄膜晶体管（a-Si 薄膜晶体管）以a-Si为半导体有源层。图2是a-Si:H 薄膜晶体管典型结构图。器件有源层中通常含有大量的悬挂键，载流子的迁移率很低，一般小于1cm2V-1 s-1,通常进行氢化处理以提高迁移率（氢化后a-Si:H 薄膜晶体管）。a-Si:H 薄膜晶体管制作温度底，可用玻璃为基底，并具有大面积均匀性、能实现大面积彩色显示、具有大容量、高像质显示性能，但光敏退化性严重，需要加掩膜层。a-Si材料由于结构的无序性，内部含有大量的悬挂键等缺陷态，对于制作器件非常不利。PECVD法沉积的a-Si内部含有H原子，H原子钝化了大部分的悬挂键，降低材料中的缺陷态，明显提升了a-Si材料的品质。但在PECVD法沉积的a-Si中，由于在制备过程中难以避免的会产生各种污染，其中O、N等元素污染是一个重要部分。很多研究显示O、N污染易在材料中形成类施主掺杂，使材料费米能级上升，靠近导带，导致暗电导率上升（如图5a）。对于常用的n型a-Si 薄膜晶体管器件，沟道层激活能的下降意味着同源漏势垒的降低，器件体漏电流升高。
其中，漏电流是薄膜晶体管器件的一个重要参数，高的漏电流会造成画面闪烁、灰阶下降、对比度降低等不良。在保证开态电流的同时降低关态电流对显示器件非常重要，也是显示行业一直追求的目标。
发明内容
为了解决上述现有技术的不足，本发明提供一种用于薄膜晶体管的掺杂有硼（B）的非晶硅沟道层，被掺入非晶硅材料中的硼原子电离后释放空穴，该空穴同非晶硅材料中施主缺陷态产生的电子复合，从而降低其电子密度，其暗电导率和电子激活能均低于未掺杂硼的非晶硅沟道层，一种包括该掺杂硼的非晶硅沟道层的薄膜晶体管及它们的制造方法。
本发明所要解决的技术问题通过以下技术方案予以实现：
一种用于薄膜晶体管包含掺杂硼的非晶硅沟道层，其中，掺杂硼的非晶硅沟道层的暗电导率和电子激活能均低于未掺杂硼的非晶硅沟道层，薄膜晶体管为n型薄膜晶体管。
优选地，掺杂硼的非晶硅沟道层用到的含硼气体为H2稀释的三甲基硼或乙硼烷气体。
优选地，含硼气体体积与硅源气体体积比为2.0*10-4~2.0*10-3。
一种薄膜晶体管，包括：
栅电极和上述任一沟道层，配置于所述基板上；
栅绝缘层，配置于所述栅电极和沟道层之间；
源电极和漏电极，分别接触所述沟道层的两侧。
优选地，栅电极设在沟道层的上方。
优选地，还包括一保护层，其配置于所述栅绝缘层和栅电极上。
优选地，栅电极设在沟道层的下方。
优选地，还包括一保护层，其配置于所述栅绝缘层、沟道层、源电极和漏电极上。
一种用于薄膜晶体管包含掺杂硼的非晶硅沟道层的形成方法，包括：
提供一半导体材料层，其用于形成沟道，该半导体材料层为掺杂硼的非晶硅层；
图案化所述半导体材料层以形成非晶硅沟道层；
其中掺杂硼的非晶硅沟道层的暗电导率和电子激活能均低于未掺杂硼的非晶硅沟道层。
优选地，掺杂硼的非晶硅沟道层用到的含硼气体为H2稀释的三甲基硼或乙硼烷气体。
优选地，含硼气体体积与硅源气体体积比为2.0*10-4~2.0*10-3。
一种薄膜晶体管的制造方法，包括：
在基板上通过上述沟道层形成方法形成沟道层；
在沟道层上形成源电极和漏电极，所述源电极和漏电极分别接触沟道层的两侧；
在源电极和漏电极上形成栅绝缘层，并覆盖沟道层暴露的部分；
在栅绝缘层上形成栅电极。
优选地，还包括在栅绝缘层和栅电极上形成一保护层。
一种薄膜晶体管的制造方法，包括：
在基板上形成栅电极，并在栅电极上覆盖有栅绝缘层；
在栅绝缘层上通过上述沟道层形成方法形成沟道层；
在沟道层上形成源电极和漏电极，所述源电极和漏电极分别接触沟道层的两侧。
优选地，还包括在栅绝缘层、沟道层、源电极和漏电极上形成一保护层。
本发明具有如下有益效果：进行微量硼掺杂的非晶硅沟道层，补偿非晶硅材料中的类施主缺陷，降低其激活能，提高薄膜晶体管源漏极与沟道层间的势垒高度，从而降低薄膜晶体管漏电流；包括该掺杂硼的非晶硅沟道层的薄膜晶体管制造过程中，法无需增加新的mask和更改生产设备，方便实施且未提高生产成本，并相对现有制造的薄膜晶体管的漏电流较低，提高器件的开关比。
附图说明
图1为本发明的非晶硅薄膜晶体管T1的结构剖视图；
图2为本发明的非晶硅薄膜晶体管T2的结构剖视图；
图3a至3f和图4a至4e分别示出了制造图1和图2的薄膜晶体管的方法的流程剖面示意图；
图5a、5b分别示出了未进行硼掺杂（a）与进行硼掺杂非晶硅材料的费米能级位置的示意图；
图6a、6b分别示出了沟道层未进行硼掺杂（a）与进行硼掺杂的薄膜晶体管能带势垒高度。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
当元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到另一元件或层或者直接结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的标号始终代表相同的元件。
本实施例采用的术语“和/ 或”包括一个或多个相关所列项的任意组合和全部组合。术语“包括”和/ 或“包含”在此说明书中使用时，其表明存在所述特征、整体、步骤、操作、元件和/ 或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/ 或它们的组。
除非另外限定，否则这里使用的所有术语( 包括技术术语和科学术语) 的含义与示例实施例所属领域的普通技术人员通常理解的含义相同。还应该理解的是，除非在这里被特定地限定，否则术语( 比如在通用字典里定义的术语) 应该被理解为其含义与相关领域的环境中它们的含义一致，并且不应该被理想化或过度正式地理解。
本发明涉及到的薄膜晶体管均为n型薄膜晶体管。
图1为根据本发明示例实施例的非晶硅薄膜晶体管T1的剖视图。非晶硅薄膜晶体管T1可以为具有底栅结构（bottom gate）的薄膜晶体管，其中，栅电极110形成在沟道层130下方。
参照图1，在基板100上形成栅电极110；在栅电极110上或覆盖栅电极110形成有栅绝缘层120；在栅绝缘层120上形成沟道层130，沟道层130可以与栅电极110相对应，设在栅电极110上方的栅绝缘层120上，沟道层130为掺杂硼的非晶硅沟道层130；在沟道层130上形成有源电极140a和漏电极140b，源电极140a与沟道层130一侧接触形成电连接，漏电极140b与沟道层130另一侧接触形成电连接，源电极140a与漏电极140b之间暴露了沟道层130顶部表面的一部分（沟道层130暴露部分）。在源电极140a、漏电极140b和沟道层130暴露部分上还可以形成有一保护层150，该保护层150还可以覆盖源电极140a、漏电极140b和沟道层130暴露部分形成在栅绝缘层120上。其中，基板100可以是非晶硅板100、玻璃基板100或塑料基板100等，且基板100可以是透明或不透明；栅电极110与源电极140a的形成材料可相同或不同；栅绝缘层120和保护层150的形成材料可以是氧化硅层或/和氮化硅层等等；源电极140a和漏电极140b可以是单层金属层或多层金属层。
栅电极110的厚度大约为150nm~300nm；栅绝缘层120的厚度大约为350nm~500nm；沟道层130的厚度大约为60nm~90nm；源电极140a的厚度大约为150nm~300nm；漏电极140b的厚度大约为150nm~300nm；保护层150的厚度大约为200~300nm。
沟道层130为掺杂硼的非晶硅沟道层130，所用到的含硼气体为三甲基硼或乙硼烷。由于使用的硼含量非常低，含硼元素气体通常需要进行高的H2稀释，具体实现时，H2的含量不低于99%，三甲基硼或乙硼烷等含硼气体的体积同SiH4或SiH2Cl2等硅源气体的体积比为2*10~4。
图2为根据本发明示例实施例的非晶硅薄膜晶体管T2的剖视图。非晶硅薄膜晶体管T2可以为具有顶栅结构（top gate）的薄膜晶体管，其中，栅电极210形成在沟道层230上方。
参照图2，在基板200上形成沟道层230，沟道层230为掺杂硼的非晶硅沟道层230；在基板200上形成源电极240a和漏电极240b，源电极240a与沟道层230一侧接触形成电连接，漏电极240b与沟道层230另一侧接触形成电连接，源电极240a与漏电极240b之间暴露了沟道层230顶部表面的一部分；在沟道层230暴露部分、源电极240a和漏电极240b上或覆盖沟道层230暴露部分、源电极240a和漏电极240b形成有栅绝缘层220；在栅绝缘层220上形成栅电极210，栅电极210可以与沟道层230相对应，位于沟道层230上方。在栅绝缘层220上形成有覆盖栅电极210的一保护层250，该保护层250还可以设在栅电极210上。图2中的沟道层230、源电极240a、漏电极240b、栅绝缘层220、栅电极210、保护层250的材料和厚度可以分别与图1中的沟道层130、源电极140a、漏电极140b、栅绝缘层120、栅电极110、保护层150的材料和厚度相同。
其中，三甲基硼或乙硼烷等含硼气体的体积同SiH4或SiH2Cl2等硅源气体的体积比为2*10~3。
图3a至3f示出了制造图1的非晶硅薄膜晶体管T1的方法的流程剖面示意图，该方法用于制造具有底栅结构的薄膜晶体管。图3a至3d和图1中相同的标号基本表示相同的元件。
参照图3a，在基板100上形成有栅电极110，并在基板100上形成覆盖栅电极110或在在栅电极110上的栅绝缘层120；其中，栅绝缘层120可以是氧化硅或/和氮化硅层。
参照图3b，在栅绝缘层120上形成用于形成沟道的半导体材料层130’，该半导体材料层130’可以是掺杂有硼的非晶硅层，可通过物理气相沉积法来形成该非晶硅层。在该非晶硅层的沉积过程中通入H2稀释的三甲基硼或乙硼烷等含硼元素气体的方法，对非晶硅层进行微量硼掺杂，其中，三甲基硼或乙硼烷等含硼气体的体积同SiH4或SiH2Cl2等硅源气体的体积比为2*10~4。
参照图3c，图案化该非晶硅层形成非晶硅沟道层130，该沟道层130与栅电极110相对应，位于栅电极110的上方；
参照图3d，在栅绝缘层120上形成覆盖沟道层130或在沟道层130上的源\漏电极140’层，该源\漏电极140’层可以是单层金属层或多层金属层，源\漏电极140’层的形成材料可以与栅电极110的形成材料相同或不同。
参照图3e，图案化源\漏电极140’层，使得暴露出沟道层130顶部表面的一部分，可通过干蚀刻来形成源电极140a和漏电极140b，且源电极140a与沟道层130一侧接触形成电连接，漏电极140b与沟道层130另一侧接触形成电连接。
参照图3f，还可以在基板100上形成覆盖源电极140a、漏电极140b和沟道层130暴露部分或在源电极140a、漏电极140b和沟道层130暴露部分上的保护层150。该保护层150的形成材料可以与栅绝缘层120的形成材料相同或不同。
图4a至4e为示出了制造图2的非晶硅薄膜晶体管T2的方法的流程剖面示意图，该方法用于制造具有顶栅结构的薄膜晶体管。图4a至4e和图1中相同的标号基本表示相同的元件。
参照图4a，在基板200上形成沟道层230，沟道层230为掺杂硼的非晶硅沟道层230，可根据图3b和3c所描述的沟道层230形成方法相同地形成该非晶硅沟道层230。
参照图4b，在基板200上形成覆盖沟道层230或在沟道层230上的源电极240a和漏电极240b，源电极240a与沟道层230一侧接触形成电连接，漏电极240b与沟道层230另一侧接触形成电连接，源电极240a与漏电极240b之间暴露了沟道层230顶部表面的一部分；
参照图4c，在基板200上形成覆盖沟道层230暴露部分、源电极240a和漏电极240b或在沟道层230暴露部分、源电极240a和漏电极240b上的栅绝缘层220；该栅绝缘层220可以是氮化硅或/和氧化硅等等。
参照图4d，在栅绝缘层220上形成栅电极210，栅电极210可以与沟道层230相对应，位于沟道层230上方；栅电极210的形成材料与源电极240a和漏电极240b的形成材料可以相同或不同。
参照图4e，在栅绝缘层220上形成有覆盖栅电极210的保护层250，该保护层250还可以设在栅电极210上。该保护层250的形成材料可以与栅绝缘层220的形成材料相同或不同。
以图1的薄膜晶体管T2为例，在非晶硅沟道层中的掺入的硼原子电离后释放空穴，这些空穴与非晶硅材料中施主缺陷态产生的电子复合，从而降低非晶硅材料中电子密度，使非晶硅材料能级从靠近导带Ec的位置（未掺杂硼院子）下移到禁带中部（如图5b）。沟道层同源\漏电极间费米能级差值的增大，提升了源\漏电极同沟道层层之间的势垒（如图6a，图6b），从而降低薄膜晶体管器件工作时源漏间的漏电流。
在沟道层沉积的过程中由于O、N污染等原因，沉积的非晶硅沟道层具有较高的类施主缺陷密度，造成非晶硅材料激活能低，暗电导高，偏向n性，器件工作时会增加薄膜晶体管体漏电流。本发明采用在沟道层沉积过程中通入H2稀释的三甲基硼或乙硼烷等含硼气体的方法，对沟道层进行微量硼掺杂，补偿非晶硅材料中的类施主缺陷，降低非晶硅材料激活能，提高n型薄膜晶体管源漏极与沟道层间的势垒高度，从而降低薄膜晶体管漏电流。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。
Claims (10)
1.一种非晶硅沟道层，所述非晶硅沟道层为掺杂有硼的非晶硅沟道层，其中，掺杂硼的非晶硅沟道层的暗电导率和电子激活能均低于未掺杂硼的非晶硅沟道层，所述非晶硅沟道层用于n型薄膜晶体管。
2.根据权利要求1所述的非晶硅沟道层，其特征在于，掺杂硼的非晶硅沟道层用到的含硼气体为H2稀释的三甲基硼或乙硼烷气体。
3.根据权利要求2所述的非晶硅沟道层，其特征在于，含硼气体体积与硅源气体体积比为2.0*10-4~2.0*10-3。
4.一种薄膜晶体管，配置在一基板上，其特征在于，所述薄膜晶体管包括：
栅电极和权利要求1所述的沟道层，配置于所述基板上；
栅绝缘层，配置于所述栅电极和沟道层之间；
源电极和漏电极，分别接触所述沟道层的两侧。
5.根据权利要求4所述的薄膜晶体管，其特征在于，栅电极设在沟道层的上方。
6.根据权利要求5所述的薄膜晶体管，其特征在于，还包括一保护层，其配置于所述栅绝缘层和栅电极上。
7.根据权利要求4所述的薄膜晶体管，其特征在于，栅电极设在沟道层的下方。
8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括一保护层，其配置于所述栅绝缘层、沟道层、源电极和漏电极上。
9.一种非晶硅沟道层的形成方法，其特征在于，包括：
提供一半导体材料层，其用于形成沟道，该半导体材料层为掺杂硼的非晶硅层；
图案化所述半导体材料层以形成非晶硅沟道层；
其中掺杂硼的非晶硅沟道层的暗电导率和电子激活能均低于未掺杂硼的非晶硅沟道层。
10.根据权利要求9所述的非晶硅沟道层形成方法，其特征在于，掺杂硼的非晶硅沟道层用到的含硼气体为H2稀释的三甲基硼或乙硼烷气体；含硼气体体积与硅源气体体积比为2.0*10-4~2.0*10-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410713417.2A CN104576751A (zh) | 2014-12-02 | 2014-12-02 | 非晶硅沟道层、薄膜晶体管及沟道层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410713417.2A CN104576751A (zh) | 2014-12-02 | 2014-12-02 | 非晶硅沟道层、薄膜晶体管及沟道层的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104576751A true CN104576751A (zh) | 2015-04-29 |
Family
ID=53092389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410713417.2A Pending CN104576751A (zh) | 2014-12-02 | 2014-12-02 | 非晶硅沟道层、薄膜晶体管及沟道层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576751A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115855741A (zh) * | 2023-02-28 | 2023-03-28 | 浙江大学杭州国际科创中心 | 用于评估掺杂面密度的方法及设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543678A (zh) * | 2001-06-04 | 2004-11-03 | 索尼公司 | 功能装置及其制造方法 |
| US20060151786A1 (en) * | 2003-06-04 | 2006-07-13 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
| KR20080003985A (ko) * | 2006-07-04 | 2008-01-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2014
- 2014-12-02 CN CN201410713417.2A patent/CN104576751A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543678A (zh) * | 2001-06-04 | 2004-11-03 | 索尼公司 | 功能装置及其制造方法 |
| US20060151786A1 (en) * | 2003-06-04 | 2006-07-13 | Sharp Kabushiki Kaisha | Ion doping system, ion doping method and semiconductor device |
| KR20080003985A (ko) * | 2006-07-04 | 2008-01-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 石兵 等: "轻掺杂氢化非晶硅的制备与光电性能研究", 《半导体光电》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115855741A (zh) * | 2023-02-28 | 2023-03-28 | 浙江大学杭州国际科创中心 | 用于评估掺杂面密度的方法及设备 |
| CN115855741B (zh) * | 2023-02-28 | 2023-11-03 | 浙江大学杭州国际科创中心 | 用于评估掺杂面密度的方法及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wager et al. | An amorphous oxide semiconductor thin-film transistor route to oxide electronics | |
| US9502448B2 (en) | Method for fabricating an array substrate with improved driving ability | |
| Arai | Oxide‐TFT technologies for next‐generation AMOLED displays | |
| US9553169B2 (en) | Method for manufacturing AMOLED backplane | |
| US10068809B2 (en) | TFT backplane manufacturing method and TFT backplane | |
| US9431544B2 (en) | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device | |
| CN105789117B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN103022149B (zh) | 薄膜晶体管、阵列基板及制造方法和显示器件 | |
| CN105097675A (zh) | 阵列基板及其制备方法 | |
| WO2017128557A1 (zh) | 阵列基板及液晶显示装置 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US9818605B2 (en) | Oxide TFT, preparation method thereof, array substrate, and display device | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN106024639A (zh) | 基于金属诱导结晶工艺的ltps tft的制作方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| WO2020062426A1 (zh) | 阵列基板及其制备方法和显示器件 | |
| CN104241299A (zh) | 氧化物半导体tft基板的制作方法及结构 | |
| Siddik et al. | Blue laser annealed sub-micron channel P-type low temperature poly-Si TFT without kink effect for high-resolution display | |
| CN205609532U (zh) | 薄膜晶体管及阵列基板、显示装置 | |
| Ha et al. | 69‐1: Invited Paper: Oxide TFT Development for AMLCDs and AMOLEDs | |
| Luo et al. | Carrier trapping anisotropy in ambipolar SnO thin-film transistors | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN104576751A (zh) | 非晶硅沟道层、薄膜晶体管及沟道层的形成方法 | |
| CN104505404A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |
|
| RJ01 | Rejection of invention patent application after publication |