JPH01187814A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH01187814A JPH01187814A JP1214488A JP1214488A JPH01187814A JP H01187814 A JPH01187814 A JP H01187814A JP 1214488 A JP1214488 A JP 1214488A JP 1214488 A JP1214488 A JP 1214488A JP H01187814 A JPH01187814 A JP H01187814A
- Authority
- JP
- Japan
- Prior art keywords
- film
- impurity atoms
- substrate
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 125000004429 atom Chemical group 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、薄膜半導体装置の製造方法に係り、特に、ア
クティブマトリクス方式のデイスプレィに好適な薄膜半
導体装置の製造方法に関する。
クティブマトリクス方式のデイスプレィに好適な薄膜半
導体装置の製造方法に関する。
（従来の技術）
従来の、アクティブマトリクス方式のデイスプレィに用
いる多結晶シリコン（略してＰｏ１ｙ−８ｉ）薄膜トラ
ンジスタ（略してＴＰＴ）の製造方法では、「日経エレ
クトロニクス」１９８４年９１１０口号第２１１頁以降
に記載されているように、イオン打込み法により不純物
原子を半導体層中に導入し、その後、約６００℃の熱活
性化を行って、ソース、ドレイン領域を形成していた。
いる多結晶シリコン（略してＰｏ１ｙ−８ｉ）薄膜トラ
ンジスタ（略してＴＰＴ）の製造方法では、「日経エレ
クトロニクス」１９８４年９１１０口号第２１１頁以降
に記載されているように、イオン打込み法により不純物
原子を半導体層中に導入し、その後、約６００℃の熱活
性化を行って、ソース、ドレイン領域を形成していた。
ｉ記したイオン打込み法により形成されたＴＰＴを用い
たデイスプレィにおいて、デイスプレィの画質を向上さ
せるためには、Ｐｏ１ｙ−８１の膜厚を薄くしてＴＰＴ
の逆方向リーク電流を低減させる必要がある。
たデイスプレィにおいて、デイスプレィの画質を向上さ
せるためには、Ｐｏ１ｙ−８１の膜厚を薄くしてＴＰＴ
の逆方向リーク電流を低減させる必要がある。
Ｐｏ１ｙ−Ｓｔの膜厚を薄くするためには、ソース領域
およびドレイン領域に浅い接合を形成しなければならな
い。しかしながら、Ｐｏ１ｙ−Ｓｉ膜厚が約６００Å以
下になると、イオン打込み法では、不純物原子が半導体
層を突き貫けてしまい、良好な接合が形成できない。
およびドレイン領域に浅い接合を形成しなければならな
い。しかしながら、Ｐｏ１ｙ−Ｓｉ膜厚が約６００Å以
下になると、イオン打込み法では、不純物原子が半導体
層を突き貫けてしまい、良好な接合が形成できない。
イオン打込み法にかわる新たな不純物導入法としては、
アイ争イー・イー・イー エレクトロンデバイス レタ
ー、イー・デー・エル−６゜（１９８５）第２９１頁（
ＩＨＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ。
アイ争イー・イー・イー エレクトロンデバイス レタ
ー、イー・デー・エル−６゜（１９８５）第２９１頁（
ＩＨＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ。
ｔ、ｅｔｔ、＋ ＥＤＬ−６，（１９８５） Ｐ２９１
）に記載されているレーザドープ法、あるいは、特開昭
６１−１４７６２号公報に記載されているプラズマドー
プ法が検討されるようになってきた。
）に記載されているレーザドープ法、あるいは、特開昭
６１−１４７６２号公報に記載されているプラズマドー
プ法が検討されるようになってきた。
（発明が解決しようとする課題）
レーザドープ法は、ドープしようとする不純物を含んだ
ガス中に半導体基板を置き、上からレーザ光を照射して
半導体層を溶かし、半導体表面に吸着していた不純物原
子を半導体中にドープするものである。
ガス中に半導体基板を置き、上からレーザ光を照射して
半導体層を溶かし、半導体表面に吸着していた不純物原
子を半導体中にドープするものである。
このレーザドープ法においては、浅い接合はできるが、
必ずしも十分な不純物原子が半導体基板表面に導入され
ず、低い値のシート抵抗が得られない。
必ずしも十分な不純物原子が半導体基板表面に導入され
ず、低い値のシート抵抗が得られない。
一方、プラズマドープ法は、ドープする不純物を含んだ
ガスを高周波あるいは直流バイアスによりプラズマ化し
、不純物原子を半導体中にドープするものである。
ガスを高周波あるいは直流バイアスによりプラズマ化し
、不純物原子を半導体中にドープするものである。
このプラズマドープ法では、レーザドープ法に比べてよ
り多くの不純物原子が半導体中に導入される。しかしな
がら、該プラズマドープ法では、約６００℃以下の熱処
理では不純物原子が十分に活性化されず、不純物原子の
活性化を熱処理だけで行おうとすると、約８００℃以上
の温度が必要となるうえ、拡散によるドーピングが発生
し、不純物の再配置が起るという問題がある。
り多くの不純物原子が半導体中に導入される。しかしな
がら、該プラズマドープ法では、約６００℃以下の熱処
理では不純物原子が十分に活性化されず、不純物原子の
活性化を熱処理だけで行おうとすると、約８００℃以上
の温度が必要となるうえ、拡散によるドーピングが発生
し、不純物の再配置が起るという問題がある。
熱処理以外の活性化法としては、特開昭５６−２４９５
４号公報に記載されているように、イオン打込み法によ
って不純物原子を半導体基板内に導入し、その後、レー
ザ光を照射することによって不純物原子を活性化する方
法がある。
４号公報に記載されているように、イオン打込み法によ
って不純物原子を半導体基板内に導入し、その後、レー
ザ光を照射することによって不純物原子を活性化する方
法がある。
しかしながら、この方法をプラズマドープ法に用いると
、Ｐｏ１ｙ−Ｓｉ表面に凹凸が生じてしまい、その後、
ＴＰＴを作製しても良好な特性が得られない。
、Ｐｏ１ｙ−Ｓｉ表面に凹凸が生じてしまい、その後、
ＴＰＴを作製しても良好な特性が得られない。
本発明の目的は、ガラス基板等の絶縁性基板の表面に形
成される薄いＰｏ１ｙ−Ｓｉ中に十分な量の活性化した
不純物原子を導入し、浅い、良好な接合を形成すること
が可能な、薄膜半導体装置の製造方法を提供することで
ある。
成される薄いＰｏ１ｙ−Ｓｉ中に十分な量の活性化した
不純物原子を導入し、浅い、良好な接合を形成すること
が可能な、薄膜半導体装置の製造方法を提供することで
ある。
（課題を解決するための手段）
上記目的は、第３図に示すように不純物原子をプラズマ
状態にして半導体層中に導入する工程と、不純物原子と
同時に半導体層中に導入された水素原子を約６００℃の
熱処理工程で取除く工程と、紫外光領域であり、パルス
状のレーザ光を照射することにより、半導体層中の不純
物原子の活性化を行う工程とを採用することにより達成
される。
状態にして半導体層中に導入する工程と、不純物原子と
同時に半導体層中に導入された水素原子を約６００℃の
熱処理工程で取除く工程と、紫外光領域であり、パルス
状のレーザ光を照射することにより、半導体層中の不純
物原子の活性化を行う工程とを採用することにより達成
される。
（作用）
不純物原子をプラズマ状態にしてＰｏ１ｙ−８ｉ中に導
入すると、十分な量（≧１０２１ｃｎ＋−３）の不純物
がＰｏ１ｙ−Ｓｔ表面領域に導入される。
入すると、十分な量（≧１０２１ｃｎ＋−３）の不純物
がＰｏ１ｙ−Ｓｔ表面領域に導入される。
しかし、一般に不純物原子は、たとえばＰＨ３゜Ｂ２Ｈ
６等の水素化物として反応室に導入されるため、水素原
子もプラズマ状態になり、これが不純物原子の濃度以上
にＰｏ１ｙ−３ｉ中に導入される。
６等の水素化物として反応室に導入されるため、水素原
子もプラズマ状態になり、これが不純物原子の濃度以上
にＰｏ１ｙ−３ｉ中に導入される。
従って、プラズマドープ後直ちにレーザ照射により不純
物原子の活性化を試みると、水素原子が急激にＰｏ１ｙ
−５ｉ基板から抜は出してＰｏ１ｙ−８ｉ表面に凹凸を
作る。
物原子の活性化を試みると、水素原子が急激にＰｏ１ｙ
−５ｉ基板から抜は出してＰｏ１ｙ−８ｉ表面に凹凸を
作る。
一方、あらかじめ基板をゆるやかに加熱して約６００℃
に保って熱処理を施こすと、水素がＰｏ１ｙ−８ｉｌ板
から徐々に抜は出し、Ｐｏ１ｙ−８ｉ表面はなめらかな
状態に保たれる。
に保って熱処理を施こすと、水素がＰｏ１ｙ−８ｉｌ板
から徐々に抜は出し、Ｐｏ１ｙ−８ｉ表面はなめらかな
状態に保たれる。
その反面、上記した約６００℃の熱処理だけでは不純物
の活性化が十分に起らない。これは、Ｐｏ１ｙ−Ｓｉ中
の残留水素、あるいは、水素の抜けあとのためと考えら
れる。
の活性化が十分に起らない。これは、Ｐｏ１ｙ−Ｓｉ中
の残留水素、あるいは、水素の抜けあとのためと考えら
れる。
次に、Ｓｉ（シリコン）に対して吸収係数の大きい紫外
光領域であり、パルス状のレーザであるエキシマレーザ
を照射すると、Ｐｏ１ｙ−Ｓｉ表面から薄い領域だけが
短時間（＞Ｑ、１μｓ）溶融し、再結晶化する際、不純
物原子はＳｉの格子位置に入り１００％近い活性化が起
る。
光領域であり、パルス状のレーザであるエキシマレーザ
を照射すると、Ｐｏ１ｙ−Ｓｉ表面から薄い領域だけが
短時間（＞Ｑ、１μｓ）溶融し、再結晶化する際、不純
物原子はＳｉの格子位置に入り１００％近い活性化が起
る。
第２図は、プラズマドープ後、熱処理を施こした試料に
レーザを照射した際のレーザ光強度とシート抵抗との関
係の一例を示した図である。
レーザを照射した際のレーザ光強度とシート抵抗との関
係の一例を示した図である。
同図より明らかなように、レーザ光強度を大きくしてい
（とシート抵抗は小さくなり、レーザ光強度が約１５０
ｍＪ／ｃｄの時点でシート抵抗は飽和し、約２８１０”
Ω／口の値になる。
（とシート抵抗は小さくなり、レーザ光強度が約１５０
ｍＪ／ｃｄの時点でシート抵抗は飽和し、約２８１０”
Ω／口の値になる。
（実施例）
以下、本発明の一実施例を図面を用いて詳細に説明する
。
。
第１図は本発明の実施例の製造方法を示すＴＰＴの断面
構造である。
構造である。
１は歪温度約６４０℃のガラス基板である。基板１を５
５０℃に保ち、ヘリウムで２０９６に希釈したモノシラ
ンガスを原料として、減圧ＣＶＤ（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ ＣＶＤ、略してＬＰＧＶＤ）法により圧力
ＩＴｏｒｒの条件でＬＰＣＶＤ膜２を基板１の表面に堆
積させる。堆積時間は２５分間で膜厚は５００人である
。
５０℃に保ち、ヘリウムで２０９６に希釈したモノシラ
ンガスを原料として、減圧ＣＶＤ（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ ＣＶＤ、略してＬＰＧＶＤ）法により圧力
ＩＴｏｒｒの条件でＬＰＣＶＤ膜２を基板１の表面に堆
積させる。堆積時間は２５分間で膜厚は５００人である
。
この膜をアイランドホトエツチング工程を通して島状の
パターンとした後、常圧ＣＶＤ法によりゲート絶縁膜用
のＳｉＯ２膜５をＬＰＣＶＤ膜２の全面に１０００人堆
積させる［同図（ａ）］。
パターンとした後、常圧ＣＶＤ法によりゲート絶縁膜用
のＳｉＯ２膜５をＬＰＣＶＤ膜２の全面に１０００人堆
積させる［同図（ａ）］。
次に、ゲート電極６用のＰｏ１ｙ−Ｓｉ膜をＬＰＧＶＤ
法により５５０℃、ｌ Ｔｏ ｒ ｒ（７）条件で２０
００人堆積させる。その後、ゲート電極６とゲート絶縁
膜５をホトエツチングで形成する。
法により５５０℃、ｌ Ｔｏ ｒ ｒ（７）条件で２０
００人堆積させる。その後、ゲート電極６とゲート絶縁
膜５をホトエツチングで形成する。
続いて、１％ＰＨ３を原料として、１３．５６ＭＨｚの
高周波によりリンをプラズマ化して、３００℃に保った
Ｐｏ１ｙ−８ｔ基板中にドープし、ソース領域３、ドレ
イン領域４を形成する。
高周波によりリンをプラズマ化して、３００℃に保った
Ｐｏ１ｙ−８ｔ基板中にドープし、ソース領域３、ドレ
イン領域４を形成する。
このとき、前記ゲート電極６にもリンがドープされる。
圧力はＩ Ｔｏ ｒ ｒ、 ドープ時間は３０分間であ
る。
る。
次に、Ｎ２中において基板を６００℃までゆるやかに加
熱し、４時間の熱処理を行って基板中に導入された水素
原子を取除く。
熱し、４時間の熱処理を行って基板中に導入された水素
原子を取除く。
続いて、波長が３０８ｎｍであって、パルス状のレーザ
であるＸｅＣｆエキシマレーザを照射して不純物原子の
活性化を行う。レーザ光強度は３００ｔｎＪ／ｃ−であ
る［同図（ｂ）］。
であるＸｅＣｆエキシマレーザを照射して不純物原子の
活性化を行う。レーザ光強度は３００ｔｎＪ／ｃ−であ
る［同図（ｂ）］。
次に、リンガラス（略してＰＳＧ）を４８０℃で５００
０人堆積させて、パッシベーション膜７を形成する［同
図（Ｃ）］。
０人堆積させて、パッシベーション膜７を形成する［同
図（Ｃ）］。
次に、コンタクト用のホトエツチング工程の後、Ａ！電
極８をスパッタ法により６０００人付ける［同図（ｄ）
］。
極８をスパッタ法により６０００人付ける［同図（ｄ）
］。
以上でＴＰＴが完成する。本実施例のＴＰＴのチャネル
幅、チャネル基は、それぞれ５０μｍ１１０μｍであり
、ドレイン１ｉｔＥＩＤ−ゲート電圧■ カーブからも
とめた逆方向リーク電流（ＶＧ一−５Ｖ、ＩＪ−スート
レイン電圧ＶｓＤ−１０Ｖ）は５Ｘ１０−１２Ａであり
、接合特性は良好であることがわかる。
幅、チャネル基は、それぞれ５０μｍ１１０μｍであり
、ドレイン１ｉｔＥＩＤ−ゲート電圧■ カーブからも
とめた逆方向リーク電流（ＶＧ一−５Ｖ、ＩＪ−スート
レイン電圧ＶｓＤ−１０Ｖ）は５Ｘ１０−１２Ａであり
、接合特性は良好であることがわかる。
（発明の効果）
本発明によれば、ガラス基板上の薄いＰｏ１ｙ−８ｉ中
に十分な量の活性化した不純物原子を導入することがで
き、浅い、良好な接合を形成することができる。
に十分な量の活性化した不純物原子を導入することがで
き、浅い、良好な接合を形成することができる。
第１図は本発明の一実施例の製造工程を示す断面図であ
る。 第２図はレーザエネルギ密度とシート抵抗との関係を示
す図である。 第３図は本発明の概略を示すブロック図である。 １・・・ガラス基板、２・・・ＬＰＧＶＤ膜、３・・・
ソース領域、４・・・ドレイン領域、５・・・ゲート絶
縁膜、６・・・ゲート電極、７・・・パッシベーション
膜、８・・・Ａ！電極 代理人 弁理士 平 木 道 人 ′−２ 第 ２ 図 レーザエネルギ密Ｉｔ （ｍＪ／ｃｍ”）第 ３
図
る。 第２図はレーザエネルギ密度とシート抵抗との関係を示
す図である。 第３図は本発明の概略を示すブロック図である。 １・・・ガラス基板、２・・・ＬＰＧＶＤ膜、３・・・
ソース領域、４・・・ドレイン領域、５・・・ゲート絶
縁膜、６・・・ゲート電極、７・・・パッシベーション
膜、８・・・Ａ！電極 代理人 弁理士 平 木 道 人 ′−２ 第 ２ 図 レーザエネルギ密Ｉｔ （ｍＪ／ｃｍ”）第 ３
図
Claims (3)
- （１）絶縁性基板と、該絶縁性基板上に形成された半導
体層とを有する薄膜半導体装置の製造方法において、 不純物原子をプラズマ状態にして半導体層の中に導入す
る工程と、 該不純物原子と同時に導入される水素原子を熱処理によ
り取除く工程と、 レーザ光を前記半導体層の表面に照射することにより、
該半導体層の中に導入された不純物を活性化させる工程
とよりなることを特徴とする薄膜半導体装置の製造方法
。 - （２）前記レーザ光の波長は、紫外線領域であることを
特徴とする特許請求の範囲第１項記載の薄膜半導体装置
の製造方法。 - （３）前記レーザ光は、パルス状のレーザ光であること
を特徴とする特許請求の範囲第１項または第２項記載の
薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214488A JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214488A JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187814A true JPH01187814A (ja) | 1989-07-27 |
| JP2623276B2 JP2623276B2 (ja) | 1997-06-25 |
Family
ID=11797304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214488A Expired - Lifetime JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623276B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399506A (en) * | 1992-08-13 | 1995-03-21 | Sony Corporation | Semiconductor fabricating process |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| US5561081A (en) * | 1993-02-04 | 1996-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device by activating regions with a laser light |
| US5587330A (en) * | 1994-10-20 | 1996-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5937304A (en) * | 1995-06-23 | 1999-08-10 | Sharp Kabushiki Kaisha | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus |
| US6017783A (en) * | 1991-05-16 | 2000-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask |
| US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US6440785B1 (en) | 1992-06-26 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device utilizing a laser annealing process |
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| WO2009034699A1 (ja) * | 2007-09-10 | 2009-03-19 | Panasonic Corporation | 半導体装置の製造方法 |
| US7932185B2 (en) * | 2003-06-02 | 2011-04-26 | Sumitomo Heavy Industries, Ltd. | Process for fabricating semiconductor device |
-
1988
- 1988-01-22 JP JP1214488A patent/JP2623276B2/ja not_active Expired - Lifetime
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6555843B1 (en) | 1991-05-16 | 2003-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6017783A (en) * | 1991-05-16 | 2000-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US7985635B2 (en) | 1992-06-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser process |
| US6991975B1 (en) | 1992-06-26 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Laser process |
| US6440785B1 (en) | 1992-06-26 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd | Method of manufacturing a semiconductor device utilizing a laser annealing process |
| US5399506A (en) * | 1992-08-13 | 1995-03-21 | Sony Corporation | Semiconductor fabricating process |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6159777A (en) * | 1993-02-04 | 2000-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a TFT semiconductor device |
| US5561081A (en) * | 1993-02-04 | 1996-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device by activating regions with a laser light |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6924213B2 (en) | 1993-07-27 | 2005-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6455401B1 (en) | 1993-07-27 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Methodology for producing thin film semiconductor devices by crystallizing an amorphous film with crystallization promoting material, patterning the crystallized film, and then increasing the crystallinity with an irradiation |
| US6077758A (en) * | 1993-07-27 | 2000-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing thin films when manufacturing semiconductor devices |
| US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US7056775B2 (en) | 1993-07-27 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US5821562A (en) * | 1993-12-20 | 1998-10-13 | Sharp Kabushiki Kaisha | Semiconductor device formed within asymetrically-shaped seed crystal region |
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5587330A (en) * | 1994-10-20 | 1996-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US5937304A (en) * | 1995-06-23 | 1999-08-10 | Sharp Kabushiki Kaisha | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| US7932185B2 (en) * | 2003-06-02 | 2011-04-26 | Sumitomo Heavy Industries, Ltd. | Process for fabricating semiconductor device |
| WO2009034699A1 (ja) * | 2007-09-10 | 2009-03-19 | Panasonic Corporation | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2623276B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297318B1 (ko) | 반도체장치제작방법 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JPH08228006A (ja) | 絶縁ゲイト型薄膜半導体装置の作製方法 | |
| JP3977455B2 (ja) | 半導体装置の作製方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP3390830B2 (ja) | 多結晶半導体膜の製造装置 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677250A (ja) | 薄膜トランジスタの製造方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07153684A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |