JPH08139335A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH08139335A JPH08139335A JP30267394A JP30267394A JPH08139335A JP H08139335 A JPH08139335 A JP H08139335A JP 30267394 A JP30267394 A JP 30267394A JP 30267394 A JP30267394 A JP 30267394A JP H08139335 A JPH08139335 A JP H08139335A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- region
- drive circuit
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 駆動回路の薄膜トランジスタと画素部の薄膜
トランジスタとが共に良好な電気的特性を有し、しかも
工程数の少ない、薄膜トランジスタの製造方法を提供す
る。 【構成】 ガラス基板１上に形成したａ−Ｓｉ膜の駆動
回路形成領域Ａにレーザ照射を行ってポリシリコン膜４
を形成し、画素形成領域Ｂのａ−Ｓｉ膜に水素イオンを
イオン注入することにより、ａ−Ｓｉ：Ｈ膜５を形成す
る。このように、駆動回路形成領域Ａの半導体層をポリ
シリコン膜４で形成し、画素形成領域Ｂの半導体層をａ
−Ｓｉ：Ｈ膜５で形成することにより、駆動用薄膜トラ
ンジスを高移動度のＴＦＴにし、画素用薄膜トランジス
を液晶駆動に必要なオン・オフ電流比の大きなスイッチ
ングが得られるａ−Ｓｉ：Ｈ／ＴＦＴにすることができ
る。
トランジスタとが共に良好な電気的特性を有し、しかも
工程数の少ない、薄膜トランジスタの製造方法を提供す
る。 【構成】 ガラス基板１上に形成したａ−Ｓｉ膜の駆動
回路形成領域Ａにレーザ照射を行ってポリシリコン膜４
を形成し、画素形成領域Ｂのａ−Ｓｉ膜に水素イオンを
イオン注入することにより、ａ−Ｓｉ：Ｈ膜５を形成す
る。このように、駆動回路形成領域Ａの半導体層をポリ
シリコン膜４で形成し、画素形成領域Ｂの半導体層をａ
−Ｓｉ：Ｈ膜５で形成することにより、駆動用薄膜トラ
ンジスを高移動度のＴＦＴにし、画素用薄膜トランジス
を液晶駆動に必要なオン・オフ電流比の大きなスイッチ
ングが得られるａ−Ｓｉ：Ｈ／ＴＦＴにすることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタの
製造方法に関し、さらに詳しくは、例えば駆動回路部を
有する液晶表示パネルの薄膜トランジスタの形成に係
る。
製造方法に関し、さらに詳しくは、例えば駆動回路部を
有する液晶表示パネルの薄膜トランジスタの形成に係
る。
【０００２】
【従来の技術】現在、アクティブマトリクス方式液晶デ
ィスプレイ（ＡＭＬＣＤ）に用いられる薄膜トランジス
タ（ＴＦＴ）は、プロセス温度が低く大面積ガラス基板
上に作成しやすい水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）／ＴＦＴがよく知られている。しかし、さらに
高解像度および高画質化とともに、大面積化、低コスト
化を実現するには、駆動回路もマトリクス基板上に作成
することができる高移動度ポリシリコン／ＴＦＴを用い
ることが望まれている。近年、アルゴンレーザやエキシ
マレーザなどの短波長レーザを用いてアモルファスシリ
コンを良質なポリシリコンに変化させる技術が開発さ
れ、大画面ＡＭＬＣＤの製造に適した技術として実用化
されている。
ィスプレイ（ＡＭＬＣＤ）に用いられる薄膜トランジス
タ（ＴＦＴ）は、プロセス温度が低く大面積ガラス基板
上に作成しやすい水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）／ＴＦＴがよく知られている。しかし、さらに
高解像度および高画質化とともに、大面積化、低コスト
化を実現するには、駆動回路もマトリクス基板上に作成
することができる高移動度ポリシリコン／ＴＦＴを用い
ることが望まれている。近年、アルゴンレーザやエキシ
マレーザなどの短波長レーザを用いてアモルファスシリ
コンを良質なポリシリコンに変化させる技術が開発さ
れ、大画面ＡＭＬＣＤの製造に適した技術として実用化
されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術を用いた薄膜トランジスタの製造方法では、
良質のポリシリコンを得る（駆動回路のＴＦＴ特性を良
くする）ために水素（Ｈ）を含有しないアモルファスシ
リコンを用いると画素形成領域のＴＦＴの特性に難点が
生じる問題があった。一方、画素形成領域のＴＦＴの特
性を良くするために水素含有量の多いアモルファスシリ
コン（ａ−Ｓｉ：Ｈ）を用いると、良質なポリシリコン
が得られない（駆動回路のＴＦＴの特性に難点がある）
という問題があった。また、駆動回路形成領域と画素形
成領域との半導体層を別途作り分けた場合は、工程数が
煩雑となる問題がある。本発明が解決しようとする課題
は、駆動回路の薄膜トランジスタと画素部の薄膜トラン
ジスタとが共に良好な電気的特性を有することができ、
しかも工程数も削減できる薄膜トランジスタの製造方法
を得るには、どのような手段を講じればよいかという点
にある。
た従来技術を用いた薄膜トランジスタの製造方法では、
良質のポリシリコンを得る（駆動回路のＴＦＴ特性を良
くする）ために水素（Ｈ）を含有しないアモルファスシ
リコンを用いると画素形成領域のＴＦＴの特性に難点が
生じる問題があった。一方、画素形成領域のＴＦＴの特
性を良くするために水素含有量の多いアモルファスシリ
コン（ａ−Ｓｉ：Ｈ）を用いると、良質なポリシリコン
が得られない（駆動回路のＴＦＴの特性に難点がある）
という問題があった。また、駆動回路形成領域と画素形
成領域との半導体層を別途作り分けた場合は、工程数が
煩雑となる問題がある。本発明が解決しようとする課題
は、駆動回路の薄膜トランジスタと画素部の薄膜トラン
ジスタとが共に良好な電気的特性を有することができ、
しかも工程数も削減できる薄膜トランジスタの製造方法
を得るには、どのような手段を講じればよいかという点
にある。
【０００４】
【課題を解決するための手段】そこで、この発明は、基
板の駆動回路形成領域にポリシリコン薄膜トランジスタ
を形成し、前記基板の画素形成領域にアモルファスシリ
コン薄膜トランジスタ形成する、薄膜トランジスタの製
造方法において、前記基板の前記駆動回路形成領域と前
記画素形成領域とに実質的に、水素を含有しないアモル
ファスシリコン薄膜を形成し、前記駆動回路形成領域の
前記アモルファスシリコン薄膜をアニールしてポリシリ
コン薄膜にし、その後、前記画素形成領域のアモルファ
スシリコン薄膜に水素を導入することを、その解決手段
としている。また、請求項２記載の発明は、前記アニー
ルをレーザ照射で行うことを特徴としている。さらに、
請求項３記載の発明は、前記水素の導入をイオン注入で
行うことを特徴としている。さらにまた、請求項４記載
の発明は、前記イオン注入を基板全面に行うことを特徴
としている。
板の駆動回路形成領域にポリシリコン薄膜トランジスタ
を形成し、前記基板の画素形成領域にアモルファスシリ
コン薄膜トランジスタ形成する、薄膜トランジスタの製
造方法において、前記基板の前記駆動回路形成領域と前
記画素形成領域とに実質的に、水素を含有しないアモル
ファスシリコン薄膜を形成し、前記駆動回路形成領域の
前記アモルファスシリコン薄膜をアニールしてポリシリ
コン薄膜にし、その後、前記画素形成領域のアモルファ
スシリコン薄膜に水素を導入することを、その解決手段
としている。また、請求項２記載の発明は、前記アニー
ルをレーザ照射で行うことを特徴としている。さらに、
請求項３記載の発明は、前記水素の導入をイオン注入で
行うことを特徴としている。さらにまた、請求項４記載
の発明は、前記イオン注入を基板全面に行うことを特徴
としている。
【０００５】
【作用】この発明においては、基板の駆動回路形成領域
と画素形成領域とに、水素を含有しないアモルファスシ
リコン薄膜を形成し、駆動回路形成領域のアモルファス
シリコン薄膜をアニールしてポリシリコン薄膜にし、そ
の後、画素形成領域のアモルファスシリコン薄膜に水素
を導入するようにしたことにより、駆動回路形成領域に
形成される薄膜トランジスタの半導体層が水素を含有し
ないアモルファスシリコン薄膜から形成された良質のポ
リシリコン薄膜となり、画素形成領域に形成される薄膜
トランジスタの半導体層が水素を含有するアモルファス
シリコン薄膜となる。このため、駆動回路を構成する薄
膜トランジスタを高移動度ポリシリコン／ＴＦＴに作成
でき、駆動信号を良好に制御することができる。そし
て、画素形成領域に形成される薄膜トランジスタは、例
えば液晶駆動に必要なオン・オフ電流比の大きなスイッ
チングが得られる水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）／ＴＦＴで作成することができる。そして、前
記アニールを例えばエキシマレーザやアルゴンレーザな
どの短波長レーザ照射で行えば下地基板を加熱すること
なく、シリコン膜を瞬間的に加熱することができる（例
えばＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）を用
い、パルス幅２０〜５０ｎｓ、パルスエネルギー０．２
〜１．０Ｊ／ｃｍ2で照射を行えば瞬時にアモルファス
シリコンをポリシリコン化することができる）。さら
に、水素の導入をイオン注入で行うことにより、水素導
入量を良好に制御することが可能となる。さらにまた、
上記イオン注入を基板全面に行っても、駆動回路形成領
域のアモルファスシリコンはすでにポリシリコンに変化
しているため、水素イオンの注入に伴う悪影響を受ける
ことがない。このように、駆動回路形成領域と画素形成
領域との半導体層の形成をマスク等を用いて一方の領域
を覆って行う必要がないため、最小限の工程数で形成す
ることが可能となる。このため、例えば液晶表示パネル
における駆動回路領域と画素形成領域とに、電気的特性
が良好なＴＦＴを形成することができる。
と画素形成領域とに、水素を含有しないアモルファスシ
リコン薄膜を形成し、駆動回路形成領域のアモルファス
シリコン薄膜をアニールしてポリシリコン薄膜にし、そ
の後、画素形成領域のアモルファスシリコン薄膜に水素
を導入するようにしたことにより、駆動回路形成領域に
形成される薄膜トランジスタの半導体層が水素を含有し
ないアモルファスシリコン薄膜から形成された良質のポ
リシリコン薄膜となり、画素形成領域に形成される薄膜
トランジスタの半導体層が水素を含有するアモルファス
シリコン薄膜となる。このため、駆動回路を構成する薄
膜トランジスタを高移動度ポリシリコン／ＴＦＴに作成
でき、駆動信号を良好に制御することができる。そし
て、画素形成領域に形成される薄膜トランジスタは、例
えば液晶駆動に必要なオン・オフ電流比の大きなスイッ
チングが得られる水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）／ＴＦＴで作成することができる。そして、前
記アニールを例えばエキシマレーザやアルゴンレーザな
どの短波長レーザ照射で行えば下地基板を加熱すること
なく、シリコン膜を瞬間的に加熱することができる（例
えばＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）を用
い、パルス幅２０〜５０ｎｓ、パルスエネルギー０．２
〜１．０Ｊ／ｃｍ2で照射を行えば瞬時にアモルファス
シリコンをポリシリコン化することができる）。さら
に、水素の導入をイオン注入で行うことにより、水素導
入量を良好に制御することが可能となる。さらにまた、
上記イオン注入を基板全面に行っても、駆動回路形成領
域のアモルファスシリコンはすでにポリシリコンに変化
しているため、水素イオンの注入に伴う悪影響を受ける
ことがない。このように、駆動回路形成領域と画素形成
領域との半導体層の形成をマスク等を用いて一方の領域
を覆って行う必要がないため、最小限の工程数で形成す
ることが可能となる。このため、例えば液晶表示パネル
における駆動回路領域と画素形成領域とに、電気的特性
が良好なＴＦＴを形成することができる。
【０００６】
【実施例】以下、この発明に係る薄膜トランジスタの製
造方法の詳細を図面に示す実施例に基づいて説明する。
なお、本実施例では、図５に示すようなガラス基板１の
周辺部の駆動回路形成領域Ａにポリシリコン／ＴＦＴを
形成し、ガラス基板１の表示領域となる画素形成領域Ｂ
にアモルファスシリコン（ａ−Ｓｉ：Ｈ）／ＴＦＴの形
成を行う。
造方法の詳細を図面に示す実施例に基づいて説明する。
なお、本実施例では、図５に示すようなガラス基板１の
周辺部の駆動回路形成領域Ａにポリシリコン／ＴＦＴを
形成し、ガラス基板１の表示領域となる画素形成領域Ｂ
にアモルファスシリコン（ａ−Ｓｉ：Ｈ）／ＴＦＴの形
成を行う。
【０００７】まず、本実施例では、図１（Ａ）に示すよ
うに、ガラス基板１上に酸化シリコンでなる下地透明絶
縁膜２を全面に膜厚が例えば１０００Å程度になるよう
に、例えばスパッタリング装置を用いて堆積させる。そ
の後、下地透明絶縁膜２の上全面に水素を含有しないア
モルファスシリコン（以下、ａ−Ｓｉという）膜３を膜
厚が例えば５００Å程度になるように、例えば減圧ＣＶ
Ｄ装置を用いて堆積させる。
うに、ガラス基板１上に酸化シリコンでなる下地透明絶
縁膜２を全面に膜厚が例えば１０００Å程度になるよう
に、例えばスパッタリング装置を用いて堆積させる。そ
の後、下地透明絶縁膜２の上全面に水素を含有しないア
モルファスシリコン（以下、ａ−Ｓｉという）膜３を膜
厚が例えば５００Å程度になるように、例えば減圧ＣＶ
Ｄ装置を用いて堆積させる。
【０００８】次に、図１（Ｂ）に示すように、駆動回路
形成領域Ａのａ−Ｓｉ膜３に例えばＸｅＣｌエキシマレ
ーザ（波長：３０８ｎｍ）を用い、パルス幅２０〜５０
ｎｓ、パルスエネルギー０．２〜１．０Ｊ／ｃｍ2でレ
ーザ照射を行って、駆動回路形成領域Ａのａ−Ｓｉ膜３
をポリシリコン膜４に変化させる。なお、本実施例で
は、ＸｅＣｌエキシマレーザを用いたアニールを行った
が、この他、アルゴンレーザなどの短波長レーザをを用
いてアニールを行ってもよい。このように、水素を含有
しないａ−Ｓｉ膜３からポリシリコン膜４を形成する
と、結晶化の進んだ良質のポリシリコンが得られ高移動
度ポリシリコン／ＴＦＴの形成が可能となる。これは、
堆積されたａ−Ｓｉは、水素を含有していないため、ダ
ングリングボンドの数が多く、アニールを行うとこのダ
ングリングボンドの数が多いほど、アニール中にＳｉ原
子が再配列し、結晶成分を核にして固相成長し易く、粒
径の大きいポリシリコンが得られる。
形成領域Ａのａ−Ｓｉ膜３に例えばＸｅＣｌエキシマレ
ーザ（波長：３０８ｎｍ）を用い、パルス幅２０〜５０
ｎｓ、パルスエネルギー０．２〜１．０Ｊ／ｃｍ2でレ
ーザ照射を行って、駆動回路形成領域Ａのａ−Ｓｉ膜３
をポリシリコン膜４に変化させる。なお、本実施例で
は、ＸｅＣｌエキシマレーザを用いたアニールを行った
が、この他、アルゴンレーザなどの短波長レーザをを用
いてアニールを行ってもよい。このように、水素を含有
しないａ−Ｓｉ膜３からポリシリコン膜４を形成する
と、結晶化の進んだ良質のポリシリコンが得られ高移動
度ポリシリコン／ＴＦＴの形成が可能となる。これは、
堆積されたａ−Ｓｉは、水素を含有していないため、ダ
ングリングボンドの数が多く、アニールを行うとこのダ
ングリングボンドの数が多いほど、アニール中にＳｉ原
子が再配列し、結晶成分を核にして固相成長し易く、粒
径の大きいポリシリコンが得られる。
【０００９】次に、図２（Ａ）に示すように、全面に水
素イオンをイオン注入する。なお、このイオン注入の条
件は、例えば加速電圧を１０ｋＶ、ドーズ量を１×１０
16 ａｔｍ／ｃｍ2とする。また、この水素イオンのイオ
ン注入工程は、上記したアニールにより駆動回路形成領
域Ａのａ−Ｓｉ膜３をポリシリコン膜４に変化させた後
であれば、上記アニールの直後でなくともよい。本実施
例では、この水素イオンの注入後に、窒素（Ｎ2）雰囲
気中で、３５０°Ｃ、１時間程度の活性化アニールを行
った。このように、水素イオンをイオン注入することに
より、図２（Ａ）に示すように、画素形成領域Ｂに形成
されていたａ−Ｓｉ膜はダングリングボンドがターミネ
ートされて、ａ−Ｓｉ：Ｈ膜５に変わる。なお、水素イ
オンは、基板全面にイオン注入されるため、画素形成領
域Ｂはもとより駆動回路形成領域Ａにも水素イオンが導
入される。このため、駆動回路形成領域Ａのポリシリコ
ン膜４中のダングリングボンドをもターミネートする。
このため、ポリシリコン膜４の半導体層としての特性を
より安定させることができる。
素イオンをイオン注入する。なお、このイオン注入の条
件は、例えば加速電圧を１０ｋＶ、ドーズ量を１×１０
16 ａｔｍ／ｃｍ2とする。また、この水素イオンのイオ
ン注入工程は、上記したアニールにより駆動回路形成領
域Ａのａ−Ｓｉ膜３をポリシリコン膜４に変化させた後
であれば、上記アニールの直後でなくともよい。本実施
例では、この水素イオンの注入後に、窒素（Ｎ2）雰囲
気中で、３５０°Ｃ、１時間程度の活性化アニールを行
った。このように、水素イオンをイオン注入することに
より、図２（Ａ）に示すように、画素形成領域Ｂに形成
されていたａ−Ｓｉ膜はダングリングボンドがターミネ
ートされて、ａ−Ｓｉ：Ｈ膜５に変わる。なお、水素イ
オンは、基板全面にイオン注入されるため、画素形成領
域Ｂはもとより駆動回路形成領域Ａにも水素イオンが導
入される。このため、駆動回路形成領域Ａのポリシリコ
ン膜４中のダングリングボンドをもターミネートする。
このため、ポリシリコン膜４の半導体層としての特性を
より安定させることができる。
【００１０】次に、駆動回路形成領域Ａと画素形成領域
Ｂとの境界部の半導体層（ポリシリコン膜４およびａ−
Ｓｉ：Ｈ膜５、または、ポリシリコン膜４かａ−Ｓｉ：
Ｈ膜５のいずれか一方）をエッチングすることにより、
駆動回路形成領域Ａと画素形成領域Ｂとを分離する。そ
の後、図２（Ｂ）に示すように、画素形成領域Ｂに形成
される多数のＴＦＴのＬＤＤ形成領域のみを露出させる
レジストマスク６を周知のフォトリソグラフィー技術に
より形成し、例えばリン（Ｐ）を加速電圧が１３０ｋｅ
Ｖ、ドーズ量が１×１０13ａｔｍ／ｃｍ2の低濃度条件
でイオン注入して、ａ−Ｓｉ：Ｈ膜５にＬＤＤ領域５Ａ
を形成する。
Ｂとの境界部の半導体層（ポリシリコン膜４およびａ−
Ｓｉ：Ｈ膜５、または、ポリシリコン膜４かａ−Ｓｉ：
Ｈ膜５のいずれか一方）をエッチングすることにより、
駆動回路形成領域Ａと画素形成領域Ｂとを分離する。そ
の後、図２（Ｂ）に示すように、画素形成領域Ｂに形成
される多数のＴＦＴのＬＤＤ形成領域のみを露出させる
レジストマスク６を周知のフォトリソグラフィー技術に
より形成し、例えばリン（Ｐ）を加速電圧が１３０ｋｅ
Ｖ、ドーズ量が１×１０13ａｔｍ／ｃｍ2の低濃度条件
でイオン注入して、ａ−Ｓｉ：Ｈ膜５にＬＤＤ領域５Ａ
を形成する。
【００１１】その後、レジストマスク６を剥離して、図
３（Ａ）に示すように、新たに駆動回路形成領域Ａのポ
リシリコン膜４のＬＤＤ形成領域のみを露出させるレジ
ストマスク７をパターニングし、例えばリン（Ｐ）をポ
リシリコン膜４中にイオン注入する。このイオン注入の
条件は、駆動回路を構成するＴＦＴに設定される特性に
応じて決定する。本実施例では、加速電圧を１３０ｋｅ
Ｖ、ドーズ量を５×１０13ａｔｍ／ｃｍ2とした。この
結果、ポリシリコン膜４にＬＤＤ領域４Ａが形成でき
る。
３（Ａ）に示すように、新たに駆動回路形成領域Ａのポ
リシリコン膜４のＬＤＤ形成領域のみを露出させるレジ
ストマスク７をパターニングし、例えばリン（Ｐ）をポ
リシリコン膜４中にイオン注入する。このイオン注入の
条件は、駆動回路を構成するＴＦＴに設定される特性に
応じて決定する。本実施例では、加速電圧を１３０ｋｅ
Ｖ、ドーズ量を５×１０13ａｔｍ／ｃｍ2とした。この
結果、ポリシリコン膜４にＬＤＤ領域４Ａが形成でき
る。
【００１２】次に、レジストマスク７を剥離した後、図
３（Ｂ）に示すように、駆動回路形成領域Ａと画素形成
領域Ｂとのそれぞれに形成するＴＦＴの各チャネル領域
を覆うように、レジストマスク８をパターニングする。
そして、例えばリン（Ｐ）を加速電圧１３０ｋｅＶ、ド
ーズ量３×１０15ａｔｍ／ｃｍ2の条件でイオン注入し
て、駆動回路形成Ａと画素形成領域Ｂとに、ソース・ド
レインとなる高濃度不純物領域４Ｂ、５Ｂをそれぞれに
形成する。
３（Ｂ）に示すように、駆動回路形成領域Ａと画素形成
領域Ｂとのそれぞれに形成するＴＦＴの各チャネル領域
を覆うように、レジストマスク８をパターニングする。
そして、例えばリン（Ｐ）を加速電圧１３０ｋｅＶ、ド
ーズ量３×１０15ａｔｍ／ｃｍ2の条件でイオン注入し
て、駆動回路形成Ａと画素形成領域Ｂとに、ソース・ド
レインとなる高濃度不純物領域４Ｂ、５Ｂをそれぞれに
形成する。
【００１３】その後、レジストマスク８を剥離した後、
周知の技術を用いて図４に示すような、駆動用薄膜トラ
ンジスタ（ＴＦＴ）ａと画素用薄膜トランジスタ（ＴＦ
Ｔ）ｂを完成させる。なお、図中９はゲート絶縁膜、１
０はゲート電極、１１は絶縁膜、１２はソース・ドレイ
ン電極である。
周知の技術を用いて図４に示すような、駆動用薄膜トラ
ンジスタ（ＴＦＴ）ａと画素用薄膜トランジスタ（ＴＦ
Ｔ）ｂを完成させる。なお、図中９はゲート絶縁膜、１
０はゲート電極、１１は絶縁膜、１２はソース・ドレイ
ン電極である。
【００１４】このようにして薄膜トランジスタを製造す
ることにより、駆動回路形成領域Ａに形成される薄膜ト
ランジスタａの半導体層が水素を含有しないアモルファ
スシリコン薄膜から形成された良質のポリシリコン薄膜
となり、画素形成領域Ｂに形成される薄膜トランジスタ
ｂの半導体層が水素を含有するアモルファスシリコン薄
膜となる。このため、駆動回路を構成する薄膜トランジ
スタａを高移動度ポリシリコン／ＴＦＴに作成でき、駆
動信号を良好に制御することができる。そして、画素形
成領域Ｂに形成される薄膜トランジスタｂは、液晶駆動
に必要なオン・オフ電流比の大きなスイッチングが得ら
れる水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）／Ｔ
ＦＴで作成することができる。
ることにより、駆動回路形成領域Ａに形成される薄膜ト
ランジスタａの半導体層が水素を含有しないアモルファ
スシリコン薄膜から形成された良質のポリシリコン薄膜
となり、画素形成領域Ｂに形成される薄膜トランジスタ
ｂの半導体層が水素を含有するアモルファスシリコン薄
膜となる。このため、駆動回路を構成する薄膜トランジ
スタａを高移動度ポリシリコン／ＴＦＴに作成でき、駆
動信号を良好に制御することができる。そして、画素形
成領域Ｂに形成される薄膜トランジスタｂは、液晶駆動
に必要なオン・オフ電流比の大きなスイッチングが得ら
れる水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）／Ｔ
ＦＴで作成することができる。
【００１５】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。例えば、上記実施例で
は、本発明をアクティブマトリクス方式の液晶ディスプ
レイ（ＬＣＤ）におけるガラス基板１上に形成するＴＦ
Ｔの製造に適用したが、ポリシリコン／ＴＦＴとａ−Ｓ
ｉ：Ｈ／ＴＦＴとを同一基板上に形成するものであれ
ば、本発明を適用させることができる。また、上記実施
例では、駆動回路形成領域と画素形成領域との分離を、
水素イオンの注入工程の後に行ったが、その工程以前に
行ってもよい。さらに、上記実施例では、水素をイオン
注入で導入したが、画素形成領域が区切られているた
め、水素の拡散処理を行ってもよい。また、本実施例で
は、このように水素を含有しないａ−Ｓｉ膜３を減圧Ｃ
ＶＤ装置を用いて形成したが、プラズマＣＶＤ装置を用
いて水素を含有するアモルファスシリコン（以下、ａ−
Ｓｉ：Ｈという）膜を堆積させた後、例えば４５０°Ｃ
の窒素（Ｎ2）雰囲気中に１時間放置することにより、
ａ−Ｓｉ：Ｈ膜中の水素を除去（脱水素）して、ａ−Ｓ
ｉ膜３を形成してもよい。ところで、本実施例では、全
面に水素をイオン注入したが、画素形成領域Ｂのみにイ
オン注入するように、駆動回路形成領域Ａ側にマスクを
形成すれば駆動用薄膜トランジスタトヘリン等の不純物
がドープされやすく、容易にＬＤＤ領域４Ａ及び高濃度
不純物領域４Ｂを形成することができる。
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。例えば、上記実施例で
は、本発明をアクティブマトリクス方式の液晶ディスプ
レイ（ＬＣＤ）におけるガラス基板１上に形成するＴＦ
Ｔの製造に適用したが、ポリシリコン／ＴＦＴとａ−Ｓ
ｉ：Ｈ／ＴＦＴとを同一基板上に形成するものであれ
ば、本発明を適用させることができる。また、上記実施
例では、駆動回路形成領域と画素形成領域との分離を、
水素イオンの注入工程の後に行ったが、その工程以前に
行ってもよい。さらに、上記実施例では、水素をイオン
注入で導入したが、画素形成領域が区切られているた
め、水素の拡散処理を行ってもよい。また、本実施例で
は、このように水素を含有しないａ−Ｓｉ膜３を減圧Ｃ
ＶＤ装置を用いて形成したが、プラズマＣＶＤ装置を用
いて水素を含有するアモルファスシリコン（以下、ａ−
Ｓｉ：Ｈという）膜を堆積させた後、例えば４５０°Ｃ
の窒素（Ｎ2）雰囲気中に１時間放置することにより、
ａ−Ｓｉ：Ｈ膜中の水素を除去（脱水素）して、ａ−Ｓ
ｉ膜３を形成してもよい。ところで、本実施例では、全
面に水素をイオン注入したが、画素形成領域Ｂのみにイ
オン注入するように、駆動回路形成領域Ａ側にマスクを
形成すれば駆動用薄膜トランジスタトヘリン等の不純物
がドープされやすく、容易にＬＤＤ領域４Ａ及び高濃度
不純物領域４Ｂを形成することができる。
【００１６】
【発明の効果】以上の説明から明らかなように、この発
明によれば、駆動回路の薄膜トランジスタと画素部の薄
膜トランジスタとが共に良好な電気的特性を有すること
ができ、しかも工程数も削減できるという効果を奏す
る。
明によれば、駆動回路の薄膜トランジスタと画素部の薄
膜トランジスタとが共に良好な電気的特性を有すること
ができ、しかも工程数も削減できるという効果を奏す
る。
【図１】（Ａ）および（Ｂ）は本発明の実施例の工程を
示す要部断面図。
示す要部断面図。
【図２】（Ａ）および（Ｂ）は本発明の実施例の工程を
示す要部断面図。
示す要部断面図。
【図３】（Ａ）および（Ｂ）は本発明の実施例の工程を
示す要部断面図。
示す要部断面図。
【図４】本発明の実施例に係る薄膜トランジスタの要部
断面図。
断面図。
【図５】ガラス基板における駆動回路形成領域と画素形
成領域とを示す平面説明図。
成領域とを示す平面説明図。
１ ガラス基板 ３ ａ−Ｓｉ膜 ４ ポリシリコン膜 ５ ａ−Ｓｉ：Ｈ膜 Ａ 駆動回路形成領域 Ｂ 画素形成領域 ａ 駆動用薄膜トランジスタ ｂ 画素用薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 9056−4Ｍ Ｈ０１Ｌ 29/78 ６２７ Ｅ
Claims (4)
- 【請求項１】 基板の駆動回路形成領域にポリシリコン
薄膜トランジスタを形成し、前記基板の画素形成領域に
アモルファスシリコン薄膜トランジスタ形成する、薄膜
トランジスタの製造方法において、 前記基板の前記駆動回路形成領域と前記画素形成領域と
に実質的に、水素を含有しないアモルファスシリコン薄
膜を形成し、前記駆動回路形成領域の前記アモルファス
シリコン薄膜をアニールしてポリシリコン薄膜にし、そ
の後、前記画素形成領域のアモルファスシリコン薄膜に
水素を導入することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項２】 前記アニールをレーザ照射で行う請求項
１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記水素の導入をイオン注入で行う請求
項１記載の薄膜トランジスタの製造方法。 - 【請求項４】 前記イオン注入を基板全面に行う請求項
３記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30267394A JPH08139335A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30267394A JPH08139335A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139335A true JPH08139335A (ja) | 1996-05-31 |
Family
ID=17911813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30267394A Pending JPH08139335A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139335A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| CN100377363C (zh) * | 1997-01-20 | 2008-03-26 | 株式会社半导体能源研究所 | 一种便携式信息终端和一种摄象机 |
| US7417252B2 (en) * | 2003-07-18 | 2008-08-26 | Samsung Sdi Co., Ltd. | Flat panel display |
| US8421939B2 (en) | 2004-12-17 | 2013-04-16 | Sharp Kabushiki Kaisha | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device |
| CN103762172A (zh) * | 2011-08-23 | 2014-04-30 | 广东中显科技有限公司 | 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 |
| US9097953B2 (en) | 1999-02-12 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
-
1994
- 1994-11-14 JP JP30267394A patent/JPH08139335A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100377363C (zh) * | 1997-01-20 | 2008-03-26 | 株式会社半导体能源研究所 | 一种便携式信息终端和一种摄象机 |
| JP2000299470A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4731655B2 (ja) * | 1999-02-12 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9097953B2 (en) | 1999-02-12 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| US7417252B2 (en) * | 2003-07-18 | 2008-08-26 | Samsung Sdi Co., Ltd. | Flat panel display |
| US8350267B2 (en) | 2003-07-18 | 2013-01-08 | Samsung Display Co., Ltd. | Flat panel display |
| US8659026B2 (en) | 2003-07-18 | 2014-02-25 | Samsung Display Co., Ltd. | Flat panel display |
| US8421939B2 (en) | 2004-12-17 | 2013-04-16 | Sharp Kabushiki Kaisha | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device |
| CN103762172A (zh) * | 2011-08-23 | 2014-04-30 | 广东中显科技有限公司 | 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613613B2 (en) | Thin film type monolithic semiconductor device | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| US6323069B1 (en) | Method of manufacturing a thin film transistor using light irradiation to form impurity regions | |
| JP2762215B2 (ja) | 薄膜トランジスタおよび半導体装置の作製方法 | |
| US5869362A (en) | Method of manufacturing semiconductor device | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3326013B2 (ja) | 半導体装置の作製方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11163366A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0645355A (ja) | 薄膜トランジスタの製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 |