CN103762172A - 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 - Google Patents

一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 Download PDF

Info

Publication number
CN103762172A
CN103762172A CN201110461863.5A CN201110461863A CN103762172A CN 103762172 A CN103762172 A CN 103762172A CN 201110461863 A CN201110461863 A CN 201110461863A CN 103762172 A CN103762172 A CN 103762172A
Authority
CN
China
Prior art keywords
polysilicon
photoresist
bridged
line
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110461863.5A
Other languages
English (en)
Inventor
赵淑云
郭海成
王文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Original Assignee
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd filed Critical GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority to CN201110461863.5A priority Critical patent/CN103762172A/zh
Publication of CN103762172A publication Critical patent/CN103762172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28229Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种制备具有搭桥晶粒结构的多晶硅薄膜的方法,包括:1)在多晶硅薄膜上旋涂光刻胶;2)利用纳米压印技术在光刻胶中形成高低起伏的厚度对比;3)通过离子注入进行掺杂。

Description

一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
技术领域
本发明涉及多晶硅技术,更具体地涉及一种晶粒多晶硅薄膜技术。
背景技术
在传统的有源矩阵显示领域,TFT通常是用非晶硅(a-Si)材料做成的。这主要是因为其在大面积玻璃底板上的低处理温度和低制造成本。最近多晶硅用于高分辨率的液晶显示器(LCD)和有源有机电致发光显示器(AMOLED)。多晶硅还有着在玻璃基板上集成电路的优点。此外,多晶硅具有较大像素开口率的可能性,提高了光能利用效率并且减少了LC和底部发光OLED显示器的功耗。众所周知,多晶硅TFT更适合用于驱动OLED像素,不仅因为OLED是电流驱动设备,a-Si TFT有驱动OLED的长期可靠性问题,而且也是因为非晶硅电子迁移率较小,需要大的W/L的比例,以提供足够的OLED像素驱动电流。因此,对于高清晰度显示器,高品质多晶硅TFT是必不可少的。
为了实现有源矩阵TFT显示板的工业化生产,需要非常高的多晶硅薄膜的质量。它需要满足在大面积的玻璃基板上低温处理,低成本的制造,制造工艺稳定,高性能,器件性能的高均匀性和高可靠性。
高温多晶硅技术可以用来实现高性能的TFT,但它不能被应用在商业面板中使用的普通玻璃基板。在这种情况下,必须使用低温多晶硅(LTPS)。有三个主要的LTPS技术:(1)在600℃下退火很长一段时间的固相结晶(SPC);(2)准分子激光结晶、退火(ELC/ELA)或快速加热退火;(3)金属诱导结晶(MIC)。ELC可以产生最佳效果,但受限于高的设备投资和维护成本,而且玻璃基板的尺寸也难以进一步增加。SPC是最便宜的技术,但需要在600℃下退火24小时左右才结晶。MIC的缺点是金属污染和TFT器件的非均匀性。从而,还没有任何一种技术能够满足所有上述的低成本和高性能的要求。
所有的多晶硅薄膜材料的共同点是,薄膜上的晶粒的结晶方向的大小和形状在本质上是随机分布。当这种多晶硅薄膜被用做TFT的有源层,TFT的电学特性受限于沟道中出现的晶界。晶粒的分布是随机的,使得整个基板的TFT的电学特性不均匀。正是这种电学特性分布离散的问题,使得最终的显示出现如mura的缺陷和非均匀的亮度。
发明内容
为克服上述缺陷,本申请提出一种新的方法来改善以上的TFT特性,包括ELA、SPC和MIC技术。通过掺杂多晶硅线,本征的多晶硅是由掺杂的平行线,称之为搭桥晶粒结构(BG)进行连接。
本发明提供一种制备具有搭桥晶粒结构的多晶硅薄膜的方法,包括:
1)在多晶硅薄膜上旋涂光刻胶;
2)利用纳米压印技术在光刻胶中形成高低起伏的厚度对比;
3)通过离子注入进行掺杂。
本发明提供又一种制备具有搭桥晶粒结构的多晶硅薄膜的方法,包括:
1)在非晶硅薄膜上旋涂光刻胶;
2)利用纳米压印技术在光刻胶中形成高低起伏的厚度对比;
3)通过离子注入进行掺杂;
4)使非晶硅薄膜结晶化。
这种先在非晶硅上掺杂形成BG线再结晶的方法,与先把非晶硅结晶,再在多晶硅上形成BG线的方法相比,至少具有以下优点:当在非晶硅上进行P型掺杂,退火时更能促进非晶硅的结晶;由于掺杂物质在非晶硅结晶时会进行扩散,利用这点,可以更好地控制掺杂区与非掺杂区的比例,进一步地缩小存在于非掺杂区的晶界的几率,同时降低短路的风险;再有,由于退火工艺是在掺杂之后,在把非晶硅结晶化的同时也把掺杂物激活了。
根据本发明提供的方法,其中高低起伏的厚度对比的周期为300纳米至1000纳米。
根据本发明提供的方法,其中掺杂浓度在1012/cm2到1016/cm2范围内。
使用这种BG多晶硅层作为有源层,保证电流垂直流过平行线TFT设计,晶界的影响可以减少。阈值电压,开关比率,器件迁移率,整个基板的均匀性,亚阈值斜率和器件的可靠性这些重要的特性都可以使用现在的这种技术得到改进。这些改进,同时也可以使得成本较低,价格更为低廉,使高性能的LTPS TFT成为现实。
附图说明
以下参照附图对本发明实施例作进一步说明,其中:
图1a和图1b分别为低温多晶硅薄膜和对应的势垒分布的示意图;
图2a和图2b分别为搭桥晶粒多晶硅薄膜和对应的势垒分布的示意图;
图3为形成BG线结构的横截面示意图;
图4为以PR1075形成的周期为1μm的BG线图案的SEM图片;
图5为劳埃德干涉示意图;
图6为使用LIL形成BG线的横截面示意图;
图7为通过LIL系统实现的正胶片的SEM图片;
图8为通过LIL系统实现的负胶片的SEM图片;
图9为NIL过程示意图,图9a为压膜,图9b为脱模;
图10a、10b和10c分别为样品A、样品B和样品C结晶的横截面示意图;
图11为所有样品通过光刻胶和离子注入形成BG线后的横截面示意图;
图12a、12b和12c为TMAH刻蚀大晶粒多晶硅、小晶粒多晶硅和SR-MILC多晶硅的显微照片。
具体实施方式
通常情况下,多晶硅由两个部分组成,一种是单一的晶粒区域,另一种是晶界。晶粒内的导电特性几乎是相同的,而跨晶界的传导较差,这会导致整体的迁移率的损失和阈值电压的增加。多晶硅薄膜的薄膜晶体管(TFT)的有源通道通常由这样的多晶硅薄膜组成。随意性和变化的导电特性不利于显示性能和画面质量。典型的多晶硅结构图如图1a所示,低温多晶硅薄膜包括晶粒和晶粒的边界。相邻的晶粒之间有明显的晶界。通常情况下,晶粒的长度是在几十纳米,到几微米大小之间,被认为是一个单一的晶体。晶界处通常分布有很多错位,堆栈故障和悬挂键缺陷。由于不同的制备方法,低温多晶硅薄膜内的晶粒可能是随机分布或呈方向性分布的。
在晶界存在严重缺陷,将引起高势垒,如在图1b所示。势垒(或斜势垒的垂直分量)垂直方向的载流子传输会影响到初始状态和载流能力。这种低温多晶硅薄膜制备的薄膜晶体管阈值电压,场效应迁移率都受限于晶界势垒。起连结作用的晶粒边界应用于TFT时,也会在高的反向栅极电压下,造成较大的漏电流。
搭桥晶粒(BG)的多晶硅技术是在TFT的有源层,通过使用平行导电带或线连接晶粒的技术。形成导电带或垂直方向的电流流过的晶粒的跨越线,可以大大提高TFT的性能。这些跨越线可以减少结晶晶界的影响,如在图2(b)中所示。这种结构被定义为搭桥晶粒(BG)的结构。
所述“搭桥”是由平行的高掺杂的线条组成,我们称之为BG线。多晶硅薄膜上形成的BG线应狭窄,彼此非常接近。该线的宽度和间距应与晶粒的大小类似。导电线不应互相接触,并应涵盖整个多晶硅薄膜以便以后处理。BG线的主要功能是在晶粒之间垂直于电流的流动方向架桥。因此,电流沿着这些线路流动不再是一个重要问题。
图2a为所示的搭桥晶粒结构的多晶硅薄膜示意图。导电线垂直于电流的流动方向。这些导电线可用p或n型掺杂半导体掺杂离子形成。掺杂量可以调整,以创建导电通道,通常在1012/cm2到1016/cm2范围。掺杂的模式可以用各种的方法进行,如简单的光刻,激光干涉,或纳米压印光刻技术等。
实施例1
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法,包括:
1)在多晶硅薄膜表面旋涂一层PR 1075光刻胶,PR光刻胶旋涂之后,样品被加热到90度进行软烤,加热时间为1分钟,软烤的目的是为了减少光刻胶的溶剂,从~20%到~5%,同时释放诱导旋涂薄膜的应力,软烤后,使用ASM PAS5000步进光刻机在波长为365nm光下对光刻胶进行曝光,在110℃烧烤1分钟之后,然后样品被浸泡到FHD-530秒进行显影处理,显露在光下的光刻胶溶解在溶解液里,并没有接触到光的部分是保持原样,从而使BG线图形转移到光刻胶上(如图3所示),形成周期为1μm的BG线图案(其SEM照片如图4所示);
2)在120℃硬烤后,样品被送到CF3000里进行离子注入。
NFF(The Nanoelectronics Fabrication Facility纳米电子制造工厂)的ASML 5000型的步进光刻机,比率为5比1,这保证了最小线宽和最小间隔为0.5μm。因此,最低的线周期限制在1μm。
本实施例通过光刻生成BG图案和离子注入两个步骤,得到了由单个重复周期为1μm的掺杂多晶硅平行线组成的BG线。
在其他实施例中,也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅,即BG线可以形成在结晶前或后。
这种先在非晶硅上掺杂形成BG线再结晶的方法,与先把非晶硅结晶,再在多晶硅上形成BG线的方法相比,至少具有以下优点:当在非晶硅上进行P型掺杂,退火时更能促进非晶硅的结晶;由于掺杂物质在非晶硅结晶时会进行扩散,利用这点,可以更好地控制掺杂区与非掺杂区的比例,进一步地缩小存在于非掺杂区的晶界的几率,同时降低短路的风险;再有,由于退火工艺是在掺杂之后,在把非晶硅结晶化的同时也把掺杂物激活了。
实施例2
BG线图案也可以用激光干涉光刻技术(LIL)来实现,这是容易在大面积基板实现,而不需要一个掩膜版。激光干涉光刻技术(LIL)是在一个较大的区域基板上制造周期性的和准周期性图案的首选方法。
使用基于如图5所示的劳埃德干涉的装置。正规图案是由干涉激光束和反射激光束构成。由于第二束激光束是由一面非常接近基板的镜子形成,这样的设置与一个真正的双光束干涉设置相比,其对振动不太敏感。干涉图案的周期,以及在基板上的抗蚀层光栅记录,是由公式P=λ/(2sinθ)决定。使用363.8nm的光源,300纳米至1000纳米的周期,是可以很容易调出的。
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法,包括:
1)在多晶硅薄膜上旋涂一层280nm的防反射涂层(ARC)并在175℃下硬烤,然后于ARC层上旋涂
Figure BSA00000653927400061
厚的PR 1075光刻胶,把样品放到90度环境加热1mins,然后把光刻胶放在LIL系统中进行曝光,如对于PR1075光刻胶,选
Figure BSA00000653927400062
光能,曝光后在110℃烧烤1分钟,然后样品被浸泡到FHD-530秒进行显影处理,从而使BG线图形转移到光刻胶上,其截面结构示意图如图6所示;
2)在120℃硬烤后,样品被送到CF3000离子注入系统进行BG离子注入,经过BG离子注入后,PR胶在氧等离子体温度在100℃环境下30min剥夺去除。
本实施例得到的多晶硅薄膜可以被称为BG-poly-Si,可以作为TFT有源层使用。
图7为使用LIL系统的正胶的SEM照片。应该指出,使用正性光刻胶形成光栅图案通常的PR线比沟槽狭窄,如图7所示。在这种情况下,离子注入和激活后,由于注入横向蔓延的现象和在激活过程中的扩散等原因,邻近BG线太容易发生短路。
要解决这个问题,经LIL系统曝光后,可在氨气环境下90℃加热30分钟。然后样品被推进暴露在200mJ/cm2能源的UV光环境。最后,经过处理后,正胶变为负胶,显影后如图8所示,能够使后续形成的BG线间距增大,防止由于注入横向蔓延的现象和在激活过程中的扩散等原因使邻近的BG线短路。
本实施例通过激光干涉光刻技术(LIL)生成BG图案和离子注入两个步骤,得到了由重复周期为300纳米至1000纳米的掺杂多晶硅平行线组成的BG线。
在其他实施例中,也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅,即BG线可以形成结晶前或后。
实施例3
另一种能够实现了小尺寸的BG线图案的方式是纳米压印光刻(NIL)技术。NIL是一个简单的光刻工艺,具有成本低,高量产和高分辨率。它是通过在抗蚀剂上的印记的机械变形和后续工序来形成图案化。抗蚀剂的印记通常是由一个单体或聚合物制剂经过印制在热或紫外光固化过程中形成的。
NIL的原理如图9所示,将有着纳米尺度的起伏形状表面的硬模具压入在基板上聚合物材料,从而在聚合物材料上形成高低起伏的厚度对比。薄薄的聚合物材料的残积层是有意留模具突起部分的底下,作为柔软的缓冲层,以防止硬模具直接影响到基板,同时也有效保护模具表面细腻的纳米尺度的起伏形状表面以及设备表面。经过NIL处理之后,使BG形图案转移到基板上,然后再进行BG离子注入。
实施例4
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法,包括:
1)在Eagel2000玻璃基板上,使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si;
2)在1%的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后,放进温度为550度的氧化环境15分钟,使a-Si表面形成一层SiO2纳米氧化层;
3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶,采用镍硅合金作为靶材,镍硅比为:Ni∶Si=1∶9,溅射是在氩气与氧气200∶1的比例混合环境中进行,溅射直流电源是7W,溅射时间为90秒;
4)在590度N2气氛下加热6个小时,到a-Si完全结晶为止,图10a为该结晶方案的截面示意图;
5)浸泡120℃混合溶液H2SO4+H2O2中10分钟,以去除表面上残留的镍。然后放到1%的氟氢酸(HF)浸泡1分钟,以去除纳米涂层,再沉积100nm的LTO;
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案,BG线周期是1微米。
7)在120℃烘烤30分钟后,对于所有的P沟道TFT,在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂,对于所有的N型TFT,用磷为BG掺杂,这里的BG掺杂是通过两个步骤进行,在每一步的剂量为1E15/cm2,注入能量分别为80KeV和130KeV,得到如图11所示的结构;
8)使用氧等离子体在100摄氏度下30分钟剥离光刻胶,去除PR光刻胶之后,100nm的LTO也使用777的湿刻去除。在BG这一步完成后,整个部分掺杂多晶硅薄膜可以称为BG-poly-Si,可用于TFT有源层。
利用缓释镍/硅氧化源层进行金属诱导结晶的过程中,缓释镍/硅氧化源在一个相对较慢的速度中只作为镍的补充源。这种镍诱导源的镍由硅和镍硅氧化物反应中慢慢提供,这跟纯镍源提供大量的纯镍原子有很大的不同。因此,镍氧化物提供的镍量小于纯镍源,这种缓释放反应镍在多晶硅中会减少残留镍的含量。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图12a所示,本实施例得到的多晶硅为大型晶粒多晶硅,有着高迁移率、低成本和低温退火的特征。
实施例5
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法,包括:
1)在Eagel2000玻璃基板上,使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si;
2)在1%的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后,浸入温度为120度的H2SO4+H2O2混合溶液10分钟,使a-Si表面形成一层SiO2纳米层;
3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶,采用镍硅合金作为靶材,镍硅比为:Ni∶Si=1∶9,溅射是在氩气与氧气200∶1的比例混合环境中进行,溅射直流电源是7W,溅射时间为2分钟;
4)在590度N2气氛下加热6个小时,到a-Si完全结晶为止,图10b为该结晶方案的截面示意图;
5)浸泡120℃混合溶液H2SO4+H2O2中10分钟,以去除表面上残留的镍。然后放到1%的氟氢酸(HF)浸泡1分钟,以去除纳米涂层,再沉积100nm的LTO(低温氧化物);
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案,BG线周期是1微米;
7)在120℃烘烤30分钟后,对于所有的P沟道TFT,在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂,对于所有的N型TFT,用磷为BG掺杂,这里的BG掺杂是通过两个步骤进行,在每一步的剂量为1E15/cm2,注入能量分别为80KeV和130KeV,得到如图11所示的结构;
8)使用氧等离子体在100℃温度下30分钟剥离光刻胶,去除PR光刻胶之后,100nm的LTO也使用777的湿刻去除。在BG这一步完成后,整个部分掺杂多晶硅薄膜可以称为BG-poly-Si,可用于TFT有源层。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图12b所示,本实施例得到的多晶硅为小晶粒(絮状结构)的多晶硅薄膜,有着较小的迁移率和较高的镍残留量,然而这项技术具有均匀性好,成本低,退火时间短,更宽的工艺处理窗口等优点。
实施例6
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法,包括:
1)在Eagel2000玻璃基板上,使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si;
2)在1%的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后,沉积一层100纳米厚的低温氧化物(LTO);
3)通过光刻和蚀刻工艺,在LTO层上形成宽度为8微米间隔为100μm的凹槽作为诱导线(IL),如图10C所示,浸泡到120度的H2SO4+H2O2混合溶液里10分钟以去除光刻胶,溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶,采用镍硅合金作为靶材,镍硅比为:Ni∶Si=1∶9,溅射是在氩气与氧气200∶1的比例混合环境中进行,溅射直流电源是7W,溅射时间为6分钟;
4)在590℃下,N2气氛加热2小时进行结晶,图10c为该结晶方案的截面示意图;
5)沉浸到120度的H2SO4+H2O2混合溶液10分钟,以去除表面上残留的镍;
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案,BG线周期是1微米;
7)在120℃烘烤30分钟后,对于所有的P沟道TFT,在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂,对于所有的N型TFT,用磷为BG掺杂,这里的BG掺杂是通过两个步骤进行,在每一步的剂量为1E15/cm2,注入能量分别为80KeV和130KeV,得到如图11所示的结构;
8)使用氧等离子体在100℃温度下30分钟剥离光刻胶,去除PR光刻胶之后,100nm的LTO也使用777的湿刻去除。在BG这一步完成后,整个部分掺杂多晶硅薄膜可以称为BG-poly-Si,可用于TFT有源层。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图12c所示,本实施例得到的多晶硅为缓释镍诱导横向结晶(SR-MILC)多晶硅薄膜,提供了一个更广泛的工艺窗口,可以防止分批处理对多晶硅薄膜晶体管之间的工艺参数变化的影响。

Claims (4)

1.一种制备具有搭桥晶粒结构的多晶硅薄膜的方法,包括:
1)在多晶硅薄膜上旋涂光刻胶;
2)利用纳米压印技术在光刻胶中形成高低起伏的厚度对比;
3)通过离子注入进行掺杂。
2.一种制备具有搭桥晶粒结构的多晶硅薄膜的方法,包括:
1)在非晶硅薄膜上旋涂光刻胶;
2)利用纳米压印技术在光刻胶中形成高低起伏的厚度对比;
3)通过离子注入进行掺杂;
4)使非晶硅薄膜结晶化。
3.根据权利要求1或2所述的方法,其中高低起伏的厚度对比的周期为300纳米至1000纳米。
4.根据权利要求1或2所述的方法,其中掺杂浓度在1012/cm2到1016/cm2范围内。
CN201110461863.5A 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法 Pending CN103762172A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461863.5A CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201110243267 2011-08-23
CN201110243267.X 2011-08-23
CN201110256340.7 2011-09-01
CN201110256340 2011-09-01
CN201110461863.5A CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN103762172A true CN103762172A (zh) 2014-04-30

Family

ID=46702891

Family Applications (17)

Application Number Title Priority Date Filing Date
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN 201120440884 Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN201110461863.5A Pending CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461875.8A Pending CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN 201120577247 Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN201110461865.4A Pending CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN 201120440884 Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管

Family Applications After (11)

Application Number Title Priority Date Filing Date
CN201110461875.8A Pending CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN 201120577247 Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN201110461865.4A Pending CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Country Status (1)

Country Link
CN (17) CN102956499A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103235439B (zh) * 2013-04-08 2015-08-12 北京京东方光电科技有限公司 一种对盒基板及制备方法、触摸屏、显示装置
CN104282546A (zh) * 2013-07-08 2015-01-14 上海和辉光电有限公司 一种提高多晶硅层均匀性的方法
CN103700688B (zh) * 2013-12-23 2016-03-30 京东方科技集团股份有限公司 彩膜基板及其制作方法、显示装置
CN103700698B (zh) 2013-12-30 2016-06-15 北京京东方光电科技有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN104241395B (zh) * 2014-09-10 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN105514023B (zh) * 2014-09-22 2018-07-24 上海和辉光电有限公司 一种接触孔界面处理方法
CN104505340B (zh) * 2014-11-28 2017-12-26 信利(惠州)智能显示有限公司 一种低温多晶硅薄膜的制备方法
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法
CN105575974B (zh) * 2015-12-14 2018-08-14 深圳市华星光电技术有限公司 低温多晶硅tft背板的制作方法
CN106298802B (zh) * 2016-08-16 2019-05-07 武汉华星光电技术有限公司 一种ltps阵列基板及制造方法、显示面板
CN106328506B (zh) * 2016-08-31 2020-04-10 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法
CN106601873B (zh) * 2016-12-16 2018-06-29 苏州腾晖光伏技术有限公司 一种用于czts薄膜的旋涂装置及制备czts电池的方法
RU2747443C2 (ru) * 2017-01-04 2021-05-05 Ших-Сиэнь ТСЭН Пиксельная блочная структура и способ ее изготовления
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN109742028B (zh) * 2018-12-25 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
DE102019100312A1 (de) * 2019-01-08 2020-07-09 Parcan NanoTech Co. Ltd. Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN110660869A (zh) * 2019-10-27 2020-01-07 南京飞芯电子科技有限公司 一种增强型场效应晶体管的形成方法
CN112563197B (zh) * 2020-11-24 2022-03-22 惠科股份有限公司 一种主动开关及其制作方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104438A (ja) * 1992-09-22 1994-04-15 Casio Comput Co Ltd 薄膜トランジスタ
JPH08139335A (ja) * 1994-11-14 1996-05-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6232622B1 (en) * 1998-09-30 2001-05-15 Sanyo Electric Co., Ltd. Semiconductor device with high electric field effect mobility
US20060079038A1 (en) * 2004-09-30 2006-04-13 Industrial Technology Research Institute Method of fabricating an electronic device
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783047A (en) * 1980-11-10 1982-05-24 Matsushita Electric Ind Co Ltd Polycrystalline semiconductor resistor
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US6108058A (en) * 1997-04-30 2000-08-22 Tohoku Techno-Brains Corporation Field sequential Pi cell LCD with compensator
JPH11354800A (ja) * 1998-06-04 1999-12-24 Hitachi Ltd 薄膜トランジスタ及びその形成方法並びに液晶表示装置
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP3873811B2 (ja) * 2002-05-15 2007-01-31 日本電気株式会社 半導体装置の製造方法
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
TWI266427B (en) * 2004-06-01 2006-11-11 Yamanashi Tlo Co Ltd Field-effect transistor and method of manufacturing same
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
CN100592174C (zh) * 2005-05-21 2010-02-24 香港科技大学 一种透反式液晶器件及其制备方法
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
JP5295529B2 (ja) * 2007-08-13 2013-09-18 株式会社ジャパンディスプレイ 半導体装置
CN101834138A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种晶化薄膜的晶体管器件的制备方法
CN101834211A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种基于金属诱导的多晶硅薄膜
CN101853784B (zh) * 2010-05-17 2012-07-04 广东中显科技有限公司 一种横向诱导晶化低温多晶硅薄膜的方法
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法
CN102129962A (zh) * 2010-10-28 2011-07-20 广东中显科技有限公司 一种可调控的金属诱导多晶硅薄膜制造方法
CN102082098A (zh) * 2010-12-15 2011-06-01 四川虹视显示技术有限公司 生产低温多晶硅薄膜晶体管的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104438A (ja) * 1992-09-22 1994-04-15 Casio Comput Co Ltd 薄膜トランジスタ
JPH08139335A (ja) * 1994-11-14 1996-05-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6232622B1 (en) * 1998-09-30 2001-05-15 Sanyo Electric Co., Ltd. Semiconductor device with high electric field effect mobility
US20060079038A1 (en) * 2004-09-30 2006-04-13 Industrial Technology Research Institute Method of fabricating an electronic device
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Also Published As

Publication number Publication date
CN103779391A (zh) 2014-05-07
CN102956648A (zh) 2013-03-06
CN103762176A (zh) 2014-04-30
CN103762174A (zh) 2014-04-30
CN103779209A (zh) 2014-05-07
CN102955307A (zh) 2013-03-06
CN103762175A (zh) 2014-04-30
CN103762173A (zh) 2014-04-30
CN102956678A (zh) 2013-03-06
CN102956710A (zh) 2013-03-06
CN202405260U (zh) 2012-08-29
CN102956499A (zh) 2013-03-06
CN102956500A (zh) 2013-03-06
CN103779420A (zh) 2014-05-07
CN102956549A (zh) 2013-03-06
CN202405261U (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN103762172A (zh) 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN1722366B (zh) 半导体器件的制造方法
US9520420B2 (en) Method for manufacturing array substrate, array substrate, and display device
US20100171546A1 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN101656233B (zh) 薄膜晶体管基板的制造方法
CN105702623B (zh) Tft阵列基板的制作方法
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
CN105304500A (zh) N型tft的制作方法
CN104143533A (zh) 高解析度amoled背板制造方法
US20020093017A1 (en) Metal induced self-aligned crystallization of Si layer for TFT
JP2700277B2 (ja) 薄膜トランジスタの作製方法
TW200525592A (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
CN103000531A (zh) 一种用于低温多晶硅薄膜晶体管的制造方法
CN101996870B (zh) 掺杂方法和制造半导体器件的方法
WO2017136984A1 (zh) N型薄膜晶体管的制作方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN100547736C (zh) 薄膜晶体管及其有源层的制作方法与液晶显示器
CN100481466C (zh) 半导体器件
US9837542B2 (en) Polycrystalline silicon thin-film transistor
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
CN102931137B (zh) Ltps-tft阵列基板及其制造方法、显示装置
CN100590818C (zh) 薄膜晶体管及其制造方法
CN105261636A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN105161458B (zh) Tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430