CN103779420A - 一种具有搭桥晶粒结构的多晶硅薄膜晶体管 - Google Patents

一种具有搭桥晶粒结构的多晶硅薄膜晶体管 Download PDF

Info

Publication number
CN103779420A
CN103779420A CN201110461875.8A CN201110461875A CN103779420A CN 103779420 A CN103779420 A CN 103779420A CN 201110461875 A CN201110461875 A CN 201110461875A CN 103779420 A CN103779420 A CN 103779420A
Authority
CN
China
Prior art keywords
tft
film transistor
thin
crystal grain
mic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110461875.8A
Other languages
English (en)
Inventor
赵淑云
郭海成
王文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Original Assignee
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd filed Critical GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority to CN201110461875.8A priority Critical patent/CN103779420A/zh
Publication of CN103779420A publication Critical patent/CN103779420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种薄膜晶体管，包括：有源层，由多晶硅薄膜构成，该多晶硅薄膜通过横向金属诱导结晶而形成，具有长条状的晶粒，该多晶硅薄膜中具有平行的掺杂线条，所述掺杂线条连接多个晶粒；有源层上的源极和漏极；栅极绝缘层；栅极。

Description

一种具有搭桥晶粒结构的多晶硅薄膜晶体管
技术领域
本发明涉及多晶硅技术，更具体地涉及一种多晶硅薄膜晶体管。
背景技术
在传统的有源矩阵显示领域，TFT通常是用非晶硅(a-Si)材料做成的。这主要是因为其在大面积玻璃底板上的低处理温度和低制造成本。最近多晶硅用于高分辨率的液晶显示器(LCD)和有源有机电致发光显示器(AMOLED)。多晶硅还有着在玻璃基板上集成电路的优点。此外，多晶硅具有较大像素开口率的可能性，提高了光能利用效率并且减少了LC和底部发光OLED显示器的功耗。众所周知，多晶硅TFT更适合用于驱动OLED像素，不仅因为OLED是电流驱动设备，a-Si TFT有驱动OLED的长期可靠性问题，而且也是因为非晶硅电子迁移率较小，需要大的W/L的比例，以提供足够的OLED像素驱动电流。因此，对于高清晰度显示器，高品质多晶硅TFT是必不可少的。
为了实现有源矩阵TFT显示板的工业化生产，需要非常高的多晶硅薄膜的质量。它需要满足在大面积的玻璃基板上低温处理，低成本的制造，制造工艺稳定，高性能，器件性能的高均匀性和高可靠性。
高温多晶硅技术可以用来实现高性能的TFT，但它不能被应用在商业面板中使用的普通玻璃基板。在这种情况下，必须使用低温多晶硅(LTPS)。有三个主要的LTPS技术：(1)在600℃下退火很长一段时间的固相结晶(SPC)；(2)准分子激光结晶、退火(ELC/ELA)或快速加热退火；(3)金属诱导结晶(MIC)。ELC可以产生最佳效果，但受限于高的设备投资和维护成本，而且玻璃基板的尺寸也难以进一步增加。SPC是最便宜的技术，但需要在600℃下退火24小时左右才结晶。MIC的缺点是金属污染和TFT器件的非均匀性。从而，还没有任何一种技术能够满足所有上述的低成本和高性能的要求。
所有的多晶硅薄膜材料的共同点是，薄膜上的晶粒的结晶方向的大小和形状在本质上是随机分布。当这种多晶硅薄膜被用做TFT的有源层，TFT的电学特性受限于沟道中出现的晶界。晶粒的分布是随机的，使得整个基板的TFT的电学特性不均匀。正是这种电学特性分布离散的问题，使得最终的显示出现如mura的缺陷和非均匀的亮度。
发明内容
为克服上述缺陷，本申请提出一种新的方法来改善以上的TFT特性，包括ELA、SPC和MIC技术。通过掺杂多晶硅线，本征的多晶硅是由掺杂的平行线，称之为搭桥晶粒结构(BG)进行连接。
本发明提供一种薄膜晶体管，包括：
有源层，由多晶硅薄膜构成，该多晶硅薄膜通过横向金属诱导结晶而形成，具有长条状的晶粒，该多晶硅薄膜中具有平行的掺杂线条，所述掺杂线条连接多个晶粒；
有源层上的源极和漏极；
栅极绝缘层；
栅极。
根据本发明提供的薄膜晶体管，其中所述导电带或导电线由掺杂硼或磷的线条组成。
根据本发明提供的薄膜晶体管，其中所述平行的掺杂线条的方向垂直于电流方向。
根据本发明提供的薄膜晶体管，其中掺杂线条的周期与晶粒大小类似。
根据本发明提供的薄膜晶体管，其中诱导线的宽度是8微米，两条相邻诱导线之间的距离是100微米。
根据本发明提供的薄膜晶体管，其中电流平行于结晶方向。
根据本发明提供的薄膜晶体管，其中电流垂直于结晶方向。
根据本发明提供的薄膜晶体管，其中掺杂线条的宽度为0.5微米。
根据本发明提供的薄膜晶体管，其中掺杂线条之间的距离为0.5微米。
根据本发明提供的薄膜晶体管，其中沟道宽度为10μm，沟道长度为1μm至20μm。
使用这种BG多晶硅层作为有源层，保证电流垂直流过平行线TFT设计，晶界的影响可以减少。阈值电压，开关比率，器件迁移率，整个基板的均匀性，亚阈值斜率和器件的可靠性这些重要的特性都可以使用现在的这种技术得到改进。这些改进，同时也可以使得成本较低，价格更为低廉，使高性能的LTPS TFT成为现实。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1a和图1b分别为低温多晶硅薄膜和对应的势垒分布的示意图；
图2a和图2b分别为搭桥晶粒多晶硅薄膜和对应的势垒分布的示意图；
图3为形成BG线结构的横截面示意图；
图4为以PR1075形成的周期为1μm的BG线图案的SEM图片；
图5a、5b和5c分别为样品A、样品B和样品C结晶的横截面示意图；
图6为所有样品通过光刻胶和离子注入形成BG线后的横截面示意图；
图7a、7b和7c为TMAH刻蚀大晶粒多晶硅、小晶粒多晶硅和SR-MILC多晶硅的显微照片；
图8为BG TFT结构横截面示意图；
图9a为以Vgs作为函数的有BG和无BG的P沟道大晶粒MIC TFT的转移特征曲线，图9b为以Vgs作为函数的有BG和无BG的P沟道大晶粒MIC TFT的输出电流比图；
图10a和10b为在Vds＝-0.1V和Vds＝-5V情况下BG大晶粒MIC TFT和非BG大晶粒MIC TFT的跨导；
图11a和11b分别为均匀分布的50个大晶粒MIC TFTs和50个BG大晶粒MIC TFTs的TFT的Vth和GIDL性能差异；
图12a和12b分别为以Vgs作为函数的，有着BG结构和没有BG结构的P型小晶粒MIC多晶硅TFT的转移特性曲线，和以Vgs作为函数的，有着BG结构和没有BG结构的P型小晶粒MIC多晶硅TFT的输出电流比；
图13a和13b分别为在Vds＝-0.1V和Vds＝-5V时BG小晶粒MIC TFT和非BG小晶粒MIC TFT的跨导；
图14a和14b分别为均匀分布的小晶粒MIC TFTs and BG小晶粒MICTFTs的Vth和GIDL性能的差异；
图15a和15b分别为以Vgs为函数，有BG和无BG结构的P型沟道SR-MILCTFTs的转移特征曲线，和以Vgs为函数，有BG和无BG结构的P型沟道SR-MILCTFTs的输出电流比；
图16为TMAH的蚀刻后的SR-MILC多晶硅的区域微观图.可以看到晶粒及其低角度晶界与MILC方向基本平行，已用点线圈标出A型和B型TFTs的电流方向平行和垂直于MILC方向；
图17为一般的A型和B型SR-MILC TFTs的特有的对数比例曲线，主要的差异在于亚阈值区域；
图18为以沟道长度作为函数，萃取A型和B型TFTs的Vth平均值和标准偏差(S.D.)；
图19为A和B型的常规SR-MILC TFT的特有线性刻度的I-V曲线，可以看出在开态领域有最大的差别；
图20为当Vds＝-0.1V和Vgs＝-18V时，A型和B型poly-Si TFTs的萃取电阻率；
图21为BG结构的A型和B型TFTs的Vth；
图22为BG结构的A型和B型TFTs的电阻率。
具体实施方式
通常情况下，多晶硅由两个部分组成，一种是单一的晶粒区域，另一种是晶界。晶粒内的导电特性几乎是相同的，而跨晶界的传导较差，这会导致整体的迁移率的损失和阈值电压的增加。多晶硅薄膜的薄膜晶体管(TFT)的有源通道通常由这样的多晶硅薄膜组成。随意性和变化的导电特性不利于显示性能和画面质量。典型的多晶硅结构图如图1a所示，低温多晶硅薄膜包括晶粒和晶粒的边界。相邻的晶粒之间有明显的晶界。通常情况下，晶粒的长度是在几十纳米，到几微米大小之间，被认为是一个单一的晶体。晶界处通常分布有很多错位，堆栈故障和悬挂键缺陷。由于不同的制备方法，低温多晶硅薄膜内的晶粒可能是随机分布或呈方向性分布的。
在晶界存在严重缺陷，将引起高势垒，如在图1b所示。势垒(或斜势垒的垂直分量)垂直方向的载流子传输会影响到初始状态和载流能力。这种低温多晶硅薄膜制备的薄膜晶体管阈值电压，场效应迁移率都受限于晶界势垒。起连结作用的晶粒边界应用于TFT时，也会在高的反向栅极电压下，造成较大的漏电流。
搭桥晶粒(BG)的多晶硅技术是在TFT的有源层，通过使用平行导电带或线连接晶粒的技术。形成导电带或垂直方向的电流流过的晶粒的跨越线，可以大大提高TFT的性能。这些跨越线可以减少结晶晶界的影响，如在图2(b)项所示。这种结构被定义为搭桥晶粒(BG)的结构。
所述“搭桥”是由平行的高掺杂的线条组成，我们称之为BG线。多晶硅薄膜上形成的BG线应狭窄，彼此非常接近。该线的宽度和间距应与晶粒的大小类似。导电线不应互相接触，并应涵盖整个多晶硅薄膜以便以后处理。BG线的主要功能是在晶粒之间垂直于电流的流动方向架桥。因此，电流沿着这些线路流动不再是一个重要问题。
图2a为所示的搭桥晶粒结构的多晶硅薄膜示意图。导电线垂直于电流的流动方向。这些导电线可用p或n型掺杂半导体掺杂离子形成。掺杂量可以调整，以创建导电通道，通常在1012/cm2到1016/cm2范围。掺杂的模式可以用各种的方法进行，如简单的光刻，激光干涉，或纳米压印光刻技术等。
实施例1
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在多晶硅薄膜表面旋涂一层PR 1075光刻胶，PR光刻胶旋涂之后，样品被加热到90度进行软烤，加热时间为1分钟，软烤的目的是为了减少光刻胶的溶剂，从～20％到～5％，同时释放诱导旋涂薄膜的应力，软烤后，使用ASM PAS5000步进光刻机在波长为365nm光下对光刻胶进行曝光，在110℃烧烤1分钟之后，然后样品被浸泡到FHD-5 30秒进行显影处理，显露在光下的光刻胶溶解在溶解液里，并没有接触到光的部分是保持原样，从而使BG线图形转移到光刻胶上(如图3所示)，形成周期为1μm的BG线图案(其SEM照片如图4所示)；
2)在120℃硬烤后，样品被送到CF3000里进行离子注入。
NFF(The Nanoelectronics Fabrication Facility纳米电子制造工厂)的ASML 5000型的步进光刻机，比率为5比1，这保证了最小线宽和最小间隔为0.5μm。因此，最低的线周期限制在1μm。
本实施例通过光刻生成BG图案和离子注入两个步骤，得到了由单个重复周期为1μm的掺杂多晶硅平行线组成的BG线。
在其他实施例中，也可以在非晶硅上先形成BG线后再将非晶硅结晶成多晶硅，即BG线可以形成在结晶前或后。
这种先在非晶硅上掺杂形成BG线再结晶的方法，与先把非晶硅结晶，再在多晶硅上形成BG线的方法相比，至少具有以下优点：当在非晶硅上进行P型掺杂，退火时更能促进非晶硅的结晶；由于掺杂物质在非晶硅结晶时会进行扩散，利用这点，可以更好地控制掺杂区与非掺杂区的比例，进一步地缩小存在于非掺杂区的晶界的几率，同时降低短路的风险；再有，由于退火工艺是在掺杂之后，在把非晶硅结晶化的同时也把掺杂物激活了。
实施例2
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在Eagel2000玻璃基板上，使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si；
2)在1％的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后，放进温度为550度的氧化环境15分钟，使a-Si表面形成一层SiO2纳米氧化层；
3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为：Ni∶Si＝1∶9，溅射是在氩气与氧气200∶1的比例混合环境中进行，溅射直流电源是7W，溅射时间为90秒；
4)在590℃N2气氛下加热6个小时，到a-Si完全结晶为止，图5a为该结晶方案的截面示意图；
5)浸泡120℃混合溶液H2SO4+H2O2中10分钟，以去除表面上残留的镍。然后放到1％的氟氢酸(HF)浸泡1分钟，以去除纳米涂层，再沉积100nm的LTO；
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是1微米。
7)在120℃烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为1E15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
8)使用氧等离子体在100摄氏度下30分钟剥离光刻胶，去除PR光刻胶之后，100nm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
利用缓释镍/硅氧化源层进行金属诱导结晶的过程中，缓释镍/硅氧化源在一个相对较慢的速度中只作为镍的补充源。这种镍诱导源的镍由硅和镍硅氧化物反应中慢慢提供，这跟纯镍源提供大量的纯镍原子有很大的不同。因此，镍氧化物提供的镍量小于纯镍源，这种缓释放反应镍在多晶硅中会减少残留镍的含量。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7a所示，本实施例得到的多晶硅为大型晶粒多晶硅，有着高迁移率、低成本和低温退火的特征。
实施例3
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在Eagel2000玻璃基板上，使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si；
2)在1％的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后，浸入温度为120度的H2SO4+H2O2混合溶液10分钟，使a-Si表面形成一层SiO2纳米层；
3)在该纳米层上溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为：Ni∶Si＝1∶9，溅射是在氩气与氧气200∶1的比例混合环境中进行，溅射直流电源是7W，溅射时间为2分钟；
4)在590℃N2气氛下加热6个小时，到a-Si完全结晶为止，图5b为该结晶方案的截面示意图；
5)浸泡120℃混合溶液H2SO4+H2O2中10分钟，以去除表面上残留的镍。然后放到1％的氟氢酸(HF)浸泡1分钟，以去除纳米涂层，再沉积100nm的LTO(低温氧化物)；
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是1微米；
7)在120℃烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为1E15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
8)使用氧等离子体在100℃温度下30分钟剥离光刻胶，去除PR光刻胶之后，100nm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7b所示，本实施例得到的多晶硅为小晶粒(絮状结构)的多晶硅薄膜，有着较小的迁移率和较高的镍残留量，然而这项技术具有均匀性好，成本低，退火时间短，更宽的工艺处理窗口等优点。
实施例4
本实施例提供一种形成具有搭桥晶粒(BG)线的多晶硅薄膜的方法，包括：
1)在Eagel2000玻璃基板上，使用等离子体增强化学气相沉积(PEVCD)沉积300nm的氧化硅(SiO2)。然后用低压化学气相沉积(LPCVD)方法在550℃环境下沉积45纳米的a-Si；
2)在1％的氢氟酸容液(HF)里浸渍1分钟到去除的自然氧化层后，沉积一层100纳米厚的低温氧化物(LTO)；
3)通过光刻和蚀刻工艺，在LTO层上形成宽度为8微米间隔为100μm的凹槽作为诱导线(IL)，如图5C所示，浸泡到120度的H2SO4+H2O2混合溶液里10分钟以去除光刻胶，溅射一层缓释(SR)镍/硅氧化源层进行金属诱导结晶，采用镍硅合金作为靶材，镍硅比为：Ni∶Si＝1∶9，溅射是在氩气与氧气200∶1的比例混合环境中进行，溅射直流电源是7W，溅射时间为6分钟；
4)在590℃下，N2气氛加热2小时进行结晶，图5c为该结晶方案的截面示意图；
5)沉浸到120度的H2SO4+H2O2混合溶液10分钟，以去除表面上残留的镍；
6)使用实施例1中所述的波长为365nm的ASM PAS5000步进光刻机形成BG图案，BG线周期是1微米；
7)在120℃烘烤30分钟后，对于所有的P沟道TFT，在40KeV的能量和2E15/cm2剂量下使用硼为BG掺杂，对于所有的N型TFT，用磷为BG掺杂，这里的BG掺杂是通过两个步骤进行，在每一步的剂量为1E15/cm2，注入能量分别为80KeV和130KeV，得到如图6所示的结构；
8)使用氧等离子体在100℃温度下30分钟剥离光刻胶，去除PR光刻胶之后，100nm的LTO也使用777的湿刻去除。在BG这一步完成后，整个部分掺杂多晶硅薄膜可以称为BG-poly-Si，可用于TFT有源层。
本实施例中提供的方法的步骤4)所得到的多晶硅薄膜被四甲基氢氧化铵(TMAH)蚀刻液在室温蚀刻后表现出的薄膜的内部结构如图7c所示，本实施例得到的多晶硅为缓释镍诱导横向结晶(SR-MILC)多晶硅薄膜，提供了一个更广泛的工艺窗口，可以防止分批处理对多晶硅薄膜晶体管之间的工艺参数变化的影响。
实施例5
本实施例提供一种薄膜晶体管的制造方法，包括：
1)利用上述实施例4提供的方法形成具有搭桥晶粒(BG)线的多晶硅薄膜；
2)用AME8110活性离子蚀刻机把这些部分掺杂的BG-poly-Si薄膜图案化成有源岛；
3)经过干式蚀刻，光刻胶被氧离子去除；
4)用1％HF去除自然氧化层之后，在425℃经LPCVD沉积100nm的低温氧化物(LTO)作为栅极绝缘层；
5)沉积300nm的铝(或280nm的多晶硅)并图案化成栅电极，对P型和N型TFT的源漏极分别进行剂量为4×1015/cm2的硼和磷掺杂；
6)沉积一层500nm的LTO隔离层并同时激活掺杂物；
7)刻蚀接触孔，然后溅射一层700nm的铝-1％硅的接触导线并图案化，形成BG-poly-TFT，其横截面示意图如图8所示。
在其他实施例中，上述步骤1)还可替换成利用上述实施例5或实施例6提供的方法或者其他方法形成具有搭桥晶粒(BG)线的多晶硅薄膜。为了下文描述方便，将由实施例4形成的多晶硅薄膜(大晶粒)制成的薄膜晶体管命名为样品A，将由实施例5形成的多晶硅薄膜(小晶粒)制成的薄膜晶体管命名为样品B，将由实施例6形成的多晶硅薄膜制成的薄膜晶体管命名为样品C(SR-MILC-TFT)。
为了说明根据本发明的薄膜晶体管的性能的有异性，用HP4156半导体参数分析仪分别对3种BG多晶硅TFT和无BG的TFT进行电学特性的测量以进行性能比较。Vds＝-0.1V和Vds＝-5V，通过TFT场效应迁移率(μFE)的Vgs的函数来测量转移特性曲线。阈值电压(Vth)被定义为当Vds＝-5V时，使得Id＝W/L×10-7A的VG电压。场效应迁移率(μFE)在低漏极电压(Vds＝-0.1V)时，其次方程：
μ FE = Lg m WC ox V ds
其中W和L是有效的渠道宽度和长度，gm是跨导，Cox是单位面积的栅极绝缘层电容，Vds是漏极和源极之间的电压。报告的场效应迁移率是测得的最大值。
A：样本A(BG大晶粒MIC TFTs)
图9(a)为当Vds＝-0.1V和Vds＝-5V时，Vgs函数的TFT的转移特性曲线。大晶粒BG MIC TFT的电学参数与非BG的电学参数如表1所示。BG大型晶粒MIC TFT的亚阈值摆幅(S)为0.78V/dec，而非BG的为1.02V/dec。此外，有着BG结构的阈值电压(Vth)减少了3.2V，直到-6.6V。另一个明显的改进是栅诱导漏极漏电(GIDL)。BG TFT的漏电流为6.13pA/μm，这是正常的大晶粒MIC TFT在Vgs＝10V和Vds＝-5V时的1/2000左右。从上面的对比，我们可以看到应用BG技术后，大部分的TFT参数得到显著改善。
图9(b)显示的为以Vgs作为函数，BG大晶粒MIC TFT与非BG结构TFT的输出电流比图。我们可以发现，当Vgs和Vds发生变化时，BG TFT与非BGTFT之间的电流比(γ)也会发生变化。当Vds＝-0.1V时，在区域1，如图9所示，γ是大约～0.5，这意味着漏电流减少了一半。在第2区的亚阈值区域，γ急剧增加，最大值为～70，这是在第3区域的γ值的20倍左右。当Vds＝-5V，在1区域大晶粒MIC TFT显示了独特的漏电流和栅诱导漏极漏电(GIDL)，同时，BG大晶粒MIC TFT的GIDL明显抑制到～10-10A和最小电流也下降11倍。如图9(b)所示，γ显著下降到～10-4。值得注意的是，多晶硅TFT关态漏电流的增加主要有2个原因。原因之一为在漏极区，由于施加栅极和漏极电压引起的高电场。漏电流随着Vds的增加而显著增加；第二个原因为靠近漏极区的晶粒边界缺陷密度。对于BG-TFT，在第一区的漏电流的减少也是因为这两个原因，因为BG结构架桥的效果使得晶界缺陷的减少，以及在BG-TFT的有源通道的一系列串行浅结使得电场的减少。在BG线掺硼与TFT源和漏的极性是一致的。通常情况下，非掺杂MIC多晶硅薄膜显示轻微n极性。因此，在第1区域，当Vgs比Vth小时，在没有掺杂的MIC多晶硅是n-极性而掺杂区域呈现p+极性，这就意味着有着BG结构的TFT有源通道变得一系列pn结。这也是为什么GIDL和最小电流都大大下降。
在第2区，亚阈值区，BG-线在晶粒的垂直方向对电流的流动方向起到架桥作用，使晶界势垒由BG结构得以降低，与此同时，由于BG线的掺杂，缺陷状态和边界非均匀性得以填补或终结。因此，不仅有着BG结构的TFT阈值电压比没有BG结构的TFT小～3V，同时，有着BG结构的TFT的亚阈值摆幅(S)也从1.02V/decade减少到0.78V/decade。
在区域3，开电流的增大大约与BG结构的2个因素有关。这是因为，有着BG线的TFT可以被看作成一系列短通道TFTs。因此，BG的TFT有着无热载流子效应的短沟道TFT的好处，在增加开态电流，降低阈值电压及亚阈值斜率摆幅等。
表1有着BG结构与非BG结构的P型大晶粒MIC TFT的电学参数
Figure BSA00000653996000111
图10(a)和(b)所示的是分别在Vds＝-0.1V和Vds＝-5V情况下，BG大晶粒MIC TFT和非BG大晶粒MIC TFT的跨导。
图11(a)和(b)所示的为P型沟道TFT性能上的差异，所示的为一般的大晶粒MIC TFT和BG大晶粒MIC TFT的VTH和GIDL。数据测量来自50个均匀分布在超过4英寸的玻璃晶圆上的TFT。很明显，有着BG结构的TFT比一般的大晶粒MIC TFT的GIDL值要低得多，GIDL的差异性也得到大大提高。同时，与正常的大晶粒MIC TFT相比，BG大晶粒MIC TFT也表现出更小的Vth变化，和绝对的Vth值。
B：样本B(BG小晶粒MIC TFT)
图12(a)所示的为当Vds＝-0.1V和Vds＝-5V时，有着BG结构和没有BG结构的小晶粒(或絮状结构)MIC多晶硅TFT的转移特性曲线。图12(b)所示的是以Vgs作为函数，有着BG结构和没有BG结构的小晶粒MIC多晶硅TFT的输出电流比(γ)图。表2列出了BG结构与非BG结构小晶粒MIC多晶硅TFT的电学参数。BG结构TFT与非BG结构TFT的亚阈值摆幅(S)分别是0.8V/dec和1.15V/dec。此外，有着BG结构的TFT的阈值电压(Vth)绝对值是减少了4.5V，降到6.8V。在第2区域，如图12(b)所示，亚阈值区域，当Vds＝-0.1V和Vds＝-5V时，γ显著增加，并达到最高值的～2×104和～4×103，这比在第3区的γ值大数百或上千的倍。
另一个明显的改进的是在1区域的漏电流，如图12(a)所示。当Vgs＝10V和Vds＝-5V的时，BG小晶粒MIC TFT的漏电流是14.6pA/um，这是正常的小晶粒MIC的TFT的大约1/50。正如图12(a)所示，当Vds的＝-5V，在1区域，小晶粒MIC TFT有明显的漏电流和GIDL，而BG小晶粒MIC TFT的GIDL明显抑制到～10-10A和最小电流也减少了3.1倍。如图13(b)所示，γ显着下降～2×10-2。从上面的对比，我们可以看到应用BG技术后，大部分的TFT参数得到显著改善。
表2有着BG结构与非BG结构的P型小晶粒MIC TFT的电学参数
图13(a)和(b)所示的是分别在Vds＝-0.1V和Vds＝-5V情况下，BG小晶粒MIC TFT和非BG小晶粒P型MIC TFT的跨导。
图14(a)和(b)所示的为P型沟道TFT性能上的差异，所示的为一般的小晶粒MIC TFT和BG小晶粒MIC TFT的Vth和GIDL。数据测量来自96个均匀分布在超过4英寸的玻璃晶圆上的TFT。很明显，有着BG结构的TFT比正常的小晶粒MIC TFT的GIDL值要低得多，GIDL的差异性也得到大大提高。同时，与一般的小晶粒MIC TFT相比，BG小晶粒MIC TFT也表现出更小的Vth变化。表3显示了大晶粒的MIC，BG大晶粒MIC，小颗粒MIC和BG小晶粒MIC等4种TFT的Vth和GIDL的均匀性数据。从比较中，我们可以发现，小晶粒MIC TFT比较大晶粒MIC TFT的均匀度更佳，BG大晶粒MIC TFT与BG小晶粒MIC TFT之间也发现同样的效果。由于GIDL的绝对值减少更多，BG TFT表现出更小的GIDL差异。应该指出的是，小晶粒MIC的TFT显示出比BG小晶粒MIC的TFT更小的Vth标准差。这是因为BG线的不均匀性在未来仍需要较大的改进。
表3BG与非BG结构的大晶粒与小晶粒MIC TFT的均匀性比较
Figure BSA00000653996000122
C：样本C(BG SR-MILC TFT)
图15(a)所示的为当Vds＝-0.1V和Vds＝-5V时，有着BG结构和没有BG结构的SR-MILC多晶硅TFT的转移特性曲线。图15(b)所示的是以Vgs作为函数，有着BG结构和没有BG结构的P沟道SR-MILC TFT的输出电流比(γ)图。表4列出了BG结构与非BG结构SR-MILC TFT的电学参数。BG结构TFT与非BG结构SR-MILC TFT的亚阈值摆幅(S)分别是0.95V/dec和1.34V/dec。此外，有着BG结构的TFT的阈值电压(Vth)绝对值是减少了4.1V，降到5.9V。在第2区域，如图15(b)所示，亚阈值区域，γ显著增加，并达到最高值的～100，这比在第3区的γ值大20倍。
另一个明显的改进的是TFT反向偏置时的漏电流，如图12(a)所示。当Vgs＝10V和Vds＝-5V的时，BG SR-MILC TFT的漏电流是7.26pA/um，这是一般的SR-MILC的TFT的大约1/32。正如图15(a)所示，当Vds的＝-5V，在1区域，SR-MILC TFT有明显的漏电流和GIDL，而BG SR-MILC TFT的GIDL明显抑制到～2×10-10A和最小电流也减少了3倍。如图15(b)所示，γ显着下降～3×10-2。
表4有着BG结构与非BG结构的P型SR-MILC多晶硅TFT电学参数
Figure BSA00000653996000131
实施例8
D：各向异性SR-MILC多晶硅TFT和均一性BG多晶硅TFT
本实施例提供一种SR-MILC TFT，图16为TMAH的蚀刻后的SR-MILCTFT的区域微观图。本实施例中，诱导线的宽度是8微米，两条相邻诱导线之间的距离是100微米。金属诱导侧向结晶产生于伸长晶粒和相关连的低角度晶粒边界GBS，低角度晶粒边界主要是沿着MILC方向，如图16虚线圈所示。低角度GBS和水平MILC方向之间的角度通常小于30°。这相对有序的和各向异性的微观结构与那些SPC和LPCVD多晶硅不同，其随机成核和均匀晶粒生长导致各向同性的微观结构和电气性能。采用传统LTPS TFT工艺制作两种类型的P-通道的TFT。所有的TFT有着相同的10微米的有源沟道宽度(W)，和从1微米到20微米不等的不同的沟道长度(L)。此外，所有的TFT有源通道位于优良的MILC区域，这意味着每一个TFT有源通道的边缘至少离诱导线和两条诱导线中间的LLGB线7微米。A型TFT电流平行于MILC结晶方向，B型TFT的电流垂直于MILC结晶方向。此外，BG线垂直于电流方向的BG结构被应用到A型和B型的两种薄膜晶体管，以减少这种SR-MILC多晶硅薄膜的各向异性影响。这种斑马线般的BG多晶硅薄膜是由互相平行的0.5μm固有多晶硅线和0.5μm掺硼多晶硅线重复组成。
图17为正规的SR-MILC多晶硅TFT在Vds＝-5V时典型的对数比例转移曲线，其中，A型TFT电流平行于MILC结晶方向，B型TFT的电流垂直于MILC结晶方向。在这里，TFT的宽度和长度分别为10μm和14μm。除了如图17所示，用点圈表示的亚阈值区域外，基本上所有的TFT显示相同的转移曲线。为了进一步探讨的SR-MILC多晶硅薄膜晶体管的各向异性表现，制作并仔细测量和研究了更多类型的A型和B型的TFT，L尺寸从1微米到20μm。TFT阈值电压(Vth)被定义为当Vds＝-0.1V时，使得Id＝W/L×10-9A的VG电压。为了突出在亚阈值区域的差异，对于A型和B型TFT，把Vth抽取出并以L为函数显示在图18。
如图18所示，当L小于2μm时，A型和B型TFT都表现出基本相同的VTH值和标准偏差(SD)。在亚阈值区，Id是主要的扩散电流和载流子沿着由优良结晶区域提供的高电导路径。SR-MILC的伸长优良晶粒的平均宽度为3～5微米左右，如在图16所示。当L小于2um时，对于A型和B型的TFT，扩散电流从源到漏主要还是在一个晶粒里面。因此，所有的TFT显示了相同的阈值电压和相同S.D.的。随着通道长度的增加，A型的TFT比B型的TFT就会表现出相对较小的Vth。这是因为B型TFT当通道长度大于4μm时，低角度晶粒边界将很有可能会落在有源通道上，它的方向与电流方向垂直。B型TFT内的低角度晶粒边界对于扩散电流来说将会是一个障碍，使得B类TFT的Vth比A类TFT的大。
在亚阈值区，多晶硅薄膜晶体管的导电行为主要是由热电子发射控制。当低角度晶粒边界(GBS)横架于电流时，与晶粒边界内的情况相比，对于热离子发射，GB晶界会像一个较高的势垒。当TFT被打开，传导行为主要是由缺陷和/或GB散射控制。图19显示了A和B型的常规SR-MILC TFT的典型线性刻度的I-V曲线。A型和B型薄膜电晶体之间的区别是已用点圈圈出。在Vgs＝-18V和Vds＝-0.1V时的多晶硅TFT的通道电阻率已被抽取并比较于图20。
电流方向与MILC方向平行的A型TFT通道的电阻率标示为ρp。电流方向垂直于MILC方向的B型TFT通道电阻率标示为ρt。正如在图20所示，当L小于2μm较小，ρp和ρt基本上是相同的，这可以用在亚阈值区域基本相同的Vth值的原因来解释。当L大于4μm时，ρp变得比ρt较小。对于ρt的情况，电流流过垂直的低角度晶界和沿传导方向越过一系列横向晶界的连续载流子激发是必需的。因此，电流是被TFT有源通道内的那些低角度GBS所限制。对于ρp的情况，电流方向是平行于长晶粒。正如我们所知，低角度晶界和MILC方向之间的角度通常小于30度。W/L＜1/2的情况下，在通道区域将有可能出现低角度GBS和降低电阻率ρp。因此，电流的流动将遵循一个曲折的模式，从而避免在横向传导中遇到的低角度GBS。然而，A类器件的低角度晶界数通常比B类型TFT晶界数少。因此，这也是SR-MILC多晶硅薄膜晶体管ρp较小的原因。当然，SR-MILC多晶硅薄膜的各向异性导电特性将导致均匀性差的TFT。图21和图22显示抽取的Vth和BG结构的A型和B型TFT的电阻率。BG线周期是1微米。当L小于4μm时，BG结构没有明显改善。对于L大于4μm时，与图18和图20所示的A类、B类TFT不同，有着BG结构，A型和B型TFT的差异会被减小，表现出更好的均匀性。这是因为TFT通道内的两条夹长小晶粒区之间的低角度晶界被掺杂BG结构架桥跨过。因此，使用BG结构，SR-MILC多晶硅薄膜的各向异性效应可以有效地消除。
尽管参照上述的实施例已对本发明作出具体描述，但是对于本领域的普通技术人员来说，以上实施例仅用以描述本发明的技术方案而非对本技术方法进行限制，本发明在应用上可以延伸为其他的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。

Claims (10)

1.一种薄膜晶体管，包括：
有源层，由多晶硅薄膜构成，该多晶硅薄膜通过横向金属诱导结晶而形成，具有长条状的晶粒，该多晶硅薄膜中具有平行的掺杂线条，所述掺杂线条连接多个晶粒；
有源层上的源极和漏极；
栅极绝缘层；
栅极。
2.根据权利要求1所述的薄膜晶体管，其中所述导电带或导电线由掺杂硼或磷的线条组成。
3.根据权利要求1所述的薄膜晶体管，其中所述平行的掺杂线条的方向垂直于电流方向。
4.根据权利要求1所述的薄膜晶体管，其中掺杂线条的周期与晶粒大小类似。
5.根据权利要求1所述的薄膜晶体管，其中诱导线的宽度是8微米，两条相邻诱导线之间的距离是100微米。
6.根据权利要求1所述的薄膜晶体管，其中电流平行于结晶方向。
7.根据权利要求1所述的薄膜晶体管，其中电流垂直于结晶方向。
8.根据权利要求1所述的薄膜晶体管，其中掺杂线条的宽度为0.5微米。
9.根据权利要求1所述的薄膜晶体管，其中掺杂线条之间的距离为0.5微米。
10.根据权利要求1所述的薄膜晶体管，其中沟道宽度为10μm，沟道长度为1μm至20μm。
CN201110461875.8A 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管 Pending CN103779420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461875.8A CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201110243267 2011-08-23
CN201110243267.X 2011-08-23
CN201110256340.7 2011-09-01
CN201110256340 2011-09-01
CN201110461875.8A CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管

Publications (1)

Publication Number Publication Date
CN103779420A true CN103779420A (zh) 2014-05-07

Family

ID=46702891

Family Applications (17)

Application Number Title Priority Date Filing Date
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN 201120440884 Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN 201120577247 Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461863.5A Pending CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461865.4A Pending CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法
CN201110461875.8A Pending CN103779420A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Family Applications Before (13)

Application Number Title Priority Date Filing Date
CN201110351983XA Pending CN102956678A (zh) 2011-08-23 2011-11-09 多晶硅薄膜
CN2011103519859A Pending CN102956710A (zh) 2011-08-23 2011-11-09 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN2011103520076A Pending CN102956500A (zh) 2011-08-23 2011-11-09 多晶硅薄膜晶体管的制备方法
CN 201120440884 Expired - Fee Related CN202405261U (zh) 2011-08-23 2011-11-09 一种掩膜金属诱导晶化的多晶硅薄膜
CN2011103519844A Pending CN102956499A (zh) 2011-08-23 2011-11-09 多晶硅薄膜的制备方法
CN 201120577247 Expired - Fee Related CN202405260U (zh) 2011-08-23 2011-12-31 一种有源矩阵显示器
CN201110461883.2A Pending CN103762176A (zh) 2011-08-23 2011-12-31 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法
CN201110461873.9A Pending CN103779209A (zh) 2011-08-23 2011-12-31 一种多晶硅薄膜晶体管的制备方法
CN201110461864.XA Pending CN103762173A (zh) 2011-08-23 2011-12-31 一种制备多晶硅薄膜的方法
CN201110461884.7A Pending CN103779391A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法
CN201110461881.3A Pending CN103762175A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461863.5A Pending CN103762172A (zh) 2011-08-23 2011-12-31 一种具有搭桥晶粒结构的多晶硅薄膜的制备方法
CN201110461865.4A Pending CN103762174A (zh) 2011-08-23 2011-12-31 一种薄膜晶体管的制备方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN2012100512443A Pending CN102956648A (zh) 2011-08-23 2012-03-01 一种液晶显示器的有源矩阵背板
CN2012100512458A Pending CN102956549A (zh) 2011-08-23 2012-03-01 一种场序彩色液晶显示器的有源矩阵背板的制造方法
CN2012100513018A Pending CN102955307A (zh) 2011-08-23 2012-03-01 基于多晶硅薄膜晶体管的场序彩色液晶显示器

Country Status (1)

Country Link
CN (17) CN102956678A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298802A (zh) * 2016-08-16 2017-01-04 武汉华星光电技术有限公司 一种ltps阵列基板及制造方法、显示面板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103235439B (zh) * 2013-04-08 2015-08-12 北京京东方光电科技有限公司 一种对盒基板及制备方法、触摸屏、显示装置
CN104282546A (zh) * 2013-07-08 2015-01-14 上海和辉光电有限公司 一种提高多晶硅层均匀性的方法
CN103700688B (zh) * 2013-12-23 2016-03-30 京东方科技集团股份有限公司 彩膜基板及其制作方法、显示装置
CN103700698B (zh) 2013-12-30 2016-06-15 北京京东方光电科技有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
US9793361B2 (en) 2014-09-10 2017-10-17 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN104241395B (zh) * 2014-09-10 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、以及显示装置
CN105514023B (zh) * 2014-09-22 2018-07-24 上海和辉光电有限公司 一种接触孔界面处理方法
CN104505340B (zh) * 2014-11-28 2017-12-26 信利（惠州）智能显示有限公司 一种低温多晶硅薄膜的制备方法
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法
CN105575974B (zh) * 2015-12-14 2018-08-14 深圳市华星光电技术有限公司 低温多晶硅tft背板的制作方法
CN106328506B (zh) * 2016-08-31 2020-04-10 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法
CN106601873B (zh) * 2016-12-16 2018-06-29 苏州腾晖光伏技术有限公司 一种用于czts薄膜的旋涂装置及制备czts电池的方法
CA3049152C (en) * 2017-01-04 2024-04-02 Shih-Hsien Tseng Pixel unit structure and manufacturing method thereof
CN106876479B (zh) * 2017-04-19 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
CN109742028B (zh) * 2018-12-25 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
DE102019100312A1 (de) * 2019-01-08 2020-07-09 Parcan NanoTech Co. Ltd. Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN110660869A (zh) * 2019-10-27 2020-01-07 南京飞芯电子科技有限公司 一种增强型场效应晶体管的形成方法
CN112563197B (zh) * 2020-11-24 2022-03-22 惠科股份有限公司 一种主动开关及其制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783047A (en) * 1980-11-10 1982-05-24 Matsushita Electric Ind Co Ltd Polycrystalline semiconductor resistor
JPH06104438A (ja) * 1992-09-22 1994-04-15 Casio Comput Co Ltd 薄膜トランジスタ
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101853784A (zh) * 2010-05-17 2010-10-06 广东中显科技有限公司 一种横向诱导晶化低温多晶硅薄膜的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JPH08139335A (ja) * 1994-11-14 1996-05-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6108058A (en) * 1997-04-30 2000-08-22 Tohoku Techno-Brains Corporation Field sequential Pi cell LCD with compensator
JPH11354800A (ja) * 1998-06-04 1999-12-24 Hitachi Ltd 薄膜トランジスタ及びその形成方法並びに液晶表示装置
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP3873811B2 (ja) * 2002-05-15 2007-01-31 日本電気株式会社 半導体装置の製造方法
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
TWI266427B (en) * 2004-06-01 2006-11-11 Yamanashi Tlo Co Ltd Field-effect transistor and method of manufacturing same
TWI241027B (en) * 2004-09-30 2005-10-01 Ind Tech Res Inst Method of preparing electronic device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
US8013957B2 (en) * 2005-05-21 2011-09-06 The Hong Kong University Of Science And Technology Transflective liquid crystal device and method of manufacturing the same
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
JP5295529B2 (ja) * 2007-08-13 2013-09-18 株式会社ジャパンディスプレイ 半導体装置
CN101834138A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种晶化薄膜的晶体管器件的制备方法
CN101834211A (zh) * 2010-02-09 2010-09-15 广东中显科技有限公司 一种基于金属诱导的多晶硅薄膜
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构
CN101814438A (zh) * 2010-05-17 2010-08-25 广东中显科技有限公司 基于横向诱导晶化多晶硅薄膜的薄膜晶体管的制备方法
CN102129962A (zh) * 2010-10-28 2011-07-20 广东中显科技有限公司 一种可调控的金属诱导多晶硅薄膜制造方法
CN102082098A (zh) * 2010-12-15 2011-06-01 四川虹视显示技术有限公司 生产低温多晶硅薄膜晶体管的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783047A (en) * 1980-11-10 1982-05-24 Matsushita Electric Ind Co Ltd Polycrystalline semiconductor resistor
JPH06104438A (ja) * 1992-09-22 1994-04-15 Casio Comput Co Ltd 薄膜トランジスタ
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101853784A (zh) * 2010-05-17 2010-10-06 广东中显科技有限公司 一种横向诱导晶化低温多晶硅薄膜的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298802A (zh) * 2016-08-16 2017-01-04 武汉华星光电技术有限公司 一种ltps阵列基板及制造方法、显示面板

Also Published As

Publication number Publication date
CN102956549A (zh) 2013-03-06
CN102955307A (zh) 2013-03-06
CN103762173A (zh) 2014-04-30
CN202405261U (zh) 2012-08-29
CN103762176A (zh) 2014-04-30
CN103762175A (zh) 2014-04-30
CN202405260U (zh) 2012-08-29
CN102956648A (zh) 2013-03-06
CN102956710A (zh) 2013-03-06
CN103762174A (zh) 2014-04-30
CN103762172A (zh) 2014-04-30
CN102956500A (zh) 2013-03-06
CN102956678A (zh) 2013-03-06
CN103779391A (zh) 2014-05-07
CN103779209A (zh) 2014-05-07
CN102956499A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
CN202405260U (zh) 一种有源矩阵显示器
CN100355044C (zh) 半导体薄膜、半导体器件及其制造方法和电子设备
CN103745978B (zh) 显示装置、阵列基板及其制作方法
KR101426982B1 (ko) 브리징된 그레인 구조들을 갖는 다결정 실리콘 박막 트래지스터들
EP2736077A1 (en) Array substrate and method for fabricating array substrate, and display device
CN107507841A (zh) 阵列基板及其制作方法、显示装置
CN104681628A (zh) 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
US9508865B2 (en) Transistors, methods of manufacturing the same, and electronic devices including transistors
CN104282696B (zh) 一种阵列基板及其制作方法、显示装置
CN107482066A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104576399B (zh) 一种薄膜晶体管及其制造方法
CN105304500A (zh) N型tft的制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN102214677A (zh) 薄膜晶体管和具有该薄膜晶体管的显示装置
CN104465509A (zh) 一种oled显示器件阵列基板及其制备方法
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
CN105551967B (zh) N型薄膜晶体管的制作方法
CN207503977U (zh) 阵列基板、显示面板及显示装置
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法
CN104599973A (zh) 低温多晶硅薄膜晶体管的制备方法
CN105590862A (zh) 一种薄膜晶体管及其制备方法和应用
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140507