CN101996870B - 掺杂方法和制造半导体器件的方法 - Google Patents

掺杂方法和制造半导体器件的方法 Download PDF

Info

Publication number
CN101996870B
CN101996870B CN2010102410765A CN201010241076A CN101996870B CN 101996870 B CN101996870 B CN 101996870B CN 2010102410765 A CN2010102410765 A CN 2010102410765A CN 201010241076 A CN201010241076 A CN 201010241076A CN 101996870 B CN101996870 B CN 101996870B
Authority
CN
China
Prior art keywords
antimony
semiconductor layer
layer
antimony compound
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102410765A
Other languages
English (en)
Other versions
CN101996870A (zh
Inventor
河野正洋
町田暁夫
藤野敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101996870A publication Critical patent/CN101996870A/zh
Application granted granted Critical
Publication of CN101996870B publication Critical patent/CN101996870B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种掺杂方法以及采用该掺杂方法的半导体器件的制造方法。该掺杂方法包括以下步骤：将含有锑化合物的材料溶液施用到基板表面上，所述锑化合物含有锑以及选自氢、氮、氧和碳的元素；使得所述材料溶液干燥，从而在所述基板上形成锑化合物层；以及进行热处理，从而使得所述锑化合物层中的锑扩散到所述基板中。根据本发明的掺杂方法可以与非真空低温工艺兼容，还能够在不损失半导体性能的情况下高精度控制杂质掺杂浓度。

Description

掺杂方法和制造半导体器件的方法
相关申请的交叉参考 
本申请包含与2009年8月7日向日本专利局提交的日本在先专利申请JP2009-184205的公开内容相关的主题，将该在先申请的全部内容以引用的方式并入本文。 
技术领域
本发明涉及掺杂方法和制造半导体器件的方法，具体涉及适用于制造薄膜半导体器件的方法。 
背景技术
人们已经想到采用轻型柔性塑料基板作为在包括有薄膜半导体层的半导体器件中的支撑基板。在这种半导体器件的生产中，考虑到塑料基板的耐热性，期望采取低温工艺。还有在半导体层的杂质掺杂中，人们也已经想到可以用在低温下进行杂质掺杂的方法，代替需要高温热处理以除氢的离子注入方法。另外，随着基板尺寸的增大，现有的真空工艺在设施尺寸方面几乎达到极限。另外，由于生产时间等，现有的离子注入方法等掺杂方法在尺寸增加方面达到了极限。由于这些原因，对于应用于半导体层的杂质掺杂而言，期望开发出采用能够处理大区域的非真空工艺的新掺杂方法。 
作为非真空并且能够处理大区域的新掺杂方法的第一示例，在先技术已经提出了这样一种方法，其在半导体层上形成包含磷或硼的含杂质层，然后用能量束照射以使得杂质从含杂质层扩散到半导体层中。在该情况中，采用包含磷或硼的硅酸盐玻璃(所谓的PSG、BSG等)作为含杂质层(例如参见JP-A-62-2531)。作为第二示例，在先技术已经提出了这样一种方法，其在半导体层上形成包含磷或硼的杂质离子溶液的液体薄膜，使液体薄膜干燥，然后用能量束照射以使得杂质扩散到半导体层中(参见JP-A-2005-260040)。 
但是，上面的掺杂方法难以控制用来掺杂半导体层的杂质的浓度。在第一示例中，在形成PSG或BSG的硅酸盐玻璃中的氧化硅也进入到半导体层中，从而导致半导体层的性能变差。另外，第二示例不允许高浓度磷(P)或硼(B)掺杂，因此难以通过上面的掺杂方法获得具有所期望性能的半导体器件。 
发明内容
鉴于上述问题，需要一种可以与非真空(可以处理大区域)、低温工艺兼容的掺杂方法，该方法还允许在不损失半导体性能的情况下高精度地控制杂质浓度。还需要一种能够提供性能精度良好受控的半导体器件的制造方法。 
根据本发明的实施方案，提供了一种包括以下步骤的掺杂方法。首先，在第一步骤中，将含有锑化合物的材料溶液施用到半导体层的表面上，所述锑化合物包含锑以及选自氢、氮、氧和碳的元素。接着，在第二步骤中，使得材料溶液干燥以在所述半导体层上形成锑化合物层。随后，在第三步骤中，进行热处理以使得锑化合物层中的锑扩散到所述半导体层中。 
根据本发明的另一个实施方案，提供了一种制造半导体器件的方法。该方法包括采用上述掺杂方法使锑扩散到半导体层中。 
根据这种方法，锑从包含选自氢、氮、氧和碳的元素与锑的锑化合物层扩散。因此，锑可以在不损失基板性能(半导体性能)的情况下扩散到基板中。另外，如随后在实施例中所述一样，已经证实该方法能够以与材料溶液的锑浓度很好对应的高浓度给基板掺杂锑。另外，用于使得锑扩散进基板的热处理通过能量束照射来进行。因此该方法可以与低温工艺兼容。 
如上所述，根据本发明实施方案的掺杂方法可以与非真空低温工艺兼容，还能够在不损失半导体性能的情况下高精度控制杂质掺杂浓度。另外，采用这种方法能够提供性能受到良好控制的半导体器件。 
附图说明
图1A至图1E为用剖面的方式显示出第一实施方案的掺杂方法的流程图。 
图2A至图2E为用剖面的方式显示出第二实施方案的用于制造半导体器件的方法的流程图。 
图3A至图3E为用剖面的方式显示出第三实施方案的用于制造半导体器件的方法的流程图(I)。 
图4A至图4E为用剖面的方式显示出第三实施方案的用于制造半导体器件的方法的流程图(II)。 
图5为曲线图，显示出用在实施例1中的锑溶液的浓度和所得到杂质区域的载流子浓度之间的关系。 
图6为曲线图，显示出在实施例2和比较例2中制造出的薄膜晶体管的Vg-Id特性。 
图7A和图7B为曲线图，显示出在实施例3和比较例3和4中制造出的薄膜晶体管的Vg-Id特性。 
具体实施方式
下面参照附图按照以下顺序对本发明的各实施方案进行说明。 
1.第一实施方案(掺杂方法的实施例) 
2.第二实施方案(包括具有补偿的栅极绝缘膜的半导体器件的制造方法的实施例) 
3.第三实施方案(具有LDD结构的半导体器件的制造方法的实施例) 
第一实施方案
图1A至图1E为用剖面的方式显示出第一实施方案的掺杂方法的流程图。下面基于这些附图来说明该掺杂方法。 
首先，如图1A所示，准备支撑基板1，在其上形成由绝缘材料例如氧化硅或氮化硅制成的缓冲层3。这里所用的支撑基板1为晶体或非晶体基板。晶体基板的示例包括半导体基板和石英基板。非晶体基板的优选示例包括耐热性较低(低熔点)但是能够以低成本制造大面积基板的基板，例如由玻璃或有机聚合材料(塑料)制成的基板等。必要时，支撑基板1 可以具有柔性。 
随后，在已经形成有缓冲层3的支撑基板1上形成半导体层5。该半导体层5例如由非晶硅或微晶硅制成，形成为大约50nm厚。必要时，可通过激光束照射等对由非晶硅或微晶硅制成的半导体层5进行结晶化处理，形成多晶硅。还可以使半导体层5形成岛形图案以便器件隔离。包括这种半导体层5的结构被称为基板7。 
除了上面的示例之外，半导体层5也可以例如是聚硅烷化合物的沉积物或聚硅烷化合物缩聚物的沉积物。半导体层5不限于硅基层，可选为各种任意化合物半导体薄膜，例如GaAs、GaN等III-VI族化合物半导体、ZnSe等II-V族半导体等。可以通过适用于每种材料的方法来形成/图案化由任意这些材料制成的半导体层5。 
接着，如图1B所示，将锑溶液L施用到表面上形成有半导体层5的基板7上，由此形成溶液层L1。该锑溶液L为包含锑化合物的材料溶液，通过将锑化合物溶解在水或有机溶剂中而制备。这里所用的锑化合物为包含选自氢、氮、氧和碳的元素与锑在一起的化合物。这种锑化合物的示例包括由下面化学式(1)至(14)表示的、具有在主链中包含氢、氮、氧和/或碳原子的配位体的锑化合物。但是，除了碳、氢、氮、氧和锑，该锑化合物可以包含在化合物合成期间混合在其中的痕量其它物质。 
Figure BSA00000211324400051
根据半导体层5的锑掺杂浓度适当控制锑溶液L中锑化合物的浓度。掺杂浓度可通过增大锑化合物的浓度而增大。 
通过涂布、喷涂(或喷雾)、印刷等将这种锑溶液L施用到基板7的表面上，由此形成溶液层L1。印刷方法不限于接触印刷，可以采用印刻、丝网印刷、凹版印刷、平版印刷等各种方法。采用这样的印刷方法能够只在特定区域中使得溶液层L1形成图案。 
接着，如图1C所示，使得锑溶液层L1干燥以去除溶剂，于是在半导体层5上形成包含锑化合物的锑化合物层9。在该步骤中，例如通过在热板上加热来干燥溶液层L1。这时，只要在下面步骤中进行的热处理期间不影响能量束照射，一些溶剂可以留在锑化合物层9中。在溶剂包含有碳、氢、氮和氧之外的物质的情况下，优选通过蒸发来尽可能去除该溶剂，但是在其中仍然会留有不可去除的非故意添加的溶剂量。 
随后，如图1D所示，通过热处理使得锑从锑化合物层9扩散进半导体层5，由此向半导体层5掺杂锑，在其中形成杂质区域5a。优选的是，通过用能量束h照射来进行热处理。因此，这是一种低温工艺，其中基板温度保持较低。能量束h可以选择地只是施加在锑将要扩散到那里的目标区域上，也可以施加在包括目标区域的较大区域上或者施加在基板7的整个表面上。能量束h可以从锑化合物层9侧施加。可选的是，在能量束h可以从支撑基板1透射到锑化合物层9时，能量束h也可以从支撑基板1侧施加。 
所施加的能量束h可以是：来自受激准分子激光器、YAG激光器、光纤激光器、红宝石激光器、Ar激光器等激光器的脉冲、连续波激光束或电子束，来自红外线灯、碳加热器等的红外线，来自紫外线灯的紫外线等。另外，在半导体层5为非晶体的情况下，半导体层5可以在该步骤中同时结晶化。 
在这些步骤之后，如图1E所示，从半导体层5的表面除去锑化合物层9。这时，可用水或有机溶剂进行清洗来去除锑化合物层9。 
在采用柔性材料例如塑料基板作为支撑基板1的情况下，在上述步骤中的任一步中可以采用卷对卷工艺。在卷对卷工艺中，例如，将透明 塑料膜或类似带状的基板缠绕在第一辊子上，然后在按照预定方式处理基板之后，通过第二辊子将基板卷起。因此，这能够在短时间内进行有效处理，因此是优选的。 
在上述掺杂方法中，通过用能量束h照射来进行使锑扩散进半导体层5中的热处理。因此，可以通过低温工艺来进行掺杂。另外，锑从包含有选自氢、氮、氧和碳的元素和锑的锑化合物层9扩散到半导体层5中。因此，可以在不损失半导体层5的性能的情况下使锑扩散。另外，如在后面的实施例中所述一样，已经证实，该方法能够以与锑溶液L的锑浓度很好对应的高浓度给半导体层5掺杂锑。 
因此，该掺杂方法可以与低温工艺兼容，还能够在不损失半导体性能的情况下高精度控制锑掺杂浓度。 
另外，因为所形成的锑化合物层9包含有选自氢、氮、氧和碳的元素和锑，所以在随后步骤中在半导体层5上面形成金属电极等时，该金属电极不容易腐蚀。 
另外，该掺杂方法可以在不采用真空工艺的情况下实施。因此，可以降低生产成本，还可以处理较大的基板。 
上面的实施方案描述了这样一种方法，其往形成基板7表面的半导体层5中掺杂了锑。但是，由半导体材料制成的基板(半导体基板)自身也可选择地掺杂锑。在这种情况下，例如可以在由单晶硅或类似晶体半导体材料制成的半导体基板上形成锑化合物层9，之后进行能量束照射。因此可以给半导体基板的表面掺杂锑，其浓度可以受到高精度控制。 
第二实施方案
图2A至图2E为用剖面的方式显示出第二实施方案的用于制造半导体器件的方法的流程图，该方法采用了第一实施方案的掺杂方法。图2A至图2E显示出构成为具有补偿结构的薄膜晶体管的半导体器件的制造。下面根据这些附图说明用于制造半导体器件的方法。因用相同的附图标记表示与第一实施方案相同的那些部件，不再进一步说明。 
首先，如图2A所示，在支撑基板1上隔着缓冲层3形成半导体层5，必要时将半导体层5形成为岛形图案并且结晶化。 
接着，在岛形的半导体层5上，在支撑基板1上面形成栅极绝缘膜11，然后形成图案。这里形成的栅极绝缘膜11由氧化硅、氮化硅、硅烷醇化合物及其缩聚物等制成。具体地说，在栅极绝缘膜11由硅烷醇化合物或其缩聚物制成时，可采用例如涂布或印刷等非真空工艺形成膜。还可以采用印刷来进行图案化。 
接着，在栅极绝缘膜11上形成栅极电极13，并图案化。在该步骤中，栅极电极13在栅极绝缘膜11的中央处形成图案，栅极绝缘膜11沿着行宽方向在栅极电极13的每一侧暴露出。这里，形成栅极电极13的材料没有限制。例如，在采用由涂布型金属材料或金属镀覆膜制成的膜时，这是非真空工艺，也可以采用印刷来进行图案成形。 
图2B至图2E中所示的以下步骤与第一实施方案中参照图1B及其后附图所述的那些步骤相同。 
也就是说，如图2B所示，施用锑溶液L以在形成有栅极绝缘膜11和栅极电极13的支撑基板1上形成溶液层L1，使得溶液层L1至少覆盖半导体层5的暴露表面并且还覆盖栅极绝缘膜11的每一边缘。如在第一实施方案中所述一样，锑溶液L是通过将包含选自氢、氮、氧和碳的元素和锑的锑化合物溶解在溶剂中而制备出的材料溶液。根据半导体层5的锑掺杂浓度来适当控制锑化合物的浓度。 
接着，如图2C所示，使得锑溶液层L1干燥以去除溶剂，因此在半导体层5上形成包含有锑化合物的锑化合物层9。 
随后，如图2D所示，通过热处理使锑从锑化合物层9扩散到半导体层5中，由此给半导体层5掺杂了锑，于是在其中形成杂质区域5a。在该步骤中，锑扩散到位于栅极绝缘膜11和栅极电极13的每一侧的半导体层5中，由此形成用作源极5s和漏极5d的杂质区域5a。 
按照与在第一实施方案中所述的方式相同的方式进行热处理，优选通过用能量束h照射来进行热处理。因此这是低温工艺，其中基板温度保持较低。能量束h可以选择地只是施加在位于栅极绝缘膜11的每一侧的目标区域上，锑将要扩散到那里，也可以施加在包括目标区域的更大区域上或者施加在支撑基板1的整个表面上。能量束h可以从锑化合物 层9侧施加。在这种情况下，采用栅极电极13和栅极绝缘膜11作为掩模来施加能量束h。可选的是，在能量束h可以从支撑基板1透射到锑化合物层9时，能量束h也可以从支撑基板1侧施加。在这种情况下，可以用能量束h照射与栅极电极13和栅极绝缘膜11重叠的那部分半导体层5，以便同时使得半导体层5结晶化。 
在这些步骤之后，如图2E所示，从半导体层5的表面去除锑化合物层9。这时，可用水或有机溶剂进行清洗来去除锑化合物层9。 
因此提供了构成为薄膜晶体管的半导体器件15，其中半导体层5上隔着栅极绝缘膜11形成有栅极电极13。随后，虽然未示出，但在支撑基板1的整个表面上形成层间绝缘膜，并且通过蚀刻去除层间绝缘膜的预定部分以形成到达源极5s和漏极5d的接触孔。然后，在形成例如Al或Al合金等电极材料膜之后，将电极材料蚀刻成图案以形成分别通过接触孔与源极5s和漏极5d连接的源极电极和漏极电极。 
根据上述制造方法，采用第一实施方案的掺杂方法形成在半导体层5中的杂质区域5a用作源极5s和漏极5d。这在不损失半导体性能的情况下形成锑掺杂浓度受到高精度控制的n型源极5s/漏极5d。另外，采用在栅极电极13的每一侧伸出的栅极绝缘膜11作为补偿，可以按照自对准的方式形成源极5s/漏极5d。因此，提供了性能受到良好控制的半导体器件15。 
第三实施方案
图3A至图3E以及图4A至图4E为用剖面的方式显示出另一个实施方案的用于制造半导体器件的方法的流程图，该方法采用了第一实施方案的掺杂方法。这些附图显示出构成为具有LDD结构的薄膜晶体管的半导体器件的制造。下面基于这些附图来说明该用于制造半导体器件的方法。因用相同的附图标记表示与第一和第二实施方案相同的那些部件，不再进一步说明。 
首先如图3A所示，在支撑基板1上隔着缓冲层3形成半导体层5，必要时将半导体层5形成为岛形图案并且结晶化。 
接着，在岛形的半导体层5上，在支撑基板1上面以相同的图案形 成栅极绝缘膜11和栅极电极13。栅极绝缘膜11由氧化硅、氮化硅、硅烷醇化合物及其缩聚物等制成。具体地说，在栅极绝缘膜11由硅烷醇化合物或其缩聚物制成时，可采用例如涂布或印刷等非真空工艺形成膜。栅极电极13的材料没有限制。例如，在采用由涂布型金属材料或金属镀覆膜制成的膜时，这是非真空工艺，也可以采用印刷来进行图案成形。为了按照相同的图案形成栅极绝缘膜11和栅极电极13，优选堆叠形成栅极绝缘膜11和栅极电极膜，然后采用相同的掩模对它们进行图案蚀刻。 
在这些步骤之后，首先按照与参照图1B以后的附图在第一实施方案中所述的方式相同的方式进行图3B至图3E中所示的步骤，由此形成下面的低浓度区域(LDD)。 
也就是说，如图3B所示，采用包含有低浓度锑化合物的锑溶液L在形成有栅极绝缘膜11和栅极电极13的支撑基板1上面形成溶液层L1，使得溶液层L1至少覆盖半导体层5的暴露表面。如在第一实施方案中所述，锑溶液L为通过将包含有选自氢、氮、氧和碳的元素和锑的锑化合物溶解到溶剂中而制备出的材料溶液。锑化合物的浓度可以根据半导体层5的锑掺杂浓度来适当地控制，在该实施方案中较低。 
接着，如图3C所示，使得锑溶液层L1干燥以去除溶剂，于是在半导体层5上形成包含有锑化合物的锑化合物层9。 
随后，如图3D所示，通过热处理使锑从锑化合物层9扩散到半导体层5中，由此给半导体层5掺杂了锑，于是在其中形成杂质区域5a。在该步骤中，锑在栅极绝缘膜11和栅极电极13的每一侧以低浓度扩散到半导体层5中，从而形成用作低浓度区域LDD的杂质区域5a。 
按照与在第一实施方案中所述的方式相同的方式进行热处理，优选通过用能量束h照射来进行热处理。因此这是低温工艺，其中基板温度保持较低。能量束h可以选择地只是施加在位于栅极绝缘膜11的每一侧的目标区域上，锑将要扩散到那里，也可以施加在包括目标区域的更大区域上或者施加在支撑基板1的整个表面上。能量束h可以从锑化合物层9侧施加。在这种情况下，采用栅极电极13和栅极绝缘膜11作为掩模来施加能量束h。可选的是，在能量束h可以从支撑基板1透射到锑化 合物层9时，能量束h也可以从支撑基板1侧施加。在这种情况下，可以用能量束h照射与栅极电极13和栅极绝缘膜11重叠的那部分半导体层5，以便同时使得半导体层5结晶化。 
在这些步骤之后，如图3E所示，从半导体层5的表面去除锑化合物层9。这时，可用水或有机溶剂进行清洗来去除锑化合物层9。 
接着，如图4A所示，在栅极绝缘膜11和栅极电极13的两侧形成具有绝缘性的侧壁21。随后，如图4B至图4E所示，再次进行使用锑溶液L形成杂质区域的步骤。 
也就是说，如图4B所示，采用包含有锑化合物的锑溶液L在形成有栅极绝缘膜11、栅极电极13和侧壁21的支撑基板1上面形成溶液层L1，使得该溶液层L1至少覆盖半导体层5的暴露表面。如在第一实施方案中所述一样，锑溶液L为通过将包含有选自氢、氮、氧和碳的元素和锑的锑化合物溶解在溶剂中而制备出的材料溶液。根据半导体层5的锑掺杂浓度来适当控制锑化合物的浓度，使之比在低浓度区域LDD中的更高。 
接着，如图4C所示，使得锑溶液层L1干燥以去除溶剂，于是在半导体层5上形成包含有锑化合物的锑化合物层9。 
随后，如图4D所示，通过热处理使锑从锑化合物层9扩散到半导体层5中，由此给半导体层5掺杂了锑，于是在其中形成杂质区域5a。在该步骤中，锑以比在低浓度区域LDD中的更高的浓度扩散到位于侧壁21外面的半导体层5中，由此形成用作源极5s和漏极5d的杂质区域5a。低浓度区域LDD保留在侧壁21下面。 
按照与在第一实施方案中所述的方式相同的方式进行热处理，优选通过用能量束h照射来进行热处理。因此这是低温工艺，其中基板温度保持较低。能量束h可以选择地只是施加在锑将要扩散到那里的侧壁21之外的目标区域上，也可以施加在包括目标区域的更大区域上或者施加在支撑基板1的整个表面上。能量束h可以从锑化合物层9侧施加。在这种情况下，采用栅极电极13和栅极绝缘膜11作为掩模来施加能量束h。可选的是，在能量束h可以从支撑基板1透射到锑化合物层9时，能量 束h也可以从支撑基板1侧施加。在这种情况下，可以用能量束h照射与栅极电极13、栅极绝缘膜11和侧壁21重叠的那部分半导体层5，以便同时使得半导体层5结晶化。 
因此提供了构成为薄膜晶体管的半导体器件25，其中半导体层5隔着栅极绝缘膜11形成有栅极电极13，还具有低浓度区域LDD。随后，虽然未示出，但在支撑基板1的整个表面上形成层间绝缘膜，通过蚀刻去除层间绝缘膜的预定部分以形成到达源极5s和漏极5d的接触孔。然后，在形成例如Al或Al合金等电极材料膜之后，将电极材料蚀刻成图案以形成分别通过接触孔与源极5s和漏极5d连接的源极电极和漏极电极。 
根据上述制造方法，采用第一实施方案的掺杂方法形成在半导体层5中的杂质区域5a用作源极5s和漏极5d。这提供了n型低浓度区域LDD以及具有更高浓度的n型源极5s/漏极5d，并且锑掺杂浓度在不损失半导体性能的情况下受到高精度控制。低浓度区域LDD和源极5s/漏极5d通过采用栅极电极13和侧壁21作为掩模按照自对准的方式形成。因此提供了性能受到良好控制的半导体器件25。 
这样获得的半导体器件可以适用于例如在显示器中驱动像素的器件。 
上述用于制造半导体器件的方法的用途不限于制造构成为薄膜晶体管的半导体器件。该方法还适用于包括杂质掺杂步骤的任意半导体器件的制造，将提供相同的效果。这些半导体器件的示例包括太阳能电池和感光器。该方法还可以例如应用于制造采用薄膜晶体管作为用于驱动像素电极的器件的显示器。 
实施例1
如下用锑掺杂半导体层以形成杂质区域(参见图1A至图1E)。 
首先，在玻璃基板1上形成缓冲层3。在缓冲层3上，形成由非晶硅制成的50nm厚的半导体层5。接着，用激光束照射半导体层5以使得形成半导体层5的非晶硅结晶化。 
随后，将三苯基锑以预定的浓度溶解在环己烷中，形成锑溶液L。 将锑溶液L的涂层涂覆到用半导体层5覆盖的基板7上，形成溶液层L1。然后，在热板上加热基板7或者以其它方式处理以干燥溶液层L1，从而形成锑化合物层9。 
用受激准分子激光器光束h(310mJ)照射锑化合物层9以使锑扩散进半导体层5中，由此形成杂质区域5a。 
评估1
图5为曲线图，显示出相对于用来形成杂质区域5a的锑溶液L的锑浓度针对每个杂质区域5a测量出的载流子浓度。如该图所示，在杂质区域5a的载流子浓度(杂质浓度)和锑溶液L的锑浓度之间存在密切关系，证实本发明的实施方案能够高精度控制锑掺杂浓度。 
比较例1
用通过将三苯基膦以0.01mol/L的浓度溶解在环己烷中而制备出的溶液代替通过溶解实施例1中所用的三苯基锑而制备出的锑溶液，除此之外，用磷掺杂半导体层以按照与在实施例1中相同的方式形成杂质区域。 
评估2
对于采用以0.01mol/L浓度的三苯基锑形成的实施例1的杂质区域中的一个以及采用以相同浓度的三苯基膦形成的比较例1的杂质区域，测量每个区域的表面电阻。下表1显示出测量结果。 
表1 
Figure BSA00000211324400131
从表1中可以看出，实施例1中制造出的杂质区域的表面电阻比通过比较例1制造出的杂质区域低大约一个数量级，从而表明本发明的实施方案能够以高浓度进行杂质(锑)掺杂。 
通常，磷在硅中具有更高的固相扩散系数。但是，在杂质通过激光束照射，从形成在半导体层上的杂质层扩散时，在半导体层上的杂质没 有完全溶解到半导体层中，同时，一部分在激光束能量作用下升华。在杂质为磷的情况下，因为磷为较轻的元素，所以由激光束引起的升华反应是主要的，这阻碍了磷有效溶解到半导体层中。相比之下，锑为较重的元素，并且难以在激光束照射作用下升华，因此能够有效溶解到半导体层中。 
另外，形成本发明中所使用的锑化合物的碳、氢、氧和氮元素比磷轻得多。因此，与锑相比，进入到半导体层中的量少得多。因此，这些元素自身的作用受到抑制，保持了半导体层5的性能。 
实施例2和比较例2
如下(参见图3A至图3E)制造出构成为具有相同规格的薄膜晶体管的半导体器件。首先，在玻璃基板1上形成缓冲层3。在缓冲层3上，形成由非晶硅制成的50nm厚的半导体层5。接着，用激光束照射半导体层5以使得形成半导体层5的非晶硅结晶化。 
接着，在半导体层5上形成栅极绝缘膜11，然后形成栅极电极膜。将这些膜同时形成图案以形成栅极电极13。 
随后，在实施例2中，进行与在实施例1中相同的步骤以通过按照自对准的方式在栅极电极13的每一侧上进行锑掺杂而形成杂质区域5a，该区域用作源极5s和漏极5d。所用的锑溶液在0.005mol/L的三苯基锑浓度下制备出。在比较例2中，对源极/漏极形成部分进行离子注入。这时，控制剂量，使得所得到的源极/漏极处于与实施例2的源极/漏极相同的水平。 
评估3
图6显示出在实施例2和比较例2中制造出的薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性。如在该图中所示，证实了与进行离子注入的比较例2的情况相比，根据本发明实施方案制造出的实施例2的薄膜晶体管显示出极好的晶体管特性。 
实施例3和比较例3和4
制造构成为具有相同规格的薄膜晶体管的半导体器件。在实施例3 中，将根据本发明实施方案的方法应用于源极/漏极形成部分，其中涂覆三苯基锑溶液涂层，之后扩散。在比较例3中，将离子注入应用于源极/漏极形成部分。这时，控制剂量，使得所得到的源极/漏极处于与实施例3的源极/漏极相同的水平。在比较例4中，应用于源极/漏极形成部分的方法包括涂覆含磷SOG膜，之后使得磷扩散。 
评估4
图7A显示出在实施例3中制造出的薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性。图7B显示出在比较例3和4中制造出的薄膜晶体管的栅极电压(Vg)-漏极电流(Id)特性。 
从这些附图中可以看出，根据本发明实施方案制造出的实施例3的薄膜晶体管使得源极/漏极杂质浓度能够受到良好控制，与采用离子注入的比较例3的情况相比还显示出优良的晶体管特性。 
相比而言，与实施例3的薄膜晶体管和采用离子注入制造出的比较例3的薄膜晶体管相比，利用从含磷SOG膜进行磷扩散制造出的比较例4的薄膜晶体管具有更低的ON(通)态电流，但是具有更高的OFF(断)态电流。这归因于这样的事实，即在磷从含磷SOG膜扩散到半导体层中期间，形成SOG的硅和其它元素也扩散到半导体层中，从而造成在半导体层中出现缺陷。于是证实了在杂质(锑)扩散到半导体层中时，对于形成在半导体层上的锑化合物而言重要的是，要包含选自氢、氮、氧和碳的元素和锑。 
本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求及其等同物的范围内进行各种修改、组合、次组合及改变。 

Claims (9)

1.一种掺杂方法，该方法包括以下步骤：
第一步骤，将含有锑化合物的材料溶液施用到半导体层的表面上，所述锑化合物含有锑以及选自氢、氮、氧和碳的元素；
第二步骤，使得所述材料溶液干燥，从而在所述半导体层上形成锑化合物层；以及
第三步骤，进行热处理，从而使得所述锑化合物层中的锑扩散到所述半导体层中。
2.如权利要求1所述的掺杂方法，其中，通过用能量束照射所述锑化合物层来进行所述热处理。
3.如权利要求1或2所述的掺杂方法，其中，所述材料溶液通过涂布、喷涂或印刷而施用到所述半导体层的表面上。
4.如权利要求1或2所述的掺杂方法，其中，扩散到所述半导体层中的锑的浓度由所述材料溶液的锑浓度来控制。
5.如权利要求1或2所述的掺杂方法，其中，所述半导体层构成基板的表面。
6.如权利要求1或2所述的掺杂方法，其中，在所述热处理之后去除所述锑化合物层。
7.一种制造半导体器件的方法，该方法包括以下步骤：
第一步骤，将含有锑化合物的材料溶液施用到半导体层的表面上，所述锑化合物含有锑以及选自氢、氮、氧和碳的元素；
第二步骤，使得所述材料溶液干燥，从而在所述半导体层上形成锑化合物层；以及
第三步骤，进行热处理，从而使得所述锑化合物层中的锑扩散到所述半导体层中。
8.如权利要求7所述的制造半导体器件的方法，其中，
在所述第一步骤之前，将栅极绝缘膜和栅极电极依次堆叠在所述半导体层上；
在所述第一步骤中，将所述材料溶液施用到位于所述栅极绝缘膜和所述栅极电极的每一侧的所述半导体层的表面上。
9.如权利要求8所述的制造半导体器件的方法，其中，
在所述第三步骤之后，去除所述锑化合物层，在所述栅极绝缘膜和所述栅极电极的两侧形成侧壁；
重复所述第一步骤、所述第二步骤和所述第三步骤，使锑扩散到位于所述侧壁外面的所述半导体层中，从而使这里的锑浓度高于所述侧壁下面的所述半导体层中的锑浓度。
CN2010102410765A 2009-08-07 2010-07-30 掺杂方法和制造半导体器件的方法 Expired - Fee Related CN101996870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009184205A JP5493573B2 (ja) 2009-08-07 2009-08-07 ドーピング方法、および半導体装置の製造方法
JP2009-184205 2009-08-07

Publications (2)

Publication Number Publication Date
CN101996870A CN101996870A (zh) 2011-03-30
CN101996870B true CN101996870B (zh) 2012-10-03

Family

ID=43535121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102410765A Expired - Fee Related CN101996870B (zh) 2009-08-07 2010-07-30 掺杂方法和制造半导体器件的方法

Country Status (4)

Country Link
US (1) US20110033999A1 (zh)
JP (1) JP5493573B2 (zh)
KR (1) KR20110015370A (zh)
CN (1) CN101996870B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
WO2015093455A1 (ja) * 2013-12-16 2015-06-25 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
CN103839826B (zh) * 2014-02-24 2017-01-18 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP6976172B2 (ja) * 2016-07-25 2021-12-08 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127016A (en) 1979-03-26 1980-10-01 Hitachi Ltd Manufacturing of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535353B2 (ja) * 1987-07-15 1996-09-18 株式会社神戸製鋼所 Ａ１−Ｃｒ−Ｔｉ系蒸着めっき金属
JP2712637B2 (ja) * 1989-10-02 1998-02-16 三菱マテリアル株式会社 アンチモン拡散用組成物
JPH1074937A (ja) * 1996-08-29 1998-03-17 Sony Corp 半導体装置の製造方法
JP2000269153A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 不純物塗布拡散剤
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55127016A (en) 1979-03-26 1980-10-01 Hitachi Ltd Manufacturing of semiconductor device

Also Published As

Publication number Publication date
KR20110015370A (ko) 2011-02-15
JP5493573B2 (ja) 2014-05-14
US20110033999A1 (en) 2011-02-10
CN101996870A (zh) 2011-03-30
JP2011040453A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
US8283671B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
CN1251307C (zh) 半导体掺杂及电阻控制法、半导体器件及其制造方法
CN1182570C (zh) 场效应晶体管的制造方法
CN103839826B (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
KR102137281B1 (ko) 박막 형성방법, 및 이를 이용하여 제작한 반도체 기판 그리고 전자 디바이스
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN101996870B (zh) 掺杂方法和制造半导体器件的方法
TWI288428B (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP2005303299A (ja) 電子素子及びその製造方法
US20050009254A1 (en) Method for fabricating thin-film transistor
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
TWI446408B (zh) 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法
KR100488959B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
CN100419952C (zh) 制造半导体器件的方法和由此方法制造的半导体器件
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
KR100867921B1 (ko) 박막 트랜지스터의 제조방법
US20060006429A1 (en) Semiconductor device, method for manufacturing the same, and display device
JP2002110542A (ja) Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2010034463A (ja) レーザアニール装置
CN101150057B (zh) 薄膜半导体装置和该薄膜半导体装置的制造方法
Shimoda Development of Thin-Film Transistors Using Liquid Silicon
JPH118195A (ja) 薄膜トランジスタの製造方法
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20150730

EXPY Termination of patent right or utility model