TWI446408B - 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法 - Google Patents

光罩與使用該光罩之薄膜電晶體陣列面板之製造方法 Download PDF

Info

Publication number
TWI446408B
TWI446408B TW100139849A TW100139849A TWI446408B TW I446408 B TWI446408 B TW I446408B TW 100139849 A TW100139849 A TW 100139849A TW 100139849 A TW100139849 A TW 100139849A TW I446408 B TWI446408 B TW I446408B
Authority
TW
Taiwan
Prior art keywords
layer
region
forming
electrode
insulating layer
Prior art date
Application number
TW100139849A
Other languages
English (en)
Other versions
TW201212101A (en
Inventor
Ui-Jin Chung
Myung-Koo Kang
Jae-Bok Lee
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040000547A external-priority patent/KR101152115B1/ko
Priority claimed from KR1020040003216A external-priority patent/KR101348759B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201212101A publication Critical patent/TW201212101A/zh
Application granted granted Critical
Publication of TWI446408B publication Critical patent/TWI446408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Description

光罩與使用該光罩之薄膜電晶體陣列面板之製造方法
本發明係關於一種用於使非晶矽結晶成多晶矽之光罩及一種使用該光罩製造薄膜電晶體陣列面板之方法。
一般而言，係根據晶體狀態將矽劃分成非晶矽及結晶矽。非晶矽廣泛應用於具有低熔點玻璃之顯示器中，乃因非晶矽膜可在低溫度下製成。
然而，非晶矽膜具有低之載子遷移率。其可能不適合應用於顯示器面板之高品質驅動電路。相反，由於多晶矽具有顯著之電場效應遷移率、可高頻運作、且泄漏電流低，因而高品質驅動電路需要使用多晶矽。
準分子雷射退火(ELA)及室退火係通常用於製成多晶矽之方法。近來，人們提出了循序性側向結晶(SLS)製程。該種SLS技術係利用矽晶粒會側向生長至液體區與固體區之邊界此一現象。
本發明提供一種用於使矽結晶藉以增強薄膜電晶體特性之一致性之光罩，及一種使用該光罩製造薄膜電晶體陣列面板之方法。
根據本發明之一態樣，一種用於使非晶矽結晶之光罩包括一第一狹縫區域，該第一狹縫區域包含複數個規則排列之狹縫以界定雷射束之入射區域，其中該第一狹縫區域之該等狹縫相對於結晶製程中光罩之傳送方向傾斜一預定角度，且其中該第一狹縫區域之該等狹縫包含一具有一第一長度之第一狹縫及一具有一長於該第一長度之第二長度之第二狹縫。
此處，較佳使該第二長度長於該第一長度該光罩之錯位容限。
該光罩可進一步包括一第二狹縫區域，該第二狹縫區域包含複數個規則排列之狹縫以界定雷射束之入射區域，其中該第一狹縫區域之狹縫排列成偏離該第二狹縫區域之狹縫。
根據本發明之另一態樣，一種製造薄膜電晶體之方法包括：於一絕緣基板上形成一非晶矽層；藉由經由一包括一第一長度之第一狹縫及一第二長度之第二狹縫之光罩將一雷射束照射至該非晶矽層、並平移該雷射束及該光罩而形成一多晶矽層；藉由將該多晶矽層圖案化而形成一半導體層；於該半導體層上形成一閘極絕緣層；於該閘極絕緣層上形成一閘極線來部分地交疊該半導體層；藉由於該半導體層之預定區域上摻雜高濃度之導電性雜質而形成一源極區及一汲極區；於該閘極線及該半導體層上形成一第一層間絕緣層；形成一包括一連接該源極區之源極電極之資料線並形成一連接該汲極區之汲極電極；於該資料線及該汲極電極上形成一第二層間絕緣層；及於該第二層間絕緣層上形成一連接該汲極電極之像素電極。
根據本發明之另一態樣，一種製造薄膜電晶體之方法包括如下步驟：於一絕緣基板上形成一非晶矽層；藉由經由一包括一第一長度之第一狹縫及一第二長度之第二狹縫之光罩將一雷射束照射至該非晶矽層、並平移該雷射束及該光罩而形成一多晶矽層；藉由將該多晶矽層圖案化而形成一半導體層；於該半導體層上形成一閘極絕緣層；形成一資料金屬片及一具有一部分交疊該半導體層之閘極線；藉由在該半導體層之預定區域上摻雜高濃度之導電性雜質而形成一源極區及一汲極區；於該半導體層上形成一層間絕緣層；及形成一連接該源極區及該資料金屬片之資料連接部件、及一連接該汲極區之像素電極。
此處，該製造方法可進一步包括：藉由摻雜較該源極區及該汲極區具有更低濃度之導電性雜質，在該半導體層中形成LDD區。
該製造方法可進一步包括：於該絕緣基板與該半導體層之間形成一阻擋層。
此時，該等狹縫形成為相對於該光罩之傳送方向傾斜一預定角度。
該光罩包括一第一狹縫區域及一第二狹縫區域，該第一狹縫區域及第二狹縫區域分別包括該第一狹縫及第二狹縫，且其中該第一狹縫區域之狹縫及該第二狹縫區域之狹縫排列成相互偏離。
本發明提供一種用於使非晶矽結晶之光罩，其包含若干狹縫，該等狹縫係雷射束透明區並具有彎曲之邊界線。
此處，該等狹縫可具有一圓弧形狀。
本發明提供一種製造薄膜電晶體之方法，其包括：於一絕緣基板上形成一非晶矽層；藉由使該非晶矽層結晶來形成一多晶矽層；藉由將該多晶矽層圖案化來形成一半導體層；於該半導體層上形成一閘極絕緣層；於該閘極絕緣層上形成一閘極電極來部分地交疊該半導體層；於該閘極電極之兩側上形成一源極區及一汲極區，以於其間界定一通道區；於該閘極電極上形成一第一層間絕緣層；形成一分別連接至該源極區及該汲極區之源極電極及汲極電極；於該汲極電極上形成一第二層間絕緣層；及於該第二層間絕緣層上形成一連接該汲極電極之像素電極，其中形成一多晶矽層之步驟係藉由SLS來實施，且藉由該SLS形成之晶粒組之邊界偏離該通道區之邊界。
此處，可使用一具有狹縫之光罩來實施SLS，該等狹縫係雷射束透明區且具有彎曲之邊界線。該等狹縫可具有圓弧形狀。該光罩可具有兩個具有複數個成列排列之狹縫之區域，且該等兩個區域之狹縫排列成相互偏離。該方法可進一步包括一形成位於該通道區與源極及汲極區之間之LDD之步驟。
下文將參照其中顯示本發明較佳實施例之附圖來闡述本發明之較佳實施例。然而，本發明可實施為不同形式，而不應視為僅限於本文所提及之實施例。相反，提供該等實施例旨在使本揭示內容詳盡及完整，且向熟習此項技術者全面傳達本發明之範疇。
在附圖中，為清楚起見，誇大了各層、各薄膜、及各區域之厚度。通篇中相同編號皆指代相同元件。應瞭解，當稱一元件(例如一層、薄膜、區域或基板)「位於」另一元件「上」時，其可直接位於另一元件上，或者亦可存在中間元件。
在下文中，將參照附圖來闡述本發明較佳實施例之TFT陣列面板及製造該陣列面板之方法。
本發明較佳實施例之用於結晶之光罩包括具有一第一長度之第一狹縫及具有一第二長度之第二狹縫。此將在對TFT陣列面板製造方法之說明中加以說明。
<實施例1>
參見圖1及圖2，一由氧化矽等製成之阻擋層111形成於一透明絕緣基板110上。一半導體層150形成於該阻擋層111上，並包括摻雜有雜質的一源極區153及一汲極區155、及一由本質半導體製成並夾於源極區153與汲極區155之間之通道區154。半導體層150進一步包括形成於源極區153與通道區154之間、及形成於汲極區155與通道區154之間之輕摻雜汲極(LDD)區152。
LDD區152會防止泄漏電流及「穿通」現象。源極區153及汲極區155摻雜有高濃度之導電性雜質，而LDD區152則摻雜有低濃度之導電性雜質。
該等導電性雜質為P-型或N-型。可使用硼(B)或鎵(Ga)作為P-型，並可使用磷(P)或砷(As)作為N-型。
一由氮化矽(SiNx)或氧化矽(SiO2 )製成之閘極絕緣層140形成於半導體層150上。一沿一橫向方向延伸之閘極線121形成於閘極絕緣層140上。閘極線121之一部分延伸至半導體層150並交疊通道區域154，以形成一閘極電極124。LDD區152可交疊閘極電極124。
此外，一儲存電極線131平行於閘極線121形成。儲存電極線131與閘極線121係由相同材料製成於相同層上。儲存電極線131之一部分交疊半導體層150，從而形成一儲存電極133。半導體層150中交疊儲存電極133之部分變為一儲存電極區157。為連接外部電路(未圖示)，閘極線121之一端可形成為寬於閘極線121之其餘部分。
一第一層間絕緣層601形成於閘極絕緣層140、閘極線121、及儲存電極線131上。第一層間絕緣層601包含一第一接觸孔161及一第二接觸孔162，源極區153及汲極區155分別經由第一接觸孔161及第二接觸孔162露出。
一資料線171形成於第一層間絕緣層601上。當一對平行之資料線171與一對平行之閘極線121相交時，即會界定一像素區。資料線171之一部分藉由第一接觸孔161與源極區153相連，以形成TFT之源極電極173。為連接外部電路(未圖示)，資料線171之一端可形成為寬於資料線171之其餘部分。
一汲極電極175與資料線171形成於同一層上並距源極電極173一預定距離。汲極電極175經由第二接觸孔162與汲極區155相連。
一第二層間絕緣層602形成於第一層間絕緣層601、汲極電極175、及資料線171上。第二層間絕緣層602包括一第三接觸孔163，汲極電極175即經由第三接觸孔163露出。
一像素電極190形成於第二層間絕緣層602上並經由第三接觸孔163與汲極電極175相連。
在下文中，將參照圖3A至9A、連同上文所提及之圖1及圖2來闡述一種製造上述TFT陣列面板之方法。
如圖3A及3B所示，於一透明絕緣基板110上形成一阻擋層111。透明絕緣基板110可由玻璃、石英、藍寶石等製成。阻擋層111係藉由沈積約1000埃厚之氧化矽(SiO2 )或氮化矽(SiNx)而形成。然後，清理該表面，以自阻擋層111上移除諸如天然氧化層等雜質。
然後，藉由一化學氣體沈積(CVD)等形成一厚度介於400埃至1200埃之間之本質非晶矽層。
接下來，藉由循序性側向結晶(SLS)製程使該非晶矽層結晶，以形成一多晶矽層。使用一光罩以光刻法將該多晶矽層圖案化，以形成一半導體層150。
下面將參照圖4及5來闡述該結晶製程之細節。
圖4係一顯示一本發明實施例之光罩中狹縫之佈置之平面圖，圖5係一顯示一本發明實施例之光罩之傳送狀態之平面圖。
為將非晶矽多晶化，於該非晶矽層上設置一具有一規則圖案之光罩，如圖4所示。圖4所示光罩包括兩個具有相同圖案之區域A及B。每一區域皆包含複數個排列成列之狹縫並在狹縫間具有一規則間距。該等狹縫係雷射束之通道。此處，將區域A與B之狹縫排列成相互偏離並相對於結晶製程中光罩之傳送方向傾斜一預定角度。
在多晶矽TFT中，TFT之特性相依於矽晶粒之粒徑及邊界位置。由於矽晶粒之晶粒長度相同於或稍小於TFT之通道距離，因而當矽邊界平行於通道方向時，某些TFT可在通道中包含一個矽晶粒邊界、某些TFT可在通道中包含兩個矽晶粒邊界，某些TFT則可能在通道中不包含矽晶粒邊界。在此種情形中，TFT之特性可能在整個顯示區中不一致。若矽晶粒之邊界相對於TFT通道傾斜某一角度，則TFT之特性將會在整個顯示區中一致得多。
為使矽晶粒邊界相對於TFT通道傾斜，可在晶粒邊界平行於顯示器時使TFT通道相對於顯示器傾斜。另一解決方案係在TFT通道平行於顯示器時將矽結晶至一相對於顯示器傾斜之方向。為此，相對於光罩傳送方向來傾斜基板係一種方法，相對於光罩傳送方向來傾斜光罩圖案則係另一種方法。
較佳情況係，設置於每一區域A及B中最上部分處之最上方狹縫S1長於設置於每一區域A及B之其餘部分中之其他狹縫S2。可在每一區域A及B中將最上方狹縫S1設置為多於一個。亦較佳之情況係，該狹縫相對於光罩傳送方向之傾斜程度愈大，最上方狹縫S1即愈多。
經由設置於光罩中之狹縫S1及S2，將一雷射束照射至非晶矽層，以使經雷射照射之非晶矽變至液態，而未經照射之非晶矽保持處於固態。因此，結晶係始於固體與液體之邊界，且晶粒豎直生長至固體與液體之邊界。
接下來，如圖5所示，在水平傳送光罩之同時，照射一雷射束以使非晶矽層結晶。晶粒會生長至該等晶粒相互交匯為止。在完成水平平移及雷射照射後，豎直平移該光罩，並在相反方向上依序實施另一水平平移及雷射照射，以使非晶矽層結晶。換言之，以一鋸齒形方式傳送光罩來使非晶矽層結晶。光罩傳送及雷射照射係對整個非晶矽層實施。
當一個設置於最上方部分處之狹縫S1長於其他狹縫S2時，甚至在傳送光罩中出現錯位時，亦可使位於各次輻照之邊界部分Q處之非晶矽徹底結晶。
此處，較佳情況係，最上方狹縫S1長於其他狹縫S2該光罩之錯位容限。在本實施例中，最上方狹縫S1長於其他狹縫S2 3微米至4微米。同樣較佳地，最上方狹縫S1之數量可為複數個，此視狹縫S1及S2之傾斜角度而定。
如圖6A及6B所示，藉由CVD製程於半導體層150上沈積諸如SiNx、SiO2 等絕緣材料，以形成一閘極絕緣層140。接下來，以一單一層或多層之形式於閘極絕緣層140上沈積一金屬層。該金屬層係由如下至少之一製成：銀(Ag)、銅(Cu)、鈦(Ti)、鋁(Al)、鎢(W)、鉬(Mo)、及其合金。
在形成該金屬層後，於該金屬層上沈積一光阻層，並使用一光罩蝕刻之，以形成一光阻圖案。使用濕式蝕刻或乾式蝕刻來蝕刻該金屬層，以形成一閘極線121及一儲存電極線131。此時，為使閘極線121及儲存電極131之寬度窄於該光阻圖案，過蝕刻該金屬層。
閘極線121及儲存電極131具有減縮之側邊，以使閘極線121及儲存線131可更緊密地黏合覆蓋層。此外，若無需儲存電極131時儲存電容即已夠大，則可省卻儲存電極131。
然後，使用該光阻圖案之光罩將半導體層150重摻雜以導電性雜質，以形成一源極區153及一汲極區155。
接下來，如圖7所示，在移除該光阻圖案後，使用閘極線121及儲存電極131之光罩給半導體層150輕摻雜導電性雜質，藉以製作完成具有LDD區152之半導體層150。此處，若閘極線121並非由諸如鈦等具有高熱穩定性及高化學性質之材料製成，則可在形成另一光阻圖案後摻雜雜質，以減輕對互連線之損壞。
在上文中，係使用光阻圖案來形成LDD區152，但若設置有若干具有不同蝕刻比之金屬層或者於閘極線121之每一側壁上形成一對間隔層，則無需使用光阻圖案亦可形成LDD區152。
此外，由於半導體層150、儲存電極線131及儲存電極133之寬度及長度各異，因而半導體層150中有若干部分未覆蓋有儲存電極線131及儲存電極133。未受覆蓋之部分150A亦具有雜質並毗鄰儲存電極區157。未受覆蓋之部分150A與汲極區155相分離。
接下來，如圖8A及圖8B所示，於整個基板110上形成一第一層間絕緣層601，然後蝕刻之，以形成分別露出源極區153及汲極區155之一第一接觸孔161及一第二接觸孔162。
第一層間絕緣層601可由一具有顯著之平坦化性質及光敏性之有機材料、一具有低介電常數之絕緣材料(例如a-Si:C:O及a-Si:O:F，其係藉由電漿增強之化學氣體沈積(PECVD)而形成)、或一諸如SiNx等無機材料製成。
接下來，以一單一層或多層形式於第一層間絕緣層601上沈積一由鎢(W)、鈦(Ti)、鋁(Al)、或其合金製成之金屬層。然後，藉由光蝕刻製程將該金屬層圖案化，以形成一包含一經由接觸孔161與源極區153相連之源極電極173之資料線171、並形成一經由接觸孔162與汲極區155相連之汲極電極175。
資料線171及汲極電極175具有減縮之側邊，以使資料線171及汲極電極175可更緊密地黏合覆蓋層。
如圖9A及9B所示，形成一第二層間絕緣層602來覆蓋資料線171及汲極電極175。然後，藉由光蝕刻製程將第二層間絕緣層602圖案化，以形成一第三接觸孔163，汲極電極175即經由該第三接觸孔163露出。第二層間絕緣層602可由與第一層間絕緣層601相同之材料製成。
接下來，如圖1及圖2所示，於第二層間絕緣層602上沈積一透明之導電材料，例如氧化銦鋅(IZO)、氧化銦錫(ITO)等。然後，將該透明導電層圖案化，以形成一經由第三接觸孔163與汲極電極175相連之像素電極190。
倘若第二層間絕緣層602係由低介電常數絕緣材料製成，則像素電極190可交疊資料線171及閘極線121，以增強像素電極190之孔徑比。
<實施例2>
如圖10及11所示，一資料連接部件171b與一像素電極190可由相同材料製成於同一層中，且用於分別將資料連接部件171b與半導體層150之源極區153及汲極區155相連之接觸孔161及162係同時形成。根據該實施例，可相較第一實施例減少光罩之數量。
下文將對細節加以闡述。某些製程及結構與第一實施例相同。因此，此處省略了彼等說明。一資料金屬片171a係與閘極線121形成於同一層上並垂直於閘極線121延伸，且與閘極線121相隔一預定距離。資料金屬片171a位於兩個毗鄰閘極線121之間，但其未與該等閘極線相連。同樣，最外側資料金屬片171a之一端部可加大，以接收來自外部路電(未圖示)之圖像信號。
一層間絕緣層160形成於閘極絕緣層140、閘極線121、及儲存電極線131上。
在層間絕緣層160上，形成有一資料連接部件171b、一像素電極190及一接觸輔助件82。資料連接部件171b豎直形成以與閘極線121及儲存電極線131相交。
資料金屬片171a經由一形成於層間絕緣層160中之第三接觸孔163與資料連接部件171b相連，且資料連接部件171b經由第一接觸孔161與源極區153相連。換言之，複數個彼此相間隔之資料金屬片171a藉由若干越過閘極線121及儲存電極線131之資料連接部件171b而相互連接。
像素電極190經由一形成於層間絕緣層160及閘極絕緣層140中之第二接觸孔162與汲極電極155相連。接觸輔助件82經由一形成於層間絕緣層160中之第四接觸孔164與閘極線121(未圖示)及資料金屬片171a之一端部相連。
接觸輔助件82用於補充資料線171a之端部部分與外部裝置之間之黏合並保護之。因此，可視需要應用接觸輔助件82或者省卻之，乃因其並非必需。
在下文中，將參照圖12A至15B、連同上文所提及之圖10及圖11來闡述一種製造上述TFT陣列面板之方法。
如圖12A及12B所示，於一透明絕緣基板110上形成一阻擋層111。透明絕緣基板110可由玻璃、石英、藍寶石等製成。阻擋層111係藉由沈積氧化矽(SiO2 )或氮化矽(SiNx)至一約1000埃之厚度而形成。然後，清理該表面，以自阻擋層111上移除諸如天然氧化層等雜質。
然後，藉由一化學氣體沈積(CVD)或其他方法將一本質非晶矽層形成至一介於400埃至1200埃範圍內之厚度。
接下來，實施循序性側向結晶(SLS)製程，以使該非晶矽層結晶。該結晶方法等同於圖4及圖5所示第一實施例之方法。
接下來，如圖13A及圖13B所示，使用一光罩以光蝕刻製程將該多晶矽層圖案化，藉以形成一由多晶矽製成之半導體層150。如此一來，該半導體層150具有與第一實施例中相同之圖案。
藉由CVD製程於半導體層150上沈積諸如SiNx、SiO2 等絕緣材料，以形成一閘極絕緣層140。此後，以一單一層或多層形式於閘極絕緣層140上沈積一金屬層。該金屬層係由一或多種選自如下組群之材料製成：銀(Ag)、銅(Cu)、鈦(Ti)、鋁(Al)、鎢(W)、及其合金。
在形成該金屬層後，於該金屬層上沈積一光阻層，然後使用一光罩實施蝕刻，以形成一光阻圖案。使用濕式蝕刻或乾式蝕刻來蝕刻該金屬層，以形成一閘極線121、一儲存電極線131及一資料金屬片171a。此處，為使閘極線121及儲存電極131之寬度窄於該光阻圖案，過蝕刻該金屬層。
閘極線121、資料金屬片171a及儲存電極131具有減縮之側邊，以使閘極線121、資料金屬片171a及儲存線131可更緊密地黏合覆蓋層。此外，若無需儲存電極131時儲存電容即已夠大，則可省卻儲存電極131。
然後，使用該光阻圖案之光罩將半導體層150重摻雜以導電性雜質，以形成一源極區153及一汲極區155。
接下來，如圖14所示，在移除該光阻圖案後，使用閘極線121及儲存電極線131之光罩將半導體層150輕摻雜以導電性雜質，藉以製作完成具有LDD區152之半導體層150。此處，若閘極線121並非由諸如鈦等具有高熱穩定性及高化學性質之材料製成，則可在形成另一光阻圖案後摻雜雜質，以減輕對互連線之損壞。
在上文中，係使用光阻圖案來形成LDD區152，但其亦可藉由提供若干具有互不相同之蝕刻比之金屬層來形成，或者可於閘極線121之每一側壁上形成一對間隔層來形成LDD區。
此外，由於半導體層150、儲存電極線131及儲存電極133之寬度及長度各異，因而半導體層150中有若干部分未覆蓋有儲存電極線131及儲存電極133。外露之部分150A亦具有雜質並毗鄰儲存電極區157。外露部分150A與汲極區155相分離。
如圖15A及15B所示，於包括源極區153、汲極區155及通道區154之整個基板110上沈積一層間絕緣層160。層間絕緣層160可由一具有顯著之平坦化性質及光敏性之有機材料、一具有低介電常數之絕緣材料(例如a-Si:C:O及a-Si:O:F，其係藉由電漿增強之化學氣體沈積(PECVD)而形成)、或一諸如SiNx等無機材料製成。
然後，蝕刻層間絕緣層160，以形成一露出源極區153之第一接觸孔161、一露出汲極區155之第二接觸孔162、一露出資料金屬片171a之第三接觸孔163、及一露出資料金屬片171a之一端部之第四接觸孔164。
倘若層間絕緣層160係由具有光敏性之有機材料製成，則可僅藉由光刻製程來形成該等接觸孔。
如圖10及圖11所示，於包括第一接觸孔161、第二接觸孔162、第三接觸孔163、及第四接觸孔164之內表面之層間絕緣層160上沈積透明導電材料，藉以形成一導電層。然後，將該導電層圖案化，以形成一資料連接部件171b、一像素電極190、及一接觸輔助件82。
此處，資料金屬片171a經由一第四接觸孔163與資料連接部件171b相連，且資料連接部件171b經由第一接觸孔161與源極區153相連。像素電極190經由第二接觸孔162與汲極區155相連，且接觸輔助件82經由第四接觸孔164與資料金屬片171a相連。
倘若第二層間絕緣層160係由低介電常數絕緣材料製成，則像素電極190可交疊資料金屬片171a及閘極線121，以增強像素電極190之孔徑比。
如上文所述，各狹縫具有不同之長度使得甚至當在光罩傳送期間出現一定程度之錯位時亦能使非晶矽徹底結晶。
<實施例3>
現在，將參照圖式來闡述本發明另一實施例之用於結晶之光罩及一種製造TFT陣列面板之方法。
在循序性側向結晶(SLS)中，藉由經一具有狹縫之光罩實施雷射照射而使一非晶矽層熔化，以形成液體區域，然後使液體結晶。在結晶期間，多晶矽之晶粒沿一豎直方向生長至液體區域與固體區域之邊界面。在本實施例中，作為雷射透明區域之光罩狹縫具有彎曲之邊界線。藉由本實施例製成之多晶矽層之晶粒組具有與狹縫具有相同形狀之彎曲邊界線。下文將參照圖式來說明該形貌。
圖16顯示使用一具有狹縫之光罩及經由該等狹縫照射雷射之結晶製程。圖17顯示一本發明實施例之光罩之平面圖。圖18顯示一本發明實施例之循序性側向結晶製程。圖19顯示根據本發明一實施例藉由一循序性側向結晶而結晶之多晶矽晶粒。
如圖16所示，藉由經一具有狹縫310之光罩300實施雷射照射而使一形成於一絕緣基板上之非晶層200局部熔化，以形成對應於該等狹縫之液體區域。此處，光罩300中作為雷射透明區域之狹縫310具有彎曲之邊界線312，該彎曲之邊界線312具有圓弧形狀。此一狹縫形狀用於提高薄膜電晶體之特性一致性。其將在下文中予以詳述。
液態矽緩慢結晶而變為多晶矽。此時，多晶矽之晶粒211係自液體區域210與固體區域之邊界面沿一垂直於液體區域210與固體區域之邊界面之方向生長。當兩個生長部分在液體區域之中心處會合時，晶粒211之生長即告結束。由此，即會形成晶粒組212。
當使用SLS時，藉由沿晶粒211之生長方向傳送光罩300，可形成不同粒徑之主晶粒。
舉例而言，如圖17所示，一光罩300具有兩個具有相同圖案之區域301。每一區域301及302皆包含複數個排列成列且其間具有規則間距之狹縫310。該等狹縫係雷射束之通路。此處，將區域301及302之狹縫排列成相互偏離。
如圖18所示，在實施完一次雷射照射(雷射輻照)後，沿水平(x軸)方向移動光罩300，移動量為區域301及302之寬度，然後實施另一次雷射照射。由於該等兩個區域301及302之狹縫310排列成相互偏離，因而藉由傳送光罩300及照射雷射使每一部分皆受到雷射照射。
如圖19所示，多晶矽之晶粒211係自液體區域210與固體區域之邊界面沿一垂直於液體區域210與固體區域之邊界面之方向生長。當兩個生長部分在液體區域之中心處會合時，晶粒211之生長即告結束。由此，即會形成具有一與狹縫310之邊界線具有相同彎曲邊界線之晶粒組212。
在本發明之該實施例中，藉由使晶粒組212形成為具有一彎曲形狀來提高薄膜電晶體特性之一致性。此種效應將在下文中參照圖式予以闡述。
圖20係一本發明實施例之多晶矽薄膜電晶體陣列面板之剖視圖。圖21顯示根據本發明一實施例在製造薄膜電晶體陣列面板之製程的一步驟中晶粒組之結構。圖22A至22E顯示根據本發明一實施例製造多晶矽薄膜電晶體陣列面板之製程。
如圖20所示，一半導體層150由多晶矽製成並具有一通道區154及一源極和汲極區153和155設置於通道區154之兩側上。此處，如圖21所示，一閘極電極124設置於光罩傳送方向上，以提高薄膜電晶體之特性。換言之，設置於源極區153與汲極區155之間之通道區154形成為包含最少數量之晶粒組152來增強電荷遷移率。
由於晶粒組152具有彎曲之邊界，因而晶粒組152之邊界不平行於通道區154之邊界。因此，包含於通道區154中之晶粒組152具有不同之寬度。相應地，無論薄膜電晶體設置於何處，各薄膜電晶體之通道區皆包含近似個數之晶粒組。因此，所有薄膜電晶體皆具有近似之特性。
此處，源極區153及汲極區155摻雜有n型及p型摻雜劑之一並可包含一矽化物層。輕摻雜之汲極(LDD)可形成於通道區154與源極區153及汲極區155之間。
一由SiO2 或SiNx製成之閘極絕緣層140形成於絕緣基板110上，以覆蓋半導體層150。一連接至一傳輸掃描信號之閘極線之閘極電極124形成於閘極絕緣層140上，以覆蓋通道區154。
一層間絕緣層130形成於閘極絕緣層140上。層間絕緣層130及閘極絕緣層140分別具有露出源極區153及汲極區154之接觸孔143及145。
一經由接觸孔143連接至源極區153之源極電極173形成於層間絕緣層130上。一經由接觸孔145連接至汲極區155之汲極電極175形成於層間絕緣層130上。
一鈍化層180形成於層間絕緣層130上，以覆蓋源極電極173及汲極電極175。鈍化層180具有一露出汲極電極175之接觸孔185。
一由一諸如氧化銦錫(ITO)及氧化銦鋅(IZO)等透明導電材料或一反射性導電材料製成之像素電極190形成於該鈍化層上，供經由接觸孔185連接至汲極電極175。
本發明之薄膜電晶體可用作一用於驅動LCD中之像素電極或用於控制有機電致發光裝置中之電流之開關元件。
現在，將闡述一種根據本發明製造薄膜電晶體陣列面板之方法。
首先，藉由電漿增強化學氣體沈積、低壓化學氣體沈積及濺鍍之一於一絕緣基板110上沈積一非晶矽層。
接下來，如圖22A所示，使用一具有彎曲狹縫之光罩對該非晶矽層實施SLS製程，以形成一具有晶粒組之多晶矽層50。此時，光罩之狹縫具有一彎曲形狀，以增強薄膜電晶體特性之一致性。
接下來，如圖22B所示，對多晶矽層50實施光蝕刻，以形成半導體層150。
接下來，如圖22C所示，使用SiNx或SiN2 沈積一閘極絕緣層140。然後，於閘極絕緣層140上沈積一含有一低電阻導電材料之導電材料層並將其圖案化，以形成一具有一閘極電極124之閘極線。
接下來，如圖22C所示，藉由使用閘極電極124作為光罩，於半導體層150中注入n型或p型摻雜劑並激活之，來形成一源極區153及汲極區155。此處，將位於源極區153與汲極區155之間之部分界定為一通道區154。可於通道區154與源極區153及汲極區155之間形成輕摻雜之汲極(LDD)。
接下來，如圖22D所示，於閘極絕緣層140上形成一層間絕緣層130來覆蓋閘極電極124，並將層間絕緣層130連同閘極絕緣層140圖案化，以形成分別露出源極區153及汲極區155之接觸孔143及145。
接下來，如圖22E所示，於層間絕緣層130上沈積一金屬層並圖案化之，以形成一源極電極173及汲極電極175，源極電極173及汲極電極175分別經由接觸孔143及145連接至源極區173及汲極區175。此處，通常與源極電極173及汲極電極175一同形成連接至源極電極173並用於傳輸圖像信號之資料線。
接下來，如圖21所示，於源極電極173及汲極電極175上塗覆一鈍化層180，並圖案化之，以形成一露出汲極電極175之接觸孔185。
接下來，於鈍化層180上沈積一諸如氧化銦錫(ITO)及氧化銦鋅(IZO)等透明導電材料或一反射性導電材料，並圖案化之，以形成像素電極190。
如上文所述，本發明藉由使用一具有彎曲狹縫之光罩將晶粒組形成為具有一彎曲邊界而增強了薄膜電晶體特性之一致性。
本發明不應視為僅限於上文所述之特定實例，而應理解為涵蓋隨附申請專利範圍中所清楚述及之本發明各種態樣。熟習此項技術者將易知本發明可適用之各種修改、等效製程、以及衆多種結構。
50．．．多晶矽層
82．．．接觸輔助件
110．．．透明絕緣基板
111．．．阻擋層
121．．．閘極線
124．．．閘極電極
130．．．層間絕緣層
131．．．儲存電極線
133．．．儲存電極
140．．．閘極絕緣層
143．．．接觸孔
145．．．接觸孔
150．．．半導體層
150A．．．未受覆蓋之部分
152．．．LDD區
153．．．源極區
154．．．通道區
155．．．汲極區
157．．．儲存電極區
160．．．層間絕緣層
161．．．第一接觸孔
162．．．第二接觸孔
163．．．第三接觸孔
164．．．第四接觸孔
171．．．資料線
171a．．．資料金屬片
171b．．．資料連接部件
173．．．源極電極
175．．．汲極電極
180．．．鈍化層
185．．．接觸孔
190．．．像素電極
200．．．非晶層
210．．．液體區域
211．．．晶粒
212．．．晶粒組
300．．．光罩
301．．．區域
302．．．區域
310．．．狹縫
312．．．邊界線
601．．．第一層間絕緣層
602．．．第二層間絕緣層
A．．．區域
B．．．區域
Q．．．狹縫邊界部分
S1．．．最上方狹縫
S2．．．其他狹縫
圖1係一本發明實施例之TFT陣列面板之平面圖。
圖2係一沿圖1中之線II-II' 剖切之剖視圖。
圖3A、圖6A、圖8A及圖9A係顯示根據本發明一實施例製造TFT陣列面板之中間步驟之平面圖。
圖3B係一沿圖3A中之線IIIB-IIIB' 剖切之剖視圖。
圖4及圖5係顯示使用一本發明之光罩圖案之結晶製程。
圖6B係一沿圖6A中之線VIB-VIB' 剖切之剖視圖。
圖7係一顯示圖6B之一後續步驟之剖視圖。
圖8B係一沿圖8A中之線VIIIB-VIIIB' 剖切之剖視圖。
圖9B係一沿圖9A中之線IXB-IXB' 剖切之剖視圖。
圖10係一本發明另一實施例之TFT陣列面板之平面圖。
圖11係一沿圖10中之線XI-XI' -XI" 剖切之剖視圖。
圖12A、圖13A及圖15A係顯示根據本發明另一實施例製造一TFT陣列面板之中間步驟之平面圖。
圖12B係一沿圖12A中之線XIIB-XIIB' -XIIB" 剖切之剖視圖。
圖13B係一沿圖13A中之線XIIIB-XIIIB' -XIIIB" 剖切之剖視圖。
圖14係一顯示圖13B之一後續步驟之剖視圖。
圖15B係一沿圖15A中之線XVB-XVB' -XVB" 剖切之剖視圖。
圖16顯示使用一具有狹縫之光罩及經由該等狹縫照射雷射之結晶製程。
圖17係一本發明實施例之光罩之平面圖。
圖18顯示一本發明實施例之循序性側向結晶製程。
圖19顯示藉由一本發明實施例之循序性側向結晶製程結晶之多晶矽之晶粒。
圖20係一本發明實施例之多晶矽薄膜電晶體陣列面板之剖視圖。
圖21顯示在一本發明實施例之薄膜電晶體陣列面板之製造製程的一步驟中晶粒組之結構。
圖22A至22E係顯示根據本發明一實施例之多晶矽薄膜電晶體陣列面板製造製程之剖視圖。
A．．．區域
B．．．區域
S1．．．最上方狹縫
S2．．．其他狹縫

Claims (10)

  1. 一種薄膜電晶體陣列面板製造方法，其包括：藉由將一雷射束透過一光罩照射至一非晶矽層而形成一多晶矽層，該光罩平行於該陣列面板傳送且具有相對於一傳送方向傾斜之一狹縫圖案，其中該多晶矽晶粒之邊界對凖一方向，且該方向相對於該薄膜電晶體之通道方向傾斜。
  2. 如請求項1之方法，其進一步包括：將該薄膜電晶體通道方向形成為相對於該陣列面板傾斜。
  3. 如請求項1之方法，其進一步包括：將該多晶矽晶粒之方向形成為相對於該陣列面板傾斜。
  4. 如請求項3之方法，其進一步包括：使用一相對於該陣列面板之傳送方向傾斜之光罩來形成該多晶矽。
  5. 一種製造一薄膜電晶體之方法，其包括：於一絕緣基板上形成一非晶矽層；藉由使用平行於該絕緣基板傳送且具有相對於一傳送方向傾斜之多個狹縫之一光罩將該非晶矽層結晶而形成一多晶矽層；藉由將該多晶矽層圖案化來形成一半導體層；於該半導體層上形成一閘極絕緣層；於該閘極絕緣層上形成一閘極電極來部分地交疊該半 導體層；於該閘極電極之兩側上形成一源極區及一汲極區，以於其間界定一通道區；於該閘極電極上形成一第一層間絕緣層；形成一分別連接至該源極區及該汲極區之源極電極及汲極電極；於該汲極電極上形成一第二層間絕緣層；及於該第二層間絕緣層上形成一與該汲極電極相連之像素電極，其中該形成一多晶矽層之步驟係藉由一循序性側向結晶來實施，且藉由該循序性側向結晶形成之晶粒組具有偏離該通道區之邊界之邊界。
  6. 如請求項5之方法，其中使用該光罩來實施該循序性側向結晶，及該光罩之該等狹縫係透明且具有彎曲之邊界線。
  7. 如請求項6之方法，其中該等狹縫具有一圓弧形狀。
  8. 如請求項6之方法，其中該等狹縫包括一第一狹縫及一長於該第一狹縫之第二狹縫。
  9. 如請求項6之方法，其中該光罩具有兩個區域，該等區域分別具有複數個排列成一列之狹縫，且該兩個區域之狹縫排列成相互偏離。
  10. 如請求項6之方法，其進一步包括一如下步驟：形成位於該通道區與該源極及汲極區之間之輕摻雜汲極。
TW100139849A 2004-01-06 2005-01-06 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法 TWI446408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040000547A KR101152115B1 (ko) 2004-01-06 2004-01-06 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR1020040003216A KR101348759B1 (ko) 2004-01-16 2004-01-16 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
TW201212101A TW201212101A (en) 2012-03-16
TWI446408B true TWI446408B (zh) 2014-07-21

Family

ID=34829529

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094100404A TWI368256B (en) 2004-01-06 2005-01-06 Optic mask and manufacturing method of thin film transistor array panel using the same
TW100139849A TWI446408B (zh) 2004-01-06 2005-01-06 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094100404A TWI368256B (en) 2004-01-06 2005-01-06 Optic mask and manufacturing method of thin film transistor array panel using the same

Country Status (4)

Country Link
US (1) US7858450B2 (zh)
JP (2) JP4880225B2 (zh)
CN (2) CN101504934A (zh)
TW (2) TWI368256B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101191404B1 (ko) * 2006-01-12 2012-10-16 삼성디스플레이 주식회사 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
KR101481686B1 (ko) * 2008-02-12 2015-01-13 삼성디스플레이 주식회사 반도체층 결정화 마스크 및 이를 이용한 반도체층 결정화방법
TWI440965B (zh) * 2011-09-05 2014-06-11 Au Optronics Corp 光罩、平面顯示面板之導線的製作方法以及平面顯示面板之導線結構
JP5574384B2 (ja) * 2011-09-20 2014-08-20 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
CN103050379B (zh) * 2012-12-10 2015-03-04 华映视讯（吴江）有限公司 窄间距线路的形成方法
US10444162B2 (en) * 2017-04-03 2019-10-15 Samsung Electronics Co., Ltd. Method of testing an object and apparatus for performing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754797B2 (ja) * 1986-02-20 1995-06-07 富士通株式会社 ビ−ムアニ−ル方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5888675A (en) 1996-12-04 1999-03-30 Advanced Micro Devices, Inc. Reticle that compensates for radiation-induced lens error in a photolithographic system
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
ATE502321T1 (de) 2000-07-05 2011-04-15 Synopsys Inc Verfahren zum entwerfen einer phasenschiebermaske für komplexe muster
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US7217605B2 (en) * 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
US6649309B2 (en) 2001-07-03 2003-11-18 International Business Machines Corporation Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
JP4296762B2 (ja) * 2001-09-14 2009-07-15 ソニー株式会社 レーザ照射装置および半導体薄膜の処理方法
JP2003309068A (ja) * 2002-04-12 2003-10-31 Sharp Corp 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2003257859A (ja) * 2001-09-25 2003-09-12 Sharp Corp 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法
US6649526B2 (en) * 2001-11-15 2003-11-18 Macronix International Co., Ltd. Method for implanting and coding a read-only memory with automatic alignment at four corners
KR100483985B1 (ko) 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI244571B (en) 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Also Published As

Publication number Publication date
JP2005197746A (ja) 2005-07-21
TW200601427A (en) 2006-01-01
JP2012064954A (ja) 2012-03-29
CN1655056B (zh) 2010-10-27
CN101504934A (zh) 2009-08-12
CN1655056A (zh) 2005-08-17
US20050173752A1 (en) 2005-08-11
TWI368256B (en) 2012-07-11
JP5613131B2 (ja) 2014-10-22
US7858450B2 (en) 2010-12-28
JP4880225B2 (ja) 2012-02-22
TW201212101A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
TWI446408B (zh) 光罩與使用該光罩之薄膜電晶體陣列面板之製造方法
US7387920B2 (en) Method of manufacturing thin film transistor array panel
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
KR101002666B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
WO2019171590A1 (ja) 薄膜トランジスタおよびその製造方法
US7754549B2 (en) Method of manufacturing thin film transistor array panel
KR101152115B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR101032943B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100700008B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100997967B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060089828A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060041020A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조방법과 이를 통하여 제조한 박막 트랜지스터 표시판
KR20050058826A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050087907A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070352A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070351A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060084487A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050032713A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees