JP4109026B2 - アレイ基板を製造する方法およびフォトマスク - Google Patents

アレイ基板を製造する方法およびフォトマスク Download PDF

Info

Publication number
JP4109026B2
JP4109026B2 JP2002197697A JP2002197697A JP4109026B2 JP 4109026 B2 JP4109026 B2 JP 4109026B2 JP 2002197697 A JP2002197697 A JP 2002197697A JP 2002197697 A JP2002197697 A JP 2002197697A JP 4109026 B2 JP4109026 B2 JP 4109026B2
Authority
JP
Japan
Prior art keywords
line
longitudinal
photomask
tft
energy rays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002197697A
Other languages
English (en)
Other versions
JP2003109903A (ja
Inventor
元 茂 之 四
修 一 内古閑
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP2002197697A priority Critical patent/JP4109026B2/ja
Priority to US10/205,317 priority patent/US6667198B2/en
Publication of JP2003109903A publication Critical patent/JP2003109903A/ja
Application granted granted Critical
Publication of JP4109026B2 publication Critical patent/JP4109026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Description

【0001】
【発明の属する技術分野】
本発明は、アレイ基板を製造する方法およびフォトマスクに関する。
【0002】
【従来の技術】
近年、液晶表示素子(以下、LCDともいう)は、パーソナルコンピュータ、投影型テレビ、小型テレビ、携帯情報端末などに広く利用されている。現在のLCDにおいては、画素ごとに半導体素子である薄膜トランジスタ(以下、TFT(Thin Film Transistor)ともいう)を設けたアクティブマトリクス型LCDが主流となっている。
【0003】
アクティブマトリクス型LCDは、表示電極を有するアレイ基板と表示電極に対向する共通電極を有するフィルタ基板との間に液晶を封止した構成を有する。アレイ基板としては、TFTがマトリックス状に形成されているTFTアレイ基板が頻繁に使用される。TFTアレイ基板には、TFTのソースと接続されている複数の信号線とTFTのゲートと接続されている複数の走査線とが格子状に形成される。TETの活性層としては、非晶質シリコン(アモルファスシリコン)または多結晶シリコン(ポリシリコン)が使用される。
【0004】
半導体材料としてアモルファスシリコンよりも移動度が大きいポリシリコンを採用することにより、画像を表示するための駆動回路の一部をアレイ基板上に形成できる。それによって、従来においては、セルパネルに外付けしていた部品が不要となり、製造コストが削減され、LCDディスプレイの外枠を小さくできるようになった。
【0005】
【発明が解決しようとする課題】
より多くの駆動回路をアレイ基板上に作り込むことにより、よりコストが削減され、高機能にすることができる。
【0006】
しかし、現在実用化されているポリシリコンを半導体材料としたアレイ基板に搭載することのできる駆動回路の数はまだ限られている。よって、アレイ基板に搭載しきれないその他の回路は依然としてアレイ基板に外付けされる。
【0007】
多くの駆動回路をアレイ基板上に作り込むためには、ポリシリコンの移動度を高めることが好ましい。ポリシリコンの移動度を向上させるためには、ポリシリコンの結晶粒の粒径を大きくすることが考えられる。
【0008】
ポリシリコンの結晶粒の粒径を大きくする手段として、アモルファスシリコン膜にレーザ光等のエネルギー線を照射し、固体/液体の界面を生じさせ、この界面における温度勾配を利用して結晶をアレイ基板と平行に横方向成長させる方法がある。これはラテラル成長法と言われている。
【0009】
ラテラル成長法は、例えば、フォトマスクを介してレーザ光等のエネルギー線を基板上の初期膜に照射する。この場合、結晶成長の方向は、フォトマスクにより形成されるエネルギー線の形状に依存する。
【0010】
図7(A)は、従来のフォトマスク100の部分的拡大図である。フォトマスク100は矩形の透過領域10と遮断領域20とからなる。開口部10を通過したエネルギー線はアモルファスシリコン(またはポリシリコン)を溶融する。エネルギー線の照射が終了すると、シリコンの固体と液体の界面(以下、固液界面とも言う)から内側へ向かって結晶が成長する。
【0011】
図7(B)は、エネルギー線を照射した後のポリシリコンの各結晶粒の拡大平面図である。ラテラル成長法においては、固液界面から結晶が成長するので、透過領域10の傾斜方向線と長手方向線とでは結晶成長の方向が異なる。従って、透過領域10の傾斜方向線から成長した結晶粒30と長手方向線から成長した結晶粒40とはそれぞれの結晶粒の長手方向が異なる。特に、従来から透過領域10は矩形であったため、結晶粒30と結晶粒40との長手方向は90度近傍の角度で交わっていた。
【0012】
図8は、従来のポリシリコンを活性層50として使用してTFT60、70、80および90を形成したときの配置を模式的に示した平面図である。TFT60、70、80および90はそれぞれゲート電極110、ソース電極120およびドレイン電極130を備えている。
【0013】
ゲート電極110に電圧を印加することにより、TFTがONになる。即ち、ゲート電極110の下にある活性層が反転してチャネルが形成される。このチャネルによってソース電極120とドレイン電極130との間を電流が流れることができる。
【0014】
TFT60、70、80および90がOFFのときには、ソース電極120とドレイン電極130との間にリークする電流は少ない方がよい。一方で、TFT60、70、80および90がONのときには、ソース電極120とドレイン電極130との間の抵抗値(以下、ON抵抗という)は低い方がよい。また、TFT60、70、80および90は一定の性能を有することが望ましい。
【0015】
一般に、TFTのキャリアの流れる方向とポリシリコンの結晶粒の長手方向とがほぼ一致するときに、キャリアの移動度が高くなる。キャリアの移動度が高くなると、ON抵抗が低くなる。一方で、キャリアの流れる方向が結晶粒の長手方向に対して90度に近づくほど、キャリアの移動度が低くなってしまう。キャリアが通過する粒界の数が多くなり、散乱されるキャリアが多くなってしまうからである。
【0016】
従来のポリシリコンの活性層50には、フォトマスク100の透過領域10によって、結晶粒30と結晶粒40との各結晶粒の長手方向がほぼ90度に直交してしまう。従って、活性層50に形成されたTFT60、70、80および90のうち、TFT60、70および80のキャリア移動度は比較的高いが、TFT90のキャリア移動度は比較的低くなってしまうという問題があった。
【0017】
また、TFT60、70、80および90は一定の性能を有することができないという問題があった。
【0018】
これらの問題を回避するためには、結晶粒30が存在する領域にTFTを形成することができないという設計における制約が生じる。また、結晶粒30が存在する領域にTFTが形成されることを回避するために、製造工程に位置合わせ工程を追加する必要があるという他の問題が生じる。
【0019】
従って、本発明の目的は、TFT製造工程における設計を制約することなく、かつ追加の工程を付加することなしに、キャリア移動度が高く一定の性能を有する複数のTFTを形成することができる活性層を形成するためのフォトマスクを提供することである。
【0020】
また、本発明の目的は、TFT製造工程における設計を制約することなく、追加の工程を付加することなしに、キャリア移動度が高く一定の性能を有するTFTを備えたアレイ基板の製造方法を提供することである。
【0021】
【課題を解決するための手段】
本発明に従った実施の形態によるアレイ基板の製造方法は、透明基板上に非晶質材料を堆積するステップと、
互いにほぼ平行に延伸する第1の長手方向線および第2の長手方向線と、該第1の長手方向線および該第2の長手方向線のそれぞれの一端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第1の傾斜方向線および第2の傾斜方向線と、前記第1の長手方向線および前記第2の長手方向線のそれぞれの他端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第3の傾斜方向線および第4の傾斜方向線とによって囲まれ、エネルギー線を透過する透過領域、並びに、前記透過領域の周囲においてエネルギー線を遮断する遮断領域を備え、
前記第1および第2の長手方向線が延伸する方向の前記透過領域の長さは、前記第1および第2の長手方向線が延伸する方向に対して垂直な方向の前記透過領域の長さよりも長いフォトマスクを使用し、エネルギー線を照射して前記非晶質材料を前記多結晶材料へ変質させる変質ステップであって、
前記透過領域を通過したエネルギー線が前記非晶質材料に照射されたときに該非晶質材料の表面に投射される平面パターンの長手方向に対して垂直な方向へ前記透明基板を一定間隔移動させる移動ステップ、並びに、該移動ステップごとに前記エネルギー線を前記非晶質材料へ照射する照射ステップを含む変質ステップと、を備えたアレイ基板を製造する方法。
好ましくは、前記第1の傾斜方向線および前記第2の傾斜方向線は、前記第1の長手方向線および前記第2の長手方向線よりも短く、前記第3の傾斜方向線および前記第4の傾斜方向線は、前記第1の長手方向線および前記第2の長手方向線よりも短い。
好ましくは、前記第1の長手方向線の長さおよび前記第2の長手方向線の長さがほぼ等しい。
好ましくは、前記透過領域は前記第1の長手方向線および前記第2の長手方向線の中心線を境に対称な形状である。
好ましくは、前記第1の傾斜方向線、前記第2の傾斜方向線、前記第3の傾斜方向線および前記第4の傾斜方向線が総て直線である。
前記透過領域は六角形であるように構成してもよい。
前記第1の傾斜方向線、前記第2の傾斜方向線、前記第3の傾斜方向線または前記第4の傾斜方向線のいずれかが、弧の形状または90度以上の角度で屈折した形状であるように構成してもよい。
本発明に従った実施の形態によるアレイ基板の製造方法は、透明基板上に非晶質材料を堆積するステップと、
エネルギー源から放射され非晶質材料を結晶粒からなる多結晶材料へ変質させるエネルギー線を透過させるフォトマスクであって、前記エネルギー線を透過させ前記非晶質材料に照射したときに、それぞれの前記結晶粒の成長が互いに直行しない方向へ開始されるように成形され、細長の形状をした透過領域および、
前記透過領域の周辺において前記エネルギー線を遮断する遮断領域を備えているフォトマスクを使用し、エネルギー線を照射して前記非晶質材料を前記多結晶材料へ変質させる変質ステップであって、
前記エネルギー線が前記透過領域を透過して前記非晶質材料に照射されたときに該非晶質材料の表面に投射される平面パターンの長手方向に対して垂直な方向へ前記透明基板を一定間隔移動させる移動ステップ、並びに、該移動ステップごとに前記エネルギー線を前記非晶質材料へ照射する照射ステップを含む変質ステップと、を備えている。
好ましくは、前記照射ステップにおいて、前記エネルギー線を照射したときにそれぞれの前記結晶粒の成長が互いにほぼ平行した方向へ開始される。
本発明に従った実施の形態によるフォトマスクは、エネルギー源から放射され非晶質材料を多結晶材料へ変質させるエネルギー線を透過させるフォトマスクであって、
互いにほぼ平行に延伸する第1の長手方向線および第2の長手方向線と、
該第1の長手方向線および該第2の長手方向線のそれぞれの一端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第1の傾斜方向線および第2の傾斜方向線と、
前記第1の長手方向線および前記第2の長手方向線のそれぞれの他端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第3の傾斜方向線および第4の傾斜方向線とによって囲まれ、前記エネルギー線を透過させる透過領域および、
前記透過領域の周囲において前記エネルギー線を遮断する遮断領域を備え、
前記第1および第2の長手方向線が延伸する方向の前記透過領域の長さは、前記第1および第2の長手方向線が延伸する方向に対して垂直な方向の前記透過領域の長さよりも長い。
【発明の実施の形態】
以下、図面を参照し、本発明による実施の形態を説明する。尚、本実施の形態は本発明を限定するものではない。
【0022】
図1(A)は、本発明に係る実施の形態に従った製造方法により製造された液晶表示素子100およびTFTアレイ基板130の概略を示した拡大断面図である。
【0023】
液晶表示素子100は、液晶110をカラーフィルタ基板120とTFTアレイ基板130との間に封止している。カラーフィルタ基板120には、共通電極140が設けられ、TFTアレイ基板130には、表示電極150が設けられている。共通電極140および表示電極150によって液晶110に電界が与えられる構造になっている。
【0024】
さらに、表示電極150は、TFTアレイ基板130に配設されたTFT200のドレインに接続されている。TFT200は、TFTアレイ基板130の上にマトリックス状に多数形成されている。
【0025】
尚、本実施の形態において、TFT200は正スタガ型であるが、逆スタガ型のTFTが使用されていもよい。また、本実施の形態によるTFTアレイ基板130は液晶表示素子に使用されているが、TFTアレイ基板130はEL(electroluminescence)ディスプレイなどに使用されてもよい。
【0026】
図1(B)は、本発明に係る実施の形態に従った製造方法により製造されたTFTアレイ基板130に使用されるTFT200の拡大断面図である。TFT200は、絶縁性のガラス基板210上に形成される。尚、TFTアレイ基板130の製造方法については、図9において説明する。
【0027】
TFT200を形成するために、絶縁性のガラス基板210上に絶縁膜220が堆積され、その絶縁膜220上に多結晶のポリシリコン230が形成される。ポリシリコン230は、次のように形成される。まず、非晶質のアモルファスシリコンが絶縁膜220上に堆積される。次に、アモルファスシリコンに、エネルギー源から放射されたエネルギー線、例えば、エキシマレーザがフォトマスク(図2または図3を参照)を介して照射される。それによって、アモルファスシリコンは、融解し、固体/液体の界面を生じ、固体/液体の界面における温度勾配を利用して再度結晶化する(ラテラル成長)。従って、アモルファスシリコンはエネルギー線によって多結晶のポリシリコン230に変質し、TFTのチャネル部分255を形成する。
さらに、ポリシリコン230の上に、ゲート絶縁膜240が堆積され、ゲート電極250が形成される。次に、ゲート電極250をマスクとして不純物が注入され、チャネル部分255の両側に自己整合的にソース領域260およびドレイン領域270がポリシリコン230に形成される。次に、ソース領域260およびドレイン領域270へ貫通するコンタクトホールを形成する。さらに、ソース領域260に接続されるソース電極280およびドレイン領域270に接続されるドレイン電極290が形成される。
【0028】
図2(A)は、アモルファスシリコンに照射されるエネルギー線が通過するフォトマスク300の部分的拡大図である。フォトマスク300は、エネルギー線を透過させる透明な透過領域310と、エネルギー線を遮断するようにCr(クロム)が付着している遮断領域320とからなる。図2(A)には、1つの透過領域310とその周辺の遮断領域320とが図示されている。
【0029】
本実施の形態によるフォトマスク300の透過領域310は、互いにほぼ平行に延伸する長手方向線330および長手方向線335と、長手方向線330および長手方向線335のそれぞれの一端330aおよび335aにおいて、長手方向線330および長手方向線335が互いに向かい合う方向へ、それぞれ90度よりも大きな角度θ1および角度θ2で屈折して繋がっている傾斜方向線340および傾斜方向線345と、長手方向線330および長手方向線335のそれぞれの他端330bおよび335bから長手方向線330および長手方向線335が互いに向かい合う方向へ90度よりも大きな角度θ3および角度θ4で屈折するようにそれぞれ繋がっている傾斜方向線350および傾斜方向線355とによって囲まれている。長手方向線330および335が延伸する長手方向の透過領域310の長さLは、長手方向に対して垂直な方向の透過領域310の長さ(幅)Wよりも長い。
【0030】
本実施の形態においては、傾斜方向線340、345、350および355は、長手方向線330および335よりも短く成形されている。
【0031】
本実施の形態においては、長手方向線330および335並びに傾斜方向線340、345、350および355は総て直線形状である。また、角度θ1、θ2、θ3およびθ4は総て等しく、90度より大きな鈍角である。長手方向線330および長手方向線335の長さは互いにほぼ等しい。傾斜方向線340、345、350および355の長さも互いにほぼ等しい。
【0032】
従って、本実施の形態において、透過領域310は、長手方向Xを有する六角形であり、長手方向線330および長手方向線335の中心線360を境に対称な形状になっている。
【0033】
尚、透過領域310の長手方向Xの長さLおよび幅Wは、エネルギー源からのエネルギー線を加工する光学系やエネルギー源の装置などによって制限される。
【0034】
本実施の形態によるフォトマスク300は、さらに透過領域310の周囲にエネルギー線を遮断する遮断領域320を備える。
【0035】
従って、本実施の形態によるフォトマスク300によって、エネルギー源から放射されたエネルギー線がフォトマスク300を透過し、整形される。このフォトマスク300を透過したエネルギー線が非晶質材料を結晶粒からなる多結晶材料へ変質させる。
【0036】
一般に、結晶粒はエネルギー線を照射した後の固体/液体の界面における温度勾配を利用して成長するので、結晶粒はフォトマスクの透過領域の周縁から成長が開始する。
【0037】
また、透過領域310の周縁は長手方向を有する細長の六角形の形状をしている。よって、本実施の形態によるフォトマスク300を使用して結晶化したポリシリコンは、図2(B)のような複数の結晶粒の集合によって形成された結晶塊400から形成される。このように結晶塊400は、複数の結晶粒の集合であり、フォトマスク300の透過領域の形状に基づく平面形状を有するものである。
【0038】
図2(B)は、フォトマスク300を使用して形成されたポリシリコンの結晶塊の1つを示した拡大平面図である。結晶塊400は透過領域310と同様の形状を有する。即ち、本実施の形態における結晶塊400は、互いにほぼ平行に延伸する長手方向線430および長手方向線435と、長手方向線430および長手方向線435のそれぞれの一端430aおよび435aにおいて、長手方向線430および長手方向線435が互いに向かい合う方向へ、それぞれ90度よりも大きな角度θ1および角度θ2で屈折して繋がっており、それぞれ長手方向線430および長手方向線435よりも短い傾斜方向線440および傾斜方向線445と、長手方向線430および長手方向線435のそれぞれの他端430bおよび435bから長手方向線430および長手方向線435が互いに向かい合う方向へ90度よりも大きな角度θ3および角度θ4で屈折するようにそれぞれ繋がっており、長手方向線430および長手方向線435よりも短い傾斜方向線450および傾斜方向線455とによって周縁が囲まれている。
【0039】
長手方向線430および435が延伸する長手方向の透過領域320の長さLは、長手方向に対して垂直な方向の透過領域320の長さ(幅)Wよりも長い。
【0040】
本実施の形態においては、傾斜方向線440、445、450および455は、長手方向線430および435よりも短く成形されている。
【0041】
また、図2(B)に示す結晶塊400は、長手方向Y0、Y1およびY2のいずれかを有する複数の結晶粒410によって形成される。結晶粒410はそれぞれ長手方向Y0、Y1およびY2のいずれかを有する形状であり、それぞれの長手方向Y0、Y1およびY2はそれぞれの結晶粒410の成長方向にほぼ一致する。角度θ1、角度θ2、角度θ3および角度θ4は総て90度以上の鈍角であるので、長手方向Y0と長手方向Y1と長手方向Y2とは互いに直交しない。
【0042】
尚、長手方向Y0と長手方向Y1との間の角度θ5=180°−θ1であり、長手方向Y0と長手方向Y2との間の角度θ6=180°−θ2であり、長手方向Y2と長手方向Y0との間の角度θ7=180°−θ3である。
【0043】
従って、角度θ1、角度θ2、角度θ3および角度θ4が180度に近づく程、長手方向Y0、Y1およびY2は互いに平行に近づく。但し、本実施の形態においては、角度θ1、角度θ2、角度θ3および角度θ4が180度に近づくに従い、傾斜方向線440、445、450および455のそれぞれの長さ、即ち、傾斜方向線340、345、350および355のそれぞれの長さをより長くしなければならない。しかし、上記の通り、透過領域310の長手方向Xの長さLは、エネルギー線を加工する光学系やエネルギー源の装置などによって制限されるので、角度θ1、角度θ2、角度θ3および角度θ4は制限される。この制限は、長手方向Xの長さL、幅W、使用するエネルギー線などによって決定される。
【0044】
図3(A)は、図2(A)に示したフォトマスク300において、透過領域310を複数個示した部分的拡大平面図である。
図3(A)に示した透過領域31はその長手方向に対して垂直方向(幅方向)に横並びに配列されている。さらに、透過領域31の幅方向への配列が透過領域31の長手方向にも幅方向へずらされて配列されている。しかし、図11に示すように、フォトマスク300は、長手方向が非常に長い細長の形状をした透過領域31を幅方向にのみ配列したものであってもよい。
【0045】
図3(B)は、図3(A)に示したフォトマスク300を使用してエネルギー線を照射した後のポリシリコン230の部分的拡大平面図である。
【0046】
フォトマスク300を介してエネルギー線を照射するときに、ガラス基板210(図1(B)参照)が照射ごとに移動する。それによって、図3(B)に示すようなポリシリコン230が得られる。
【0047】
ポリシリコン230は、図3(B)に示すように、長手方向Xを有する細長の形状をしておりかつほぼ同一形状をした多数の結晶塊400が長手方向Xをほぼ一致するように羅列した結晶塊列402を隣接するように多数平行に並べることによって形成されている。
【0048】
ポリシリコン230は、TFT200のチャネル部を形成する活性層に使用される。
【0049】
各結晶塊400の間には、多数の結晶塊400の傾斜方向線によって形成されたジグザグ状の粒界線404が形成される。従って、ポリシリコン230は、粒界線404が形成されているジグザグ領域411と、結晶塊400の長手方向線によって形成され、各粒界の長手方向がそれぞれほぼ平行な平行領域420とを有する。尚、粒界線404が屈折する角度θ8は角度θ1、角度θ2、角度θ3および角度θ4に依存する。即ち、角度θ8=2(180−θ1)、θ8=2(180−θ2) 、θ8=2(180−θ3) または θ8=2(180−θ4)のいずれかである。
【0050】
図4は、本実施の形態におけるポリシリコン230を活性層として使用してTFT560、570、580および590を形成したときの配置を模式的に示した平面図である。
【0051】
TFT560およびTFT580はジグザグ領域411に配置され、TFT570およびTFT590は平行領域420に配置されている。
【0052】
TFT570およびTFT590のチャネルをキャリアが流れる方向と、平行領域420における結晶粒の長手方向とがほぼ一致している。
【0053】
TFT560およびTFT580はキャリアのチャネルをキャリアが流れる方向と、ジグザグ領域411における結晶粒の長手方向とは斜めに交差する。
【0054】
一般に、ポリシリコンをTFTの半導体材料として用いる場合、キャリアは結晶粒の粒界において散乱される。キャリアが散乱されることによって移動度が低下してしまう。従って、キャリアがTFTのソース−ドレイン間を流れるときに通過する粒界の数は少ないほど好ましい。よって、キャリアの流れる方向とポリシリコンの結晶粒の長手方向とは平行していることが好ましい。それによって、キャリアの移動度がより高いTFTを得ることができる。
【0055】
従って、TFT570および590においては、キャリア移動度が比較的高く、図8に示したTFT60および80と同程度のキャリア移動度が得られる。
【0056】
TFT560および580におけるキャリア移動度については、図5を参照して説明する。
【0057】
図5(A)は、図8に示した従来のTFT90におけるチャネル部分をキャリア移動度が理解し易いように模式的に示した図である。
【0058】
図5(B)は、図4に示した本発明によるTFT560および580におけるチャネル部分をキャリア移動度が理解し易いように模式的に示した図である。
【0059】
TFTのチャネル長およびチャネル幅はそれぞれLおよびWで示されている。ポリシリコンの結晶粒の粒界が破線で示されている。各結晶粒の幅はpとする。また、Gはゲート電極であり、Sはポリシリコンである。さらに、矢印Zはキャリアがチャネル内を流れる方向を示す。
【0060】
図5(A)においては、キャリアの流れる方向に対して粒界が90°の角度をなしている。一方、図5(B)においては、キャリアの流れる方向に対して角度ηで交差している。角度ηは、図2における、角度θ1、角度θ2、角度θ3および角度θ4に依存する。即ち、η=180−θ1、η=180−θ2 、η=180−θ3 またはη=180−θ4のいずれかである。
【0061】
TFT90のチャネル部においてキャリアが通過する結晶粒の数はL/p個である。一方で、TFT560またはTFT580のチャネル部においてキャリアが通過する結晶粒の数はsin(η)・L/p個である。0°<η<90°なので、キャリアの通過する結晶粒の数は、TFT90に比べてTFT560またはTFT580のほうが少ない。従って、キャリアが横切る粒界の数は、TFT90に比べてTFT560またはTFT580のほうが少ない。よって、TFT560またはTFT580は、TFT90に比べてキャリアの移動度が高い。尚、設計において要求されるキャリアの移動度が得られるように、角度ηは任意に設定してよい。さらに、図2に示す傾斜方向線340、345、350および355の長さを長くすることによって、ηをゼロにより近づけてもよい。それによって、TFT560またはTFT580のキャリア移動度は、TFT570および590のキャリア移動度と同程度にすることができる。
【0062】
図6は、図2(A)に示したフォトマスク300の透過領域310の他の形態を示す図である。
【0063】
図6(A)において、透過領域310における傾斜方向線340、345、350および355は、それぞれ長手方向線330および335が向かい合う透過領域310の内側の方向へ歪曲し、楕円の弧の形状をなしている。
【0064】
図6(B)においては、透過領域310における傾斜方向線340、345、350および355が、それぞれ長手方向線330および335が向かい合う方向とは逆の透過領域310の外側の方向へ歪曲している。それによって、透過領域310は楕円形状をなしている。
【0065】
図6(C)においては、透過領域310における傾斜方向線340および345は透過領域310の内側の方向へ歪曲し、楕円の弧の形状をなし、傾斜方向線350および355は透過領域310の外側の方向へ歪曲している。
【0066】
図6(D)においては、透過領域310における傾斜方向線340、345、350および355の代わりに、複数の短辺640aおよび640bからなる傾斜方向線640と、短辺645aおよび645bからなる傾斜方向線645と、短辺650aおよび650bからなる傾斜方向線650と、655aおよび655bからなる傾斜方向線655とが形成されている。
【0067】
それによって、透過領域310は六角形だけでなく、十角形にすることもできる。さらに、短辺を増加させ、または減少させることによって、透過領域310は六角形および十角形以外の多角形にすることもできる。
【0068】
図6(A)、図6(B)、図6(C)または図6(D)による透過領域を有する実施の形態によるフォトマスクを使用する場合には、短辺または傾斜方向線の部分の透過領域に該当するポリシリコンには、他の透過領域の短辺または傾斜方向線の部分と重複してエネルギー線が照射される。それによって、エネルギー線が照射されずにチャネル部が非晶質のまま残存してしまうことがない。
【0069】
尚、傾斜方向線は、短辺を含む概念である。即ち、傾斜方向線は複数の短辺から形成されるだけでなく、単一の短辺から形成されてもよい。
図3(A)または図6(A)から図6(D)に示したフォトマスク300を用いて、TFTアレイ基板130は製造される。図9(A)から図9(F)は、本発明に係る実施の形態に従ったアレイ基板の製造方法のフロー図である。
図9(A)に示すように、まず、絶縁性のガラス基板210上にPE−CVD(Plasma Enhanced Chemical Vapor Deposition)法を用いて、不純物の拡散を防ぐ絶縁膜220を形成する。
図9(B)に示すように、次に、絶縁膜220の上に活性層となるアモルファスシリコン229を約50nmの膜厚にPE−CVD法を用いて堆積する。次に、500℃でアニールすることでアモルファスシリコン229中の水素を離脱させる。アモルファスシリコン229に低濃度のボロン(B)をイオン注入することで、アモルファスシリコン229を低濃度の不純物層としてもよい。
図9(C)に示すように、次に、エネルギー源を有するエキシマレーザ発生装置1000から放射されたエネルギー線、例えば、ELA(Excimer Laser Anneal)法によるエキシマレーザ光がフォトマスク300を介してアモルファスシリコン229に照射される。エキシマレーザの強度は、アモルファスシリコン229が溶融できる程度の強度であり、例えば、400mj/cmから600mj/cmである。それによって、図2(B)においても説明したように、アモルファスシリコン229は溶融し、さらに再度結晶化する。それによって、アモルファスシリコン229は多結晶のポリシリコン230に変質する。アモルファスシリコン229にエネルギー線を照射する工程の詳細は図10から図16を参照して後述する。
図9(D)には、絶縁膜220の表面上にあるアモルファスシリコン229の総てが多結晶ポリシリコン230に結晶化された状態を示す。
次に、ポリシリコン230を写真蝕刻法によりパターニングされたレジストパターン(図示せず)を形成する。
図9(E)に示すように、次に、レジストパターンをマスクとしてCDE法を用いてポリシリコン230を選択的に除去する。
図9(F)に示すように、さらに、絶縁膜220の表面上に残されたポリシリコン230にTFT200が形成される。TFT200の形成は、図1(B)に示したとおりである。
このように、図9(A)から図9(F)のフローに従って、TFTアレイ基板130が製造される。
ここで、図10から図16を参照して、図9(C)に示したアモルファスシリコン229にエネルギー線を照射する工程について説明する。
図10は、エキシマレーザ発生装置1000がアモルファスシリコン229を有するガラス基板210へエネルギー線を照射する様子を示した模式図である。エキシマレーザ光源1010から発生したレーザ光は、照明光学系1020、フォトマスク300および投影レンズ1030を通してガラス基板210上のアモルファスシリコン229へ達する。
ガラス基板210は、XYZチルトステージ1040に固定されており、このチルトステージ1040を駆動させることによって、3次元的(XYZ方向)に移動させることができる。ガラス基板210をX方向に一定間隔だけ移動させる(以下、ステッピング動作ともいう)ごとに、エキシマレーザ発生装置1000はアモルファスシリコン229へレーザ光を照射する。尚、フォトマスク300を通過したレーザ光は、投影レンズ1030にて縮小されてアモルファスシリコン229へ照射される。
図11は、ガラス基板210上においてフォトマスク300のマスクパターン300pが走査する様子を示した図である。図11に示すX−Y軸は、図10に示したチルトステージ1040の動作面のX−Y軸と同じである。マスクパターン300pは、レーザ光をアモルファスシリコン229へ照射したときにアモルファスシリコン229の表面に投射されるパターンである。
一般に、ステッピング動作ではチルトステージ1040に搭載されたガラス基板210を移動させる。しかし、理解を容易にするために図11では、ガラス基板210は固定され、フォトマスク300のマスクパターンが動作するものとして図示する。勿論、実際にフォトマスク300を動作させることによってマスクパターンを走査させてもよい。
ガラス基板210の面内において、フォトマスク300のマスクパターン300pは、X軸の方向へ走査する。この走査は、ステッピング動作を連続して繰り返すことによって実行される動作であり、ステッピング動作ごとにレーザ光がアモルファスシリコン229へ照射される。マスクパターン300pがガラス基板210の端まで走査すると、マスクパターン300pはY軸の方向へ移動し、X軸の方向を折り返して走査する。
本実施の形態によるアレイ基板の製造方法は、フォトマスク300を用いてアモルファスシリコン229へレーザ光を照射することによってポリシリコン230へ結晶化する。従って、本実施の形態によるアレイ基板の製造方法は、フォトマスク300を使用したときの効果を得ることができる。即ち、本実施の形態によるアレイ基板の製造方法は、TFT製造工程における設計を制約することなく、かつ追加の工程を付加することなしに、キャリア移動度が高く一定の性能を有する複数のTFTを備えたアレイ基板を製造することができる。
【0070】
【発明の効果】
本発明に従ったアレイ基板の製造方法およびフォトマスクによれば、TFT製造工程における設計を制約することなく、かつ追加の工程を付加することなしに、キャリア移動度が高く一定の性能を有する複数のTFTを形成することができる活性層を形成することができる。
【図面の簡単な説明】
【図1】本発明に従った液晶表示素子およびTFTアレイ基板の実施の形態の概略を示した拡大断面図、および本発明に従ったTFTアレイ基板に使用されるTFTの拡大断面図。
【図2】アモルファスシリコンに照射されるエネルギー線が通過するフォトマスクの部分的拡大図、およびフォトマスクを使用して形成されたポリシリコンの結晶塊の1つを示した拡大平面図。
【図3】図2(A)に示したフォトマスクにおいて、透過領域を複数個示した部分的拡大平面図、および図3(A)に示したフォトマスクを使用してエネルギー線を照射した後のポリシリコンの部分的拡大平面図。
【図4】本実施の形態におけるポリシリコン230を活性層として使用してTFT560、570、580および590を形成したときの配置を模式的に示した平面図。
【図5】図8に示した従来のTFTにおけるチャネル部分をキャリア移動度が理解し易いように模式的に示した図、および図4に示した本発明によるTFTにおけるチャネル部分をキャリア移動度が理解し易いように模式的に示した図。
【図6】図2(A)に示したフォトマスクの透過領域の他の形態を示す図。
【図7】従来のフォトマスクの部分的拡大図、およびエネルギー線を照射した後のポリシリコンの各結晶粒の拡大平面図。
【図8】従来のポリシリコンを活性層として使用してTFTを形成したときの配置を模式的に示した平面図。
【図9】本発明に係る実施の形態に従ったアレイ基板の製造方法のフロー図。
【図10】エキシマレーザ発生装置1000がアモルファスシリコン229を有するガラス基板210へエネルギー線を照射する様子を示した模式図。
【図11】ガラス基板210上においてフォトマスク300のマスクパターン300pが走査する様子を示した図。
【符号の説明】
100 液晶表示素子
110 液晶
120 TFTアレイ基板
130 電流源回路
60、70、80、90、200、560、570、580、590 TFT
230 ポリシリコン
250 ゲート電極
255 チャネル部分
300 フォトマスク
310 透過領域
320 遮断領域
330、335、430、435 長手方向線
340、345、350、355、440、445、450、455 傾斜方向線
400 結晶塊
410 結晶粒
404 粒界線
411 グザグ領域
420 平行領域
640a、640b、645a、645b、650a、655a、655b、650b 短辺
640、645、650、655 傾斜方向線
1000 エキシマレーザ発生装置
1010 エキシマレーザ光源
1020 照明光学系
300 フォトマスク
1030 投影レンズ
1040 XYZチルトステージ
300p マスクパターン
310p 平面パターン

Claims (1)

  1. 透明基板上に非晶質材料を堆積するステップと、
    互いにほぼ平行に延伸する第1の長手方向線および第2の長手方向線と、該第1の長手方向線および該第2の長手方向線のそれぞれの一端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第1の傾斜方向線および第2の傾斜方向線と、前記第1の長手方向線および前記第2の長手方向線のそれぞれの他端において、該第1の長手方向線および該第2の長手方向線が互いに向かい合う方向へ、90度より大きな角度で屈折するようにそれぞれ繋がっている第3の傾斜方向線および第4の傾斜方向線とによって囲まれエネルギー線を透過する透過領域並びに、前記透過領域の周囲においてエネルギー線を遮断する遮断領域を備え、
    前記第1および第2の長手方向線が延伸する方向の前記透過領域の長さは、前記第1および第2の長手方向線が延伸する方向に対して垂直な方向の前記透過領域の長さよりも長いフォトマスクを使用し、エネルギー線を照射して前記非晶質材料を前記多結晶材料へ変質させる変質ステップであって、
    前記透過領域を通過しエネルギー線が前記非晶質材料に照射されたときに該非晶質材料の表面に投射される平面パターンの長手方向に対して垂直な方向へ前記透明基板を一定間隔移動させる移動ステップ、並びに、該移動ステップごとに前記エネルギー線を前記非晶質材料へ照射する照射ステップを含む変質ステップとを備え、
    前記第1の傾斜方向線および前記第2の傾斜方向線は、前記第1の長手方向線および前記第2の長手方向線よりも短く、
    前記第3の傾斜方向線および前記第4の傾斜方向線は、前記第1の長手方向線および前記第2の長手方向線よりも短いことを特徴とするアレイ基板を製造する方法。
JP2002197697A 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク Expired - Fee Related JP4109026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002197697A JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク
US10/205,317 US6667198B2 (en) 2001-07-27 2002-07-26 Method and photo mask for manufacturing an array substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-227314 2001-07-27
JP2001227314 2001-07-27
JP2002197697A JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク

Publications (2)

Publication Number Publication Date
JP2003109903A JP2003109903A (ja) 2003-04-11
JP4109026B2 true JP4109026B2 (ja) 2008-06-25

Family

ID=26619398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002197697A Expired - Fee Related JP4109026B2 (ja) 2001-07-27 2002-07-05 アレイ基板を製造する方法およびフォトマスク

Country Status (2)

Country Link
US (1) US6667198B2 (ja)
JP (1) JP4109026B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
AU2002211507A1 (en) 2000-10-10 2002-04-22 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US6792029B2 (en) * 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR100646160B1 (ko) 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
GB2400063B (en) * 2003-04-03 2006-02-15 Exitech Ltd Positioning method and apparatus and a product thereof
KR101026796B1 (ko) * 2003-05-13 2011-04-04 삼성전자주식회사 다결정 규소층 및 다결정 규소용 마스크, 그 다결정규소층을 포함하는 표시 장치용 표시판 및 그 제조 방법
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR101090244B1 (ko) 2003-12-12 2011-12-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
KR100631013B1 (ko) * 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR20050068207A (ko) 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 2-블록 레이저 마스크 및 이를 이용한 결정화방법
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP2007123445A (ja) * 2005-10-26 2007-05-17 Sharp Corp レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
KR20100105606A (ko) 2007-11-21 2010-09-29 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101107166B1 (ko) * 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
US20020102821A1 (en) * 2001-01-29 2002-08-01 Apostolos Voutsas Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US6692999B2 (en) * 2001-06-26 2004-02-17 Fujitsu Limited Polysilicon film forming method

Also Published As

Publication number Publication date
JP2003109903A (ja) 2003-04-11
US20030022421A1 (en) 2003-01-30
US6667198B2 (en) 2003-12-23

Similar Documents

Publication Publication Date Title
JP4109026B2 (ja) アレイ基板を製造する方法およびフォトマスク
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
US6429100B2 (en) Method of manufacturing a semiconductor device
US20050271952A1 (en) Laser beam pattern mask and crystallization method using the same
US20040134417A1 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2011029411A (ja) 薄膜トランジスタ、その製造方法及び液晶表示装置
US6451636B1 (en) Semiconductor device and display device having laser-annealed semiconductor element
JP2000243970A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US7879664B2 (en) Liquid crystal display device having drive circuit
TWI521563B (zh) 雷射處理裝置
CN108028201B (zh) 薄膜晶体管和薄膜晶体管的制造方法
JP2000243968A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US20090057764A1 (en) Thin film transistor and display apparatus
KR20040035381A (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR100491990B1 (ko) 어레이기판을 제조하는 방법 및 포토마스크
US7443457B2 (en) Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
JP3550805B2 (ja) 薄膜半導体装置の製造方法
KR20080051627A (ko) 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
US7405464B2 (en) Array substrate, method of manufacturing the same and method of crystallizing silicon
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
JP4069667B2 (ja) 薄膜トランジスタパネルの製造方法
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
KR100620140B1 (ko) 박막트랜지스터의 제조방법
JP4155039B2 (ja) 薄膜トランジスタ、電気光学装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4109026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees