CN108028201B - 薄膜晶体管和薄膜晶体管的制造方法 - Google Patents

薄膜晶体管和薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN108028201B
CN108028201B CN201580083197.2A CN201580083197A CN108028201B CN 108028201 B CN108028201 B CN 108028201B CN 201580083197 A CN201580083197 A CN 201580083197A CN 108028201 B CN108028201 B CN 108028201B
Authority
CN
China
Prior art keywords
silicon layer
poly
amorphous
silicon
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580083197.2A
Other languages
English (en)
Other versions
CN108028201A (zh
Inventor
松岛吉明
石田茂
高仓良平
宇津木觉
野寺伸武
松本隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN108028201A publication Critical patent/CN108028201A/zh
Application granted granted Critical
Publication of CN108028201B publication Critical patent/CN108028201B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供通过调整多晶硅的结晶性从而适当地对特性进行了调整的薄膜晶体管和薄膜晶体管的制造方法。TFT的沟道层中所含的硅层14包含非晶部141、第1多晶部142和结晶性更低的第2多晶部143。通过经过掩模2将激光照射于硅层14，该掩模2包含将激光(能量束)遮蔽的遮蔽部21、使激光透过的第1透过部22和激光的透过率更低的第2遮蔽部22，从而形成第1多晶部142和第2多晶部143。通过存在第2多晶部143，与多晶的部分的结晶性为一种的TFT相比，更为适当地调整迁移率等TFT的特性。另外，通过调整掩模2的构成，从而能够简便地调整TFT的特性。

Description

薄膜晶体管和薄膜晶体管的制造方法
技术领域
本发明涉及薄膜晶体管和薄膜晶体管的制造方法。
背景技术
在液晶显示器面板中，作为驱动用于显示像素的像素电极的有源元件，多使用了薄膜晶体管(TFT：Thin Film Transistor)。在TFT中有将非晶硅用于半导体的TFT和将多晶硅用于半导体的TFT。多晶硅与非晶硅相比，迁移率大。因此，使用了多晶硅的TFT可以高速动作。相反，使用了非晶硅的TFT由于迁移率更小，因此能够使非动作时的漏电流减小。
专利文献1中公开了利用了非晶硅和多晶硅这两者的特性的TFT。该TFT中，在绝缘性的基板上形成栅电极，形成覆盖基板和栅电极的绝缘层，在绝缘层上形成多晶硅层，在多晶硅层上形成非晶硅层，在非晶硅层上形成了源电极和漏电极。多晶硅层通过暂时形成非晶硅层，对非晶硅层照射激光，使非晶硅变化为多晶硅而形成。多晶硅层和非晶硅层作为沟道层发挥功能。迁移率等TFT的特性成为沟道层为多晶硅层时与沟道层为非晶硅层时的中间的特性。
另外，开发了如下技术：不是使非晶硅层的全体变化为多晶硅，而是部分地对非晶硅层照射激光，使非晶硅层的一部分变化为多晶硅。通过使非晶硅层的一部分变化为多晶硅，与使非晶硅层的全体变化为多晶硅时相比，能够使漏电流减小。
现有技术文献
专利文献
专利文献1：日本特开2012-114131号公报
发明内容
发明要解决的课题
对于使非晶硅层的全体变化为多晶硅的TFT而言，迁移率大，另一方面，漏电流大。相反，对于使非晶硅层的一部分变化为多晶硅的TFT而言，虽然减小漏电流，但迁移率降低，动作变为低速。
本发明鉴于该实际情况而完成，其目的在于提供通过调整多晶硅的结晶性从而适当地调整了特性的薄膜晶体管和薄膜晶体管的制造方法。
用于解决课题的手段
本发明涉及的薄膜晶体管是具有基板、在该基板的表面形成的栅电极、在该栅电极的上侧形成的硅层和一部分在该硅层的上侧形成的源电极和漏电极的薄膜晶体管，其特征在于，上述硅层具有由非晶硅构成的非晶部、包含多晶硅的第1多晶部和包含多晶硅、结晶性比上述第1多晶部低的第2多晶部。
本发明涉及的薄膜晶体管，其特征在于，上述第1多晶部设置于下述的相隔离的二处：包含将上述源电极投影于上述硅层的位置的一部分的位置和包含将上述漏电极投影于上述硅层的位置的一部分的位置，上述第2多晶部设置于将二处的上述第1多晶部连接的位置。
本发明涉及的薄膜晶体管，其特征在于，在将上述源电极和上述漏电极投影于上述硅层的位置中包含上述硅层的端部的一部分，在该一部分中设置有上述非晶部。
本发明涉及的薄膜晶体管的制造方法是制造下述薄膜晶体管的方法，该薄膜晶体管具有：基板、在该基板的表面形成的栅电极、在该栅电极的上侧形成的硅层和一部分在该硅层的上侧形成的源电极和漏电极，其特征在于，包含：形成由非晶硅构成的硅层的工序；对形成的硅层中的一部分照射能量束而生成包含多晶硅的第1多晶部，向上述硅层中的另一部分照射强度比上述能量束低的能量束，生成包含多晶硅、结晶性比上述第1多晶部低的第2多晶部的结晶化工序；对上述硅层进行蚀刻以使上述第1多晶部、上述第2多晶部和未照射能量束的非晶部残留的工序。
本发明涉及的薄膜晶体管的制造方法，其特征在于，上述结晶化工序使得经过掩模将能量束照射于上述硅层，上述掩模包含：将上述能量束遮蔽的遮蔽部、使上述能量束透过的第1透过部和以比该第1透过部低的透过率使上述能量束透过的第2透过部。
本发明中，TFT的沟道层中所含的硅层包含非晶部、第1多晶部和结晶性比第1多晶部低的第2多晶部。在第2多晶部中，迁移率变得比非晶部大并且变得比第1多晶部小。通过存在第2多晶部，与多晶的部分的结晶性为一种的TFT相比，进一步恰当地调整迁移率等TFT的特性。例如，与不含第2多晶部的TFT相比，通过第1多晶部的大小减小，加入第2多晶部，虽然迁移率降低，但使漏电流减小。
另外，本发明中，在硅层内，在包含将源电极投影的位置的一部分的位置与包含将漏电极投影的位置的一部分的位置这二处形成第1多晶部，第2多晶部将二处的第1多晶部连接。在源电极和漏电极之间流动的电流在第1多晶部和第2多晶部流动。因此，通过第2多晶部的存在来调整迁移率等TFT的特性。
另外，本发明中，将源电极和漏电极投影于硅层的位置的一部分为硅层的端部的一部分，该部分成为了非晶部。在源电极与漏电极之间流动的电流受到非晶部的影响。
另外，本发明中，通过经过掩模将能量束照射于硅层，从而在硅层内形成第1多晶部和第2多晶部。掩模包含将能量束遮蔽的部分、使能量束透过的部分和以更低的透过率使能量束透过的部分。照射了以低的透过率透过掩模的能量束的部分成为第2多晶部。通过调整掩模2的构成，从而调整第1多晶部和第2多晶部的位置、形状和大小。
发明的效果
本发明中，能够适当地调整TFT中的迁移率和漏电流，同时实现迁移率的提高和漏电流的减小。另外，通过调整使能量束透过的掩模的构成，从而可简便地调整TFT的特性。
附图说明
图1是实施方式1涉及的TFT的主要部分的截面示意图。
图2是实施方式1涉及的TFT的主要部分的平面示意图。
图3是表示实施方式1涉及的TFT的制造方法的工序图。
图4是表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图5是表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图6是掩模的平面示意图。
图7是表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图8是表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图9是表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。
图10是实施方式2涉及的TFT的主要部分的平面示意图。
具体实施方式
以下基于表示其实施方式的附图对本发明具体地说明。
＜实施方式1＞
图1为实施方式1涉及的TFT的主要部分的截面示意图。在玻璃基板等绝缘性的基板11的表面形成栅电极12，覆盖栅电极12在基板11上形成了栅绝缘膜13。栅绝缘膜13例如为氮化硅的层。在栅绝缘膜13的表面内在栅电极12的上侧形成了硅层14。硅层14包含：由非晶硅构成的非晶部141；含有多晶硅的第1多晶部142；含有多晶硅、结晶性比第1多晶部142低的第2多晶部143。其中，“结晶性低”意味着在第2多晶部143中结晶化率(结晶度)的值变得比第1多晶部142小。
在硅层14的表面形成了由非晶硅构成的非晶硅层15。在非晶硅层15的表面的所需位置形成了n+Si层16。n+Si层16由磷或砷等杂质浓度高的n型的硅构成。在n+Si层16的表面、硅层14和非晶硅层15的侧面以及栅绝缘膜13的表面形成了具有所需图案的源电极17和漏电极18。n+Si层16为与源电极17和漏电极18的接触层。另外，硅层14和非晶硅层15为TFT的沟道层。
图2为实施方式1涉及的TFT的主要部分的平面示意图。在图2中示出了硅层14、源电极17和漏电极18的平面视图中的位置关系，省略了TFT的其他结构。在平面视图中，硅层14形成为矩形。在硅层14中的二处形成第1多晶部142，二处的第1多晶部142在平面视图中相隔离。在硅层14内，二处的第1多晶部142之间成为了第2多晶部143。即，第2多晶部143在将二处的第1多晶部142连接的位置形成。非晶部141形成于硅14的端部，在平面视图中位于第1多晶部142和第2多晶部143的周围。
二处的第1多晶部142内，一个第1多晶部142包含将源电极17投影于硅层14的位置的一部分。另一第1多晶部142包含将漏电极18投影于硅层14的位置的一部分。另外，在第2多晶部143中不含将源电极17或漏电极18投影于硅层14的位置。在将源电极17和漏电极18投影于硅层14的位置内第1多晶部142中不含的部分包含在非晶部141中。
图3为表示实施方式1涉及的TFT的制造方法的工序图。图4、5、7～9为表示实施方式1涉及的TFT的制造工序的一部分的截面示意图。如图4中所示那样，在基板11上形成栅电极12(S1)，覆盖栅电极12在基板11的表面形成栅绝缘膜13(S2)，在栅绝缘膜13的表面形成由非晶硅构成的硅层14(S3)。
接下来，使硅层14的一部分结晶化(S4)。为了使非晶硅结晶化，对硅层14的一部分照射激光(能量束)，利用激光的热使硅的温度上升，然后进行使其放热的退火处理。在照射了激光的部分非晶硅变化为多晶硅。在激光中，例如能够使用非晶硅的吸收大的紫外光的受激准分子激光。图5图示了将激光照射于硅层14的方法。在S4的工序中，经过掩模2照射激光3。图5中，示出了掩模2的示意的截面，用箭头表示激光3。另外，在S4的工序中，利用掩模2以外的、透镜等光学元件。图5中，省略了掩模2以外的光学元件。
图6为掩模2的平面示意图。掩模2为平板状，包含将激光3遮蔽的遮蔽部21、使激光3透过的第1透过部22和以比第1透过部22低的透过率使激光3透过的第2透过部23。例如，第1透过部22由透明的材料形成，第2透过部23由一张偏振片形成，遮蔽部21由使偏光方向正交的二张偏振片形成。如图6中所示那样，在平面视图中，第1透过部22的形状成为了与图2中所示的第1多晶部142同等的形状，第2透过部23的形状成为了与图2中所示的第2多晶部143同等的形状。以将透过了第1透过部22的激光31照射于硅层14上的应成为第1多晶部142的部分，将透过了第2透过部23的激光32照射于应成为第2多晶部143的部分的方式，确定第1透过部22和第2透过部23的形状和大小，确定掩模2的位置。
将透过了第1透过部22的激光31照射于硅层14，在照射了激光31的部分，非晶硅变化为多晶硅，生成第1多晶部142。即，硅层14中的照射了激光31的部分成为第1多晶部142。将透过了第2透过部23的激光32照射于硅层14，在照射了激光32的部分，非晶硅变化为多晶硅，生成第2多晶部143。即，硅层14中的照射了激光32的部分成为第2多晶部143。图7表示硅层14中生成了第1多晶部142和第2多晶部143的状态。由于第2透过部23与第1透过部22相比激光3的透过率低，因此激光32与激光31相比强度低。由于激光32的强度低，因此所照射的硅的上升温度降低，非晶硅结晶化的比例降低。因此，第2多晶部143与第1多晶部142相比，结晶性降低。
接下来，在硅层14的表面形成由非晶硅构成的非晶硅层15(S5)，在非晶硅层15的表面形成n+Si层16(S6)。图8表示形成了n+Si层16的状态。非晶硅层15覆盖硅层14，n+Si层16覆盖非晶硅层15。接下来，进行曝光处理和显影处理，在n+Si层16上形成光致抗蚀剂产生的所需的图案，对硅层14、非晶硅层15和n+Si层16进行蚀刻(S7)。图9表示蚀刻后的状态。在S7的工序中，以使硅层14中所含的非晶硅的部分残留的方式进行蚀刻。在硅层14中残存的非晶硅的部分成为非晶部141。接下来，如图1中所示那样，在n+Si层16上形成源电极17和漏电极18(S8)，完成TFT。
如以上详述那样，本实施方式中，在TFT的沟道层中所含的硅层14中含有非晶部141、第1多晶部142和结晶性比第1多晶部142低的第2多晶部143。在第2多晶部143中，迁移率变得比非晶部141大并且变得比第1多晶部142小。通过存在第2多晶部143，与多晶的部分的结晶性为一种的TFT相比，能够更适宜地调整迁移率等TFT的特性。
本实施方式中，在硅层14内，在包含将源电极17投影的位置的一部分的位置和包含将漏电极18投影的位置的一部分的位置这二处形成了第1多晶部142。第2多晶部143在硅层14内将二处的第1多晶部142连接。在源电极17和漏电极18之间流动的电流在第1多晶部142和第2多晶部143流动。另外，将源电极17和漏电极18投影于硅层14的位置的一部分为硅层14的端部的一部分，该部分成为了非晶部141。在源电极17与漏电极18之间流动的电流受到非晶部141的影响，使漏电流减小。与现有的TFT这样的、将源电极17和漏电极18投影于硅层14的位置用第1多晶部142连接的TFT相比，本实施方式涉及的TFT虽然迁移率降低，但使漏电流减小。另外，与现有的TFT这样的、硅层14内二处的第1多晶部142之间成为了非晶部141的TFT相比，本实施方式涉及的TFT虽然漏电流变大，但迁移率变大。因此，本实施方式中，将TFT中的迁移率和漏电流调整为中等程度，能够兼顾TFT中的迁移率的提高和漏电流的减小。
另外，本实施方式中，通过经过包含遮蔽部21、第1透过部22和第2透过部23的掩模2将激光3照射于硅层14，从而在硅层14内形成第1多晶部142和第2多晶部143。通过调整掩模2中的第1透过部22和第2透过部23的位置、形状和大小，从而可以调整硅层14内的第1多晶部142和第2多晶部143的位置、形状和大小。另外，通过调整第2透过部23中的激光3的透过率，从而可以调整第2多晶部143的结晶性。根据第1多晶部142和第2多晶部143的位置、形状和大小以及第2多晶部143的结晶性，确定TFT中的迁移率和漏电流。因此，通过调整掩模2的构成，从而可以简便地调整TFT的特性。
应予说明，本实施方式中，示出了利用掩模2在硅层14内形成第1多晶部142和第2多晶部143的形态，但也可采用其他的方法形成第1多晶部142和第2多晶部143。例如，通过根据硅层14上的照射位置改变激光的输出，从而与照射于应成为第1多晶部142的部分的情形相比，在向应成为第2多晶部143的部分照射的情况下，可降低激光的强度。另外，例如，可根据硅层14上的照射位置来使用不同的激光。
＜实施方式2＞
实施方式2中，示出硅层14内的各部分的配置不同的形态。图10为实施方式2涉及的TFT的主要部分的平面示意图。TFT的截面结构与实施方式1相同。在图10中示出硅层14、源电极17和漏电极18的平面视图中的位置关系，省略了TFT的其他结构。在硅层14中的二处形成了第1多晶部142，二处的第1多晶部142在平面视图中相隔离。一个第1多晶部142包含将源电极17投影于硅层14的位置的一部分，另一第1多晶部142包含将漏电极18投影于硅层14的位置的一部分。
第2多晶部143形成于二处的第1多晶部142之间，与二处的第1多晶部142连接。即，第2多晶部143形成于将二处的第1多晶部142连接的位置。不过，在平面视图中，在与源电极17和漏电极18并列的方向交叉的方向上，第2多晶部143的长度比第1多晶部142短。即，本实施方式中，与实施方式1相比，在与源电极17和漏电极18并列的方向交叉的方向上第2多晶部143的长度变短。位于二处的第1多晶部142之间的第2多晶部143以外的部分成为了非晶部141。另外，在第2多晶部143中不含将源电极17或漏电极18投影于硅层14的位置。在将源电极17和漏电极18投影于硅层14的位置内在第1多晶部142中不含的部分包含于非晶部141中。TFT的制造方法与实施方式1相同。
本实施方式中，与实施方式1相比，第2多晶部143变小，非晶部141变大，因此虽然迁移率略有降低，但使漏电流进一步减小。通过这样调整第1多晶部142和第2多晶部143的位置、形状和大小，从而可调整TFT的特性。另外，本实施方式中，也与实施方式1同样地使用掩模2制造TFT。因此，本实施方式中，也可通过调整掩模2的构成，从而简便地调整TFT的特性。
应予说明，实施方式1和2中所示的硅层14内的第1多晶部142和第2多晶部143的位置、形状和大小为例示，第1多晶部142和第2多晶部143的位置、形状和大小可与实施方式1或2不同。例如，第1多晶部142和第2多晶部143的位置可与实施方式1中所示的位置相反。另外，在实施方式1和2中，示出了为了进行结晶化而使用激光的例子，但在本发明中也可使用激光以外的能量束。
附图标记的说明
11 基板
12 栅电极
13 栅绝缘膜
14 硅层
141 非晶部
142 第1多晶部
143 第2多晶部
15 非晶硅层
16 n+Si层
17 源电极
18 漏电极
2 掩模
21 遮蔽部
22 第1透过部
23 第2透过部
3、31、32 激光(能量束)。

Claims (4)

1.一种薄膜晶体管，其具有基板、在该基板的表面形成的栅电极、在该栅电极的上侧形成的硅层和一部分在该硅层的上侧形成的源电极和漏电极，其特征在于，
所述硅层包含由非晶硅形成的非晶部、包含多晶硅的第1多晶部和包含多晶硅并且结晶性比所述第1多晶部低的第2多晶部，
所述第1多晶部设置于以下的相隔离的二处：包含将所述源电极投影于所述硅层的位置的一部分的位置和包含将所述漏电极投影于所述硅层的位置的一部分的位置，
所述第2多晶部设置于将二处的所述第1多晶部连接的位置，并且
在将所述源电极和所述漏电极投影于所述硅层的位置内，所述第1多晶部中不含的部分包含在所述非晶部中。
2.根据权利要求1所述的薄膜晶体管，其特征在于，在将所述源电极和所述漏电极投影于所述硅层的位置中包含所述硅层的端部的一部分，在该一部分中设置有所述非晶部。
3.一种薄膜晶体管的制造方法，其制造具有基板、在该基板的表面形成的栅电极、在该栅电极的上侧形成的硅层和一部分在该硅层的上侧形成的源电极和漏电极的薄膜晶体管，其特征在于，包含：
形成由非晶硅构成的硅层的工序，
对形成的硅层中的一部分照射能量束而生成含有多晶硅的第1多晶部，向所述硅层中的另一部分照射强度比所述能量束低的能量束而生成包含多晶硅、结晶性比所述第1多晶部低的第2多晶部的结晶化工序，和
对所述硅层进行蚀刻以使所述第1多晶部、所述第2多晶部和没有照射能量束的非晶部残留的工序，
其中，所述第1多晶部设置于以下的相隔离的二处：包含将所述源电极投影于所述硅层的位置的一部分的位置和包含将所述漏电极投影于所述硅层的位置的一部分的位置，
所述第2多晶部设置于将二处的所述第1多晶部连接的位置，并且
在将所述源电极和所述漏电极投影于所述硅层的位置内，所述第1多晶部中不含的部分包含在所述非晶部中。
4.根据权利要求3所述的薄膜晶体管的制造方法，其特征在于，所述结晶化工序是通过掩模将能量束照射于所述硅层，所述掩模包含：遮蔽所述能量束的遮蔽部、使所述能量束透过的第1透过部和以比该第1透过部低的透过率使所述能量束透过的第2透过部。
CN201580083197.2A 2015-09-17 2015-09-17 薄膜晶体管和薄膜晶体管的制造方法 Expired - Fee Related CN108028201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/076592 WO2017046932A1 (ja) 2015-09-17 2015-09-17 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN108028201A CN108028201A (zh) 2018-05-11
CN108028201B true CN108028201B (zh) 2021-06-04

Family

ID=58288406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083197.2A Expired - Fee Related CN108028201B (zh) 2015-09-17 2015-09-17 薄膜晶体管和薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US10263121B2 (zh)
JP (1) JP6483271B2 (zh)
CN (1) CN108028201B (zh)
WO (1) WO2017046932A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11817460B2 (en) 2020-03-27 2023-11-14 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate, and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0955674A3 (en) * 1998-04-28 2003-11-26 Xerox Corporation Fabrication of hybrid polycrystalline and amorphous silicon structures
JP5226656B2 (ja) * 2009-12-28 2013-07-03 日本電信電話株式会社 固体酸化物型燃料電池および固体酸化物型燃料電池の製造方法
US20130168683A1 (en) * 2011-12-30 2013-07-04 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0775237B2 (ja) * 1992-11-27 1995-08-09 シャープ株式会社 電界効果トランジスタの製造方法
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2010177325A (ja) * 2009-01-28 2010-08-12 Seiko Epson Corp 薄膜トランジスターの製造方法
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
JP5443588B2 (ja) 2010-06-22 2014-03-19 パナソニック株式会社 発光表示装置及びその製造方法
JP2012114131A (ja) 2010-11-22 2012-06-14 Panasonic Corp 薄膜トランジスタ、その製造方法、および表示装置
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0955674A3 (en) * 1998-04-28 2003-11-26 Xerox Corporation Fabrication of hybrid polycrystalline and amorphous silicon structures
JP5226656B2 (ja) * 2009-12-28 2013-07-03 日本電信電話株式会社 固体酸化物型燃料電池および固体酸化物型燃料電池の製造方法
US20130168683A1 (en) * 2011-12-30 2013-07-04 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构

Also Published As

Publication number Publication date
CN108028201A (zh) 2018-05-11
US20180212065A1 (en) 2018-07-26
US10263121B2 (en) 2019-04-16
JP6483271B2 (ja) 2019-03-13
JPWO2017046932A1 (ja) 2018-07-26
WO2017046932A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
CN107408578B (zh) 薄膜晶体管以及显示面板
US9964854B2 (en) Doping method for array substrate and manufacturing equipment of the same
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
CN106663697B (zh) 薄膜晶体管及显示面板
WO2017020358A1 (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
US10263121B2 (en) Thin film transistor and method of manufacturing thin film transistor
US10038098B2 (en) Method for manufacturing thin film transistor, thin film transistor and display panel
JP6471237B2 (ja) 表示装置及び表示装置の製造方法
KR20080078290A (ko) 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
US20160233249A1 (en) LTPS TFT Substrate Structure and Method of Forming the Same
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
US20070190705A1 (en) Method for forming poly-silicon thin-film device
JP2006049862A (ja) 液晶表示装置の入出力保護に好適なトランジスタ構造および回路
JP6480593B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100631019B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP2011139082A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
KR20110070599A (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
JP2009135383A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210604

CF01 Termination of patent right due to non-payment of annual fee