JP2009135383A

JP2009135383A - 半導体装置

Info

Publication number: JP2009135383A
Application number: JP2007341614A
Authority: JP
Inventors: Akito Hara; 明人原
Original assignee: Individual
Current assignee: Individual
Priority date: 2007-12-01
Filing date: 2007-12-01
Publication date: 2009-06-18

Abstract

【課題】高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有する半導体装置を実現する。
【解決手段】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して同一の金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体装置。
【選択図】図１

Description

発明の詳細な説明

本発明は、半導体装置に関し、特に非晶質透明基板に設けられる薄膜トランジスタ（ＴＦＴ）に関するものである。

近時では、無アルカリガラス基板上に多結晶半導体ＴＦＴ（特に多結晶シリコンＴＦＴ（ｐ−ＳｉＴＦＴ））の形成されてなる高精細デイスプレイが実現されている。ｐ−ＳｉＴＦＴの動作半導体薄膜となるｐ−Ｓｉ膜を形成する手法としては、先ずアモルファスシリコン（ａ−Ｓｉ）膜を成膜した後、紫外波長で短パルスのエキシマレーザ光を照射する。これにより、ガラス基板に影響を与えることなくａ−Ｓｉ膜のみを溶融結晶化させて多結晶シリコン膜を得る方法が主流となっている。

２００１ＩｎｔｅｒｎａｔｉｏｎａｌＷｏｒｋｓｈｏｐｏｎＡＭ−ＬＣＤｐ．２４３

発明が解決しようとする課題

上記の手法で多結晶シリコン膜を形成するに際して、大面積化に対応した高出力、線状ビームのエキシマレーザが利用されており、これによって結晶化した多結晶シリコン膜を用いたトップゲート型の薄膜トランジスタが開発されている。エキシマレーザ結晶化では、ランダムに発生した核から等方的に成長し、結晶粒径は１μｍに満たず、チャネル領域には結晶粒径が小さいために多数の結晶粒が含まれ、このＴＦＴの移動度は典型的には１５０ｃｍ^２／Ｖｓ程度である。この値は、ａ−Ｓｉに比較すれば移動度は１００倍ほど高いが、単結晶シリコン（Ｓｉ−ＭＯＳＦＥＴ）の移動度に比較すれば約１／４である。移動度は、結晶粒径が大きくチャネルの長さ方向に存在する粒界が少ない場合には大きく、チャネルとなった部分の結晶粒径が小さくチャネルの長さ方向に粒界が多数存在する場合には小さくなる。また、結晶粒界には欠陥が多く、チャネル内部に粒界が存在することにより特性が抑えられている。従って、多結晶シリコン半導体薄膜で高いｇ_ｍを実現するためには、結晶粒径を大きくすること、または高いｇ_ｍ（高いオン電流）を実現できる何らかのＴＦＴ構造を採用することが要求される。

本発明は、前記課題に鑑みてなされたものであり、高いｇ_ｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有する半導体装置を提供することを目的とする。

課題を解決するための手段

本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。

本発明の半導体装置は、非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体装置。

−本発明の基本骨子−
本発明者は、非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み（通常、この構造をダブルゲートと呼ぶ）、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体構造を有する。

本発明者は、動作半導体薄膜のチャネル領域が柱状構造からなる微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体構造を採用することに想到した。

このダブルゲート構造は、上下のゲート電極の位置合わせ等が極めて困難とされているため、Ｓｉ基板を用いるＳｉ−ＭＯＳＦＥＴでこれを実現することはできない。このような構造のＴＦＴを実現するには、ＴＦＴがガラス等の透明な非晶質基板を用いることを利用する。即ち、下部ゲート電極（ボトムゲート電極）をマスクとして基板側から背面露光し、自己整合的に上部ゲート電極（トップゲート電極）を形成すれば良い。

このような技術を利用して、浅野らにより実際にＴＦＴが作製されている（非特許文献１参照）。彼らの実験では、低抵抗の多結晶シリコンのゲートを利用している。低抵抗の多結晶シリコン膜を形成するためには、高い温度で熱処理する必要があるため、ガラス上に適用することはできない。彼らは、石英ガラスを利用している。

低温でダブルゲート構造を形成しようとする場合、上部あるいは下部のゲート電極は金属材料を利用することが必要である。

これを実現するためにはトップゲート電極となる金属膜を露光光が通過できる程度の薄い膜厚に、ボトムゲート電極を露光光を遮断する程度の厚い膜厚に形成すれば良い。ここで、ボトムゲート電極とトップゲート電極とを金属材料で形成することにより、両者の接続を容易且つ確実に確保し、しきい値電圧の制御が容易となり、特性向上を図ることができる。これにより、通常の単一ゲートのＴＦＴに比して約２倍のｇｍ（移動度）を得ることが可能となる。

この場合、上述の背面露光を効率良く正確に実行するには、トップゲート電極となる導電膜を可及的に薄く形成することが好ましい。その反面で、これを薄く形成するほど、トップゲート電極の抵抗値が高くなるという不都合が生じる。本発明者は、背面露光の要請と抵抗値低減の要請について、一方を犠牲にすることなく双方の要請を十分に満たすべく、トップゲート電極を金属材料からなる積層構造に形成することに想到した。これにより抵抗値低減の要請が満たされる。

また、本発明者は、背面露光の要請と抵抗値低減の要請について、一方を犠牲にすることなく双方の要請を十分に満たすべく、トップゲート電極をボトムゲート電極と同一の金属材料からなる金属層と、当該金属層よりも光透過率の高い高透過率材料層との積層構造に形成することに想到した。即ち、ボトムゲート電極よりも（可及的に）薄い金属層により背面露光の要請が満たされるとともに、透明導電材料に代表される高透過率材料層により抵抗値低減の要請が満たされる。

更に、動作半導体薄膜となる微結晶シリコン半導体薄膜を形成するに際して、プラズマＣＶＤを利用することにより、小さい粒径の柱状シリコン薄膜を形成できる。このような小さい粒径の微結晶シリコン薄膜は、ゲート長が小さくなった場合の素子間のばらつきの抑制に効果を有する。また、微結晶シリコンは、アモルファスシリコンに比較して１０倍の電流駆動能力を有する。

さらに本発明では、電流駆動能力を上げるために、ソース・ドレインを多結晶シリコンからなる構造を採用している。ゲート長が短くなった場合に、ソース・ドレインの抵抗はデバイスの性能に強く影響を及ぼす。従って本発明は、非晶質透明基板上に形成される高速動作を必要とされる回路に最適である。

−本発明を適用した具体的な諸実施形態−
以下、本発明の具体的な諸実施形態について詳述する。
ここでは、微結晶シリコンの成膜にプラズマＣＶＤを利用し、ソース・ドレインの多結晶シリコンの形成のため、前記微結晶シリコンのソース・ドレイン領域にイオン注入を行い、引き続き連続波（ＣＷ）レーザーを使った活性化を利用した。レーザ波長は５３２ｎｍであり、出力は３Ｗである。エネルギービーム出力安定性は、０．１ｒｍｓ％以下のノイズ、出力の時間安定性は±１％／時間以下である。なお、レーザ波長はこの値に限定したものではなく、アモルファス半導体膜、あるいは微結晶シリコン半導体薄膜が結晶化できる波長を利用すれば良い。また、パルスのレーザーを利用しても良い。

非晶質透明基板には、ＮＡ３５ガラスを用いるが、基板材料はこれに限定したものではなく、他の無アルカリガラス、石英ガラスやプラスチックなどでも良い。

（実施形態１）
図１は、本実施形態によるＴＦＴの概略断面図である。

図２〜図９は、ＴＦＴの製造方法を工程順に示す概略断面模式図である。
先ず、図２に示すように、ガラス基板１上にバッファ層となるシリコン酸化膜２を膜厚４００ｎｍ程度に形成した後、シリコン酸化膜２上に金属材料、ここではＭｏ膜を、露光光（ここではｇ線）が遮断される程度の厚い膜厚、例えば２００ｎｍ程度に堆積形成し、これを電極形状にパターニングすることにより、ボトムゲート電極３を形成する。

続いて、図２に示すように、ＰＥＣＶＤ法によりボトムゲート電極３を覆うようにシリコン酸化膜４を膜厚６０ｎｍ程度に形成する。

続いて、図２に示すように、シリコン酸化膜４上に微結晶シリコン膜５を膜厚７５ｎｍ程度に形成する。続いて、図２に示すように、微結晶シリコン膜５をパターニングし、島状の動作半導体薄膜５を形成する。

続いて、図２に示すように、シリコン酸化膜を膜厚６０ｎｍ程度に形成し、ゲート絶縁膜６を形成した後、ボトムゲート電極３と同一の金属材料、即ちここではＭｏ膜７を、露光光（ここではｇ線）が通過する程度の薄い膜厚、例えば５０ｎｍ程度に堆積形成する。

続いて、図３に示すように、Ｍｏ膜７上に例えばポジ型のフォトレジスト８を塗布し、ガラス基板１側から、ボトムゲート電極３をマスクとして背面露光する。露光光はボトムゲート電極３では遮断されるがＭｏ膜７は通過するため、ボトムゲート電極３に位置整合してこれと同一形状のレジストパターンが図４の８のように形成される。

そして、図４に示すように、このレジストパターン８をマスクとしてＭｏ膜７をエッチングし、レジストパターン８の形状に倣ったトップゲート電極である図５中の電極７を自己整合的に形成する。

続いて、レジストパターン８を除去した後、図６中の７に示すように、トップゲート電極７をマスクとしてソース・ドレイン領域のゲート絶縁膜６を図７に示すようにエッチングする。次に、トップゲート電極７をマスクとして動作半導体薄膜５のソース・ドレイン領域に不純物として例えばリンをイオン注入する。

次に、これにＣＷレーザー照射することによりリンを活性化し、トップゲート絶縁膜６の両側に多結晶シリコンからなるソース／ドレイン領域１１、１２を形成する。なお、不純物の活性化としてはＣＷレーザー活性化に限定したものではなく、熱活性化、ランプ加熱活性化、パルスレーザー活性化を用いても良い。

しかる後、図８中９に示すように全面を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積して層間絶縁膜を形成した後、コンタクトホールの形成、コンタクトホールを介してソース／ドレイン等と接続する図９中の１０の金属電極の形成等を経て、ＴＦＴを完成させる。

以上説明したように、本実施形態によれば、高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有するＴＦＴを実現することができる。

発明の効果

本発明によれば、透明非晶質基板上に、高いｇｍを実現できる微結晶シリコン半導体層と多結晶シリコンからなるソース・ドレインとメタルゲートを有するダブルゲート構造を組み合わせることにより、Ｓｉ−ＭＯＳＦＥＴに匹敵する特性を有するＴＦＴを実現することが可能となる。

本発明の実施形態による半導体装置に示す概略断面図である。本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図２に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図３に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図４に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図５に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図６に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図７に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。図８に引き続き、本発明の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

符号の説明

１，１ガラス基板
２，２バッファー層酸化膜
３，３ボトムゲート金属
４，４ボトムゲート酸化膜
５，５微結晶シリコンチャネル
６、６トップゲート酸化膜
７、７トップゲート金属
８、８レジスト
９、９層間絶縁膜
１０、１０電極
１１、１１多結晶シリコンからなるソース
１２１２多結晶シリコンからなるドレイン

Claims

非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体装置。
前記微結晶シリコンは、柱状構造を有していることを特徴とする請求項１に記載の半導体装置。
前記上部ゲート電極は、積層構造からなることを特徴とする請求項１に記載の半導体装置。