JP2009272479A - 半導体装置、集積回路及び表示装置 - Google Patents

Abstract

【課題】ゲート電圧−オン電流特性が実質的に等しい上側薄膜トランジスタ及び下側薄膜トランジスタで構成されるダブルゲート型薄膜トランジスタを備える半導体装置、集積回路及び表示装置を提供する。
【解決手段】第一ゲート電極、第一ゲート絶縁膜、半導体層、第二ゲート絶縁膜及び第二ゲート電極を基板上に基板側からこの順に有する半導体装置であって、上記第二ゲート絶縁膜は、第二ゲート電極に対向する領域に、厚膜部と、厚膜部よりも膜厚の薄い薄膜部とを有する半導体装置である。
【選択図】 図１

Description

本発明は、半導体装置、集積回路及び表示装置に関する。より詳しくは、液晶表示装置等の表示装置に好適なダブルゲート型薄膜トランジスタを備える半導体装置と、上記半導体装置を備える集積回路及び表示装置とに関するものである。

半導体装置は、半導体の電気特性を利用した能動素子を備えた電子装置であり、例えば、オーディオ機器、通信機器、コンピュータ、家電機器等に広く応用されている。なかでも、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｓｉｓｔｏｒ；ＴＦＴ）を備える半導体装置は、アクティブマトリクス型液晶表示装置における画素スイッチング素子、ドライバ回路等や、それらを備える集積回路に幅広く応用されている。

ＴＦＴは、基板上に、半導体層とゲート電極との間にゲート絶縁膜が挟持された構造を有し、ゲート絶縁膜の膜厚を調整することで高耐圧型のＴＦＴと高速型のＴＦＴとを作り分けることができる（例えば、特許文献１参照。）。ゲート電極が半導体層の下側（基板側）に設けられたＴＦＴはボトムゲート型ＴＦＴ、ゲート電極が半導体層よりも上側（基板とは逆側）に設けられたＴＦＴはトップゲート型ＴＦＴと呼ばれる。また、ＴＦＴの許容できる電流量を大きくしたり、ＴＦＴの消費電力を低減する方法として、半導体層の上下にゲート電極が設けられたダブルゲート型ＴＦＴが知られている。

ここで、従来のダブルゲート型ＴＦＴの構成について説明する。図２は、従来のダブルゲート型ＴＦＴの構成を示す模式図であり、（ａ）は、平面図であり、（ｂ）は、（ａ）中のＸ２−Ｙ２線における断面図である。

従来のダブルゲート型ＴＦＴは、図２に示すように、基板１１１上に、基板１１１側から、ゲート電極１１２、ゲート絶縁膜１１３、島状の半導体層１１４、ゲート絶縁膜１１５及びゲート電極１１６がこの順に積層された構造を有する。半導体層１１４は、ゲート電極１１６に対向する領域に設けられたチャネル領域と、チャネル領域以外の領域に設けられたソース・ドレイン領域とを有する。ソース・ドレイン領域は、コンタクトホール１１７を介して配線に電気的に接続される。このようなダブルゲート型ＴＦＴでは、ゲート電極を一つしか有しないシングルゲート型ＴＦＴと比較して、２倍程度の電流を流すこともできる。また、ダブルゲート型ＴＦＴに対してシングルゲート型ＴＦＴと同一の電流を流す場合には、ダブルゲート型ＴＦＴの１つのゲート電極に流れる電流を、シングルゲート型ＴＦＴのゲート電極を流れる電流の半分程度にすることもできる。これにより、電流の損失（リーク）を抑制し、低消費電力化を図ることができる。
特開２００５−１８３７７４号公報

ダブルゲート型ＴＦＴでは、半導体膜の上下に設けられたゲート電極をチャネル領域に対して対称に配置するとともに、半導体膜の上下のゲート絶縁膜の静電容量を等しくすることで、上層側のゲート電極を含んで構成されるシングルゲートＴＦＴ（以下、上側ＴＦＴともいう。）の閾値電圧と、下層側のゲート電極を含んで構成されるシングルゲートＴＦＴ（以下、下側ＴＦＴともいう。）の閾値電圧とを実質的に等しくする構成が、閾値電圧を低くし、駆動速度を大きくする方法として望ましいとされている。一般的な半導体層の形成方法としては、非晶質半導体膜を成膜した後、エキシマレーザ等のレーザ光で非晶質半導体膜を照射するレーザアニール法で非晶質半導体膜を溶融固化し、非晶質半導体膜を結晶化させる方法が挙げられる。このような形成方法を用いる場合、非晶質半導体膜の結晶化はレーザ光が照射される非晶質半導体膜の上側から進行するため、得られた半導体層は厚さ方向で溶融固化状態が異なり、上側の半導体層の方が下側の半導体層よりも結晶性が高くなる。更に、半導体層上にゲート絶縁膜を形成する前に、フッ酸水溶液等によって半導体層に表面処理が施されるため、半導体層の上側に設けられたゲート絶縁膜と半導体層との界面は、半導体層の下側に設けられたゲート絶縁膜と半導体層の界面よりも、不純物量が少なく、固定電荷が少ない状態となる。その結果、上側の半導体層は、下側の半導体層よりも電気移動度に優れた状態となる。したがって、半導体層の上下のゲート絶縁膜の静電容量を等しくし、上側ＴＦＴ及び下側ＴＦＴの閾値電圧を等しくしても、半導体層とゲート絶縁膜との間の界面状態が半導体層の上下で異なるため、界面状態が良好な上側ＴＦＴの方が下側ＴＦＴよりもオン電流が大きくなる。その結果、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が異なってしまうため、閾値電圧の低い、高速駆動が可能なダブルゲート型ＴＦＴを実現することが困難であるという点で改善の余地があった。

本発明は、上記現状に鑑みてなされたものであり、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が実質的に等しいダブルゲート型ＴＦＴを備える半導体装置、集積回路及び表示装置を提供することを目的とするものである。

本発明者らは、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が実質的に等しいダブルゲート型ＴＦＴを備える半導体装置について種々検討したところ、上側ＴＦＴに含まれるゲート絶縁膜の形状に着目した。そして、上側ＴＦＴにおいて、ゲート電極と対向する領域のゲート絶縁膜を、膜厚の厚い厚膜部と、厚膜部よりも膜厚の薄い薄膜部とを有する形状とすることで、上側ＴＦＴのチャネル領域として機能する領域の面積を半導体層のチャネル領域の面積よりも小さくし、閾値電圧を変化させずに上側ＴＦＴのオン電流を制御することができることを見いだし、上記課題をみごとに解決できることに想到し、本発明に到達したものである。

すなわち、本発明は、第一ゲート電極、第一ゲート絶縁膜、半導体層、第二ゲート絶縁膜及び第二ゲート電極を基板上に基板側からこの順に有する半導体装置であって、上記第二ゲート絶縁膜は、第二ゲート電極に対向する領域に、厚膜部と、厚膜部よりも膜厚の薄い薄膜部とを有する半導体装置である。このように、第二ゲート絶縁膜が厚膜部と薄膜部とを有することで、上側ＴＦＴにおいては、厚膜部と重なる部分のチャネル領域の機能だけを低下させ、閾値電圧を変化させることなく上側ＴＦＴのオン電流を制御することができる。その結果、閾値電圧を変化させることなく上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性を実質的に等しくし、閾値電圧の低い、高速駆動が可能なダブルゲート型ＴＦＴを備える半導体装置を実現することができる。

本発明の半導体装置の構成としては、上述の構成要素を必須とするものである限り、その他の構成要素により特に限定されるものではない。
本発明の半導体装置における好ましい形態について以下に詳しく説明する。

厚膜部の直下に位置する部分のチャネル領域は、薄膜部の直下に位置する部分のチャネル領域よりも上側ＴＦＴのチャネル領域としての機能が低い領域、すなわち、第一ゲート電極によって形成される反転層が薄い領域であればよく、チャネル領域として機能しない領域、すなわち、第一ゲート電極によって反転層が形成されない領域であることが好ましい。厚膜部の直下に位置する部分のチャネル領域の機能を確実に低下させるという観点からは、厚膜部の膜厚は、薄膜部の膜厚の２倍以上であることが好ましい。

本発明によれば、チャネル領域と厚膜部とが重なる領域の面積を調節することで、上側ＴＦＴのゲート電圧−オン電流特性を調節することができる。チャネル領域と厚膜部とが重なる領域の面積は、下側ＴＦＴのゲート電圧−オン電流特性に合わせて適宜調整すればよい。なお、本明細書において、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が実質的に等しいとは、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が完全に等しいことが好ましいが、本発明の効果を奏することができる範囲内で、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が異なっていてもよい。

厚膜部の直下に位置するソース・ドレイン領域は、薄膜部の直下に位置するソース・ドレイン領域よりも不純物濃度が少なく、電気電導性が低い場合がある。したがって、ＴＦＴの特性低下を抑制するという観点からは、薄膜部は、基板を平面視したときに、第二ゲート電極と重なる領域の両側にソース・ドレイン領域と配線とを電気的に接続するためのコンタクト部を有することが好ましい。

上側ＴＦＴの閾値電圧は、第二ゲート電極と半導体層との間に介在する部分の薄膜部の静電容量によって決定される。したがって、薄膜部及び第一ゲート絶縁膜は材質、膜厚が同一であることが好ましい例として挙げられる。これにより、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性を実質的に同じにすることが容易となる。

第一及び第二ゲート電極は、同一の形状を有していることが好ましい。これにより、第一及び第二ゲート電極がチャネル領域と重なる領域の形状を同一にすることができるため、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性を実質的に同じにすることが容易となる。

上記厚膜部が配置される領域は、少なくとも第二ゲート電極に対向する領域を含んでいれば特に限定されないが、オフ電流の低減、破壊耐圧の向上等のＴＦＴの特性向上を行うという観点からは、膜厚が薄く形成されやすい半導体層の端部に形成することが好ましい。すなわち、上記厚膜部は、第二ゲート電極に対向する領域の半導体層の端部と重なることが好ましい。

半導体層の端部の形状としては、半導体層の端部以外の内部に比べて膜厚が小さい形状が挙げられ、例えば、断面が順テーパ形状を有する形状が挙げられる。また、半導体層のパターニング時、半導体層の端部では構造欠陥が発生しやすい。更に、ゲート絶縁膜で半導体層を覆う際、半導体層の端部ではゲート絶縁膜の形状が変化するため、このゲート絶縁膜の形状変化に起因して、半導体層の端部上のゲート絶縁膜は、半導体層の端部以外を覆うゲート絶縁膜の部分よりも構造欠陥が大きくなる。したがって、半導体層の端部には、半導体層及びゲート絶縁膜の構造欠陥の多い部分が存在しやすい。

上記第二ゲート絶縁膜の好適な形態としては、一続きの形状である形態や、複数の絶縁膜が積層された形態が挙げられる。複数の絶縁膜が積層された形態としては、上記第二ゲート絶縁膜は、半導体層の一部を覆う下層絶縁膜と、半導体層及び下層絶縁膜を覆う上層絶縁膜とで構成され、上記厚膜部は、第二ゲート絶縁膜の下層絶縁膜と上層絶縁膜とが重なる部分であり、上記薄膜部は、第二ゲート絶縁膜の下層絶縁膜と上層絶縁膜とが重ならない部分である形態が挙げられる。

本発明はまた、本発明の半導体装置を備える集積回路でもある。本発明の集積回路によれば、同一特性の一対のＴＦＴを使用している場合、一つのダブルゲート型ＴＦＴに置き換えることができるため、回路を小型化し、集積回路の集積度を高めることができる。

本発明は更に、本発明の半導体装置を備える表示装置でもある。本発明の表示装置によれば、薄型化やコスト削減が可能であることから、フルモノリシック型の液晶表示装置等の周辺回路一体型の表示装置に好適に用いることができる。

本発明の半導体装置によれば、上側ＴＦＴ及び下側ＴＦＴのゲート電圧−オン電流特性が等しいダブルゲート型ＴＦＴを備える半導体装置、集積回路及び表示装置を提供することができる。

以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

（実施形態１）
図１は、実施形態１のダブルゲート型ＴＦＴの構成を示す模式図であり、（ａ）は、平面図であり、（ｂ）は、（ａ）中のＸ１−Ｙ１線における断面図である。図１中の斜線部は、第二ゲート絶縁膜の厚膜部の直下に位置する半導体層の領域を示す。

図１に示すように、実施形態１のダブルゲート型ＴＦＴは、基板１１上に、基板１１側から、ゲート電極１２、ゲート絶縁膜１３、島状の半導体層１４、ゲート絶縁膜１５及びゲート電極１６がこの順に積層された構造を有する。ゲート絶縁膜１５は、半導体層の端部を覆う下層絶縁膜１５ａと、半導体層１４及び下層絶縁膜１５ａを覆う上層絶縁膜１５ｂとで構成される。すなわち、下層絶縁膜１５ａと上層絶縁膜１５ｂとが重なる膜厚の大きい部分のゲート絶縁膜１５が厚膜部に対応し、下層絶縁膜１５ａと上層絶縁膜１５ｂとが重ならない、すなわち、上層絶縁膜１５ｂのみで構成された膜厚の小さい部分のゲート絶縁膜１５が薄膜部に対応する。このように、厚膜部は半導体層１４の端部と重なっている。半導体層１４は、ゲート電極１２及びゲート電極１６に対向する領域に設けられたチャネル領域と、チャネル領域以外の領域に設けられたソース・ドレイン領域を有する。ソース・ドレイン領域は、コンタクトホール１７を介して上層又は下層の配線に電気的に接続される。

ソース・ドレイン領域は、ＴＦＴのソース及び／又はドレインとして機能する領域である。すなわち、一方のソース・ドレイン領域がソースとして機能する場合、他方のソース・ドレイン領域はドレインとして機能する。更に、ソース・ドレイン領域は、真性半導体であった半導体層１４に高濃度に不純物が添加され、導電性が付与された領域である。他方、チャネル領域についても、ＴＦＴの閾値電圧（Ｖｔｈ）を所望の値に調節する観点から、低濃度の不純物が添加される、すなわちチャネルドープが行われている。

ゲート電極１６を含んで構成されるＴＦＴ（以下、上側ＴＦＴともいう。）においては、厚膜部の直下に位置する部分のチャネル領域が有効に機能せず、薄膜部の直下に位置する部分のチャネル領域のみが有効に機能することで、有効チャネル幅を半導体層１４の幅よりも小さくすることができる。これにより、閾値電圧を変化させることなく上側ＴＦＴのオン電流を制御することができるため、ゲート電極１２を含んで構成されるＴＦＴ（以下、下側ＴＦＴともいう。）及び上側ＴＦＴのゲート電圧−オン電流特性を実質的に等しくすることができる。

以下に、本実施形態の半導体装置の製造方法について説明する。
まず、基板１１上に、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、ゲート電極１２を形成する。ゲート電極１２の材質としては、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、又は、これら高融点金属を主成分とする合金材料若しくは化合物材料等が挙げられる。なお、ゲート電極１２は、これらの材質を用いて形成された複数の導電膜が積層された構造であってもよい。なお、ゲート電極１２を形成する前に、基板１１からのアルカリ金属元素をはじめとする不純物の拡散を防止することを目的に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタ法によってシリコンを含む無機絶縁膜（例えば、ＳｉＯ_２、ＳｉＮ、ＳｉＮＯ）からなる下地層を形成してもよい。基板１１としては特に限定されず、例えば、ガラス基板、石英基板、シリコン基板、金属板又はステンレス板の表面に絶縁膜が形成された基板、プラスチック基板等を用いることができる。

次に、基板１１及びゲート電極１２を覆うように、膜厚３０〜１５０ｎｍ（好ましくは５０〜１００ｎｍ）のゲート絶縁膜１３を形成する。ゲート絶縁膜１３としては、例えば、プラズマＣＶＤ法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜（例えば、ＳｉＯ_２膜、ＳｉＮ膜、ＳｉＮＯ膜）を用いることができる。なかでも、ゲート絶縁膜１３としては、ＳｉＯ_２膜が好適である。なお、ゲート絶縁膜１３は、単層構造の他、複数の絶縁材料からなる絶縁膜が２層以上積層された構造であってもよい。ゲート絶縁膜１３を積層構造とする場合には、半導体層１４に接する層をＳｉＯ_２膜とすることが好ましい。このように、半導体層１４にＳｉＯ_２膜が接することによって、半導体層１４をシリコン層とした場合に、ゲート絶縁膜１３と半導体層１４との界面における界面準位を低減することができるため、実施形態１のＴＦＴの電気特性を向上させることができる。

次に、ゲート絶縁膜１３上に、膜厚２０〜１００ｎｍ（好ましくは３０〜７０ｎｍ）の島状の半導体層１４をパターン形成する。半導体層１４の形成方法の例としては、まず、スパッタ法、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法又はプラズマＣＶＤ法によって非晶質半導体膜を成膜した後、エキシマレーザアニール法で非晶質半導体膜を結晶化することで多結晶半導体膜を形成する。その後、得られた多結晶半導体膜をフォトリソ工程により所望の形状にパターニングすることで、半導体層１４を形成することができる。このような工程により、テーパ角度（半導体層１４の端部斜面と、ゲート絶縁膜１３の表面とがなす角）が１０〜８９°（好ましくは２０〜８０°）である順テーパ形状を断面に有する半導体層１４を形成することができる。なお、半導体層１４の材質としては特に限定されないが、例えば、シリコン、シリコンゲルマニウム（ＳｉＧｅ）合金が挙げられ、好ましくはシリコンである。

なお、半導体層１４の形成工程において、非晶質半導体膜を結晶化する工程では、ニッケル（Ｎｉ）等の触媒金属を非晶質半導体膜の表面に塗布した後に、レーザ等による熱処理を行う固相成長工程を行ってもよい。これにより、連続粒界結晶シリコン膜（ＣＧシリコン膜）を形成することができる。

次に、ゲート絶縁膜１５を形成する。ゲート絶縁膜１５は、半導体層１４の端部を覆う下層絶縁膜１５ａと、半導体層１４及び下層絶縁膜１５ａを覆う上層絶縁膜１５ｂとで構成される。

まず、半導体層１４を覆うように膜厚２０〜１００ｎｍ（好ましくは３０〜７０ｎｍ）の下層絶縁膜１５ａを形成する。次に、半導体層１４の端部を含み、半導体層１４の本体部（端部以外の内部）の端から０．５〜５μｍ（好ましくは１〜２μｍ）の範囲と重なる下層絶縁膜１５ａ上にフォトリソ工程によりレジストをパターン形成した後、フッ化水素（ＨＦ）等のエッチャントを用いてエッチングすることによって、レジストでマスクされていない領域の下層絶縁膜１５ａを除去する。より具体的には、半導体層１４の端部を除く、半導体層１４の内部に重なる部分の下層絶縁膜１５ａを除去する。その後、下層絶縁膜１５ａ上に形成されたレジストを除去する。

次に、下層絶縁膜１５ａ及び半導体層１４を覆うように膜厚３０〜１５０ｎｍ（好ましくは５０〜１００ｎｍ）の上層絶縁膜１５ｂを形成する。これにより、厚膜部に対応する半導体層１４の端部上のゲート絶縁膜１５の膜厚は、薄膜部に対応する半導体層１４の内部上のゲート絶縁膜１５の膜厚よりも大きくなる。このとき、厚膜部の膜厚は、薄膜部の膜厚の２倍以上であることが好ましい。また、上層絶縁膜１５ｂの材質とゲート絶縁膜１３の材質とが同じ場合は、薄膜部の膜厚とゲート絶縁膜１３の膜厚とが同じであることが好ましい。下層絶縁膜１５ａ及び上層絶縁膜１５ｂとしては、例えば、プラズマＣＶＤ法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜（例えばＳｉＯ_２膜、ＳｉＮ膜、ＳｉＮＯ膜）を用いることができる。なかでも、ゲート絶縁膜１３の場合と同様の観点から、下層絶縁膜１５ａ及び層絶縁膜１５ｂとしては、ＳｉＯ_２膜が好適である。また、下層絶縁膜１５ａ及び上層絶縁膜１５ｂの材質は、同一であってもよいし、異なってもよい。

上側ＴＦＴ及び下側ＴＦＴのゲート電圧・オン電流特性を容易に等しくするためには、上側ＴＦＴにおける有効チャネル幅を狭く、下側ＴＦＴにおける有効チャネル幅を大きくすることが好ましい。ゲート絶縁膜１５越しに半導体層１４に不純物を添加した場合には、厚膜部の直下に位置する部分の半導体層１４は、薄膜部の直下に位置する部分の半導体層１４とは不純物濃度が異なるため、上側ＴＦＴ及び下側ＴＦＴのゲート電圧・オン電流特性の調整が困難となる。従って、ＴＦＴの閾値電圧を制御することを目的とした半導体層１４への不純物の添加（チャネルドーピング）は、下層絶縁膜１５ａの一部を除去する前、すなわち、下層絶縁膜１５ａが半導体層１４全体を覆っている状態で行うことが好ましい。

チャネルドーピングの条件としては、下層絶縁膜１５ａを介して、半導体層１４の全面に不純物をイオン注入法又はイオンドーピング法により添加する。チャネルドーピングに使用される不純物の例としては、ＴＦＴをＮチャネル型ＴＦＴとする場合は、ホウ素（Ｂ）等のＩＩＩ族元素を用いることができ、ＴＦＴをＰチャネル型ＴＦＴとする場合は、リン（Ｐ）等のＶ族元素を用いることができる。また、大面積基板を処理する場合の不純物の添加方法としては、イオンドーピング法が好適である。また、注入エネルギーは、例えば、５〜８０ｋｅＶ程度の加速電圧に設定する。更に、ドーズ量は、所望のＶｔｈに合わせて適宜設定することができるが、例えば、ＴＦＴをＮチャネル型ＴＦＴとする場合は、１×１０^１２〜１×１０^１４ｃｍ^−２程度とし、ＴＦＴをＰチャネル型ＴＦＴとする場合は、１×１０^１１〜５×１０^１３ｃｍ^−２程度とする。

次に、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、ゲート電極１６を形成する。このとき、ゲート電極１６は、半導体層１４の中央部を横断するように形成される。ゲート電極１６の材質としては、ゲート電極１２と同様のものを用いることができる。

続いて、ゲート電極１６をマスクとして半導体層１４に自己整合的にボロン（Ｂ）、リン（Ｐ）等の不純物をイオン注入法又はイオンドーピング法により、例えば、４０ｋＶ、５×１０^１５〜１×１０^１６ｃｍ^−２の条件でドーピング（ソース・ドレイン用高濃度ドーピング）する。また、このときの半導体層１４のマスクされていない領域における不純物濃度は、例えば、１×１０^１９〜１×１０^２０ｃｍ^−３程度とする。これにより、半導体層１４のゲート電極１６に対向する領域を、自己整合的に、チャネル領域として規定することができる。また、半導体層１４のチャネル領域を除く領域に、ソース・ドレイン領域として機能する高濃度不純物領域が形成される。なお、ソース・ドレイン用高濃度ドーピングに使用される不純物の例としては、ＴＦＴをＮチャネル型ＴＦＴとする場合は、Ｐ等のＶ族元素を用いることができ、ＴＦＴをＰチャネル型ＴＦＴとする場合は、Ｂ等のＩＩＩ族元素を用いることができる。このようにして、実施形態１のダブルゲート型ＴＦＴが完成する。

その後、層間絶縁膜、コンタクトホール１７、配線の形成工程をこの順に経て、実施形態１の半導体装置を作製することができる。なお、層間絶縁膜としては、プラズマＣＶＤ法又はスパッタ法によって形成されたシリコンを含む絶縁膜（例えば、ＳｉＯ_２膜、ＳｉＮ膜、ＳｉＮＯ膜）を用いることができる。また、配線の材質としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の低抵抗金属、又は、これら低抵抗金属を主成分とする合金材料若しくは化合物材料等を用いることができる。

以上説明したように、実施形態１の半導体装置によれば、ゲート絶縁膜１５が厚膜部及び薄膜部を有することで、上側ＴＦＴの有効チャネル幅を小さくし、閾値電圧を変化させることなく上側ＴＦＴのオン電流を制御することができる。これにより、上側ＴＦＴ及び下側ＴＦＴのゲート電圧・オン電流特性を実質的に等しくし、閾値電圧が低く、高速駆動が可能なダブルゲート型ＴＦＴを備える半導体装置を実現することができる。

また、このような半導体装置を集積回路に適用した場合には、同一特性の一対のＴＦＴを一つのダブルゲート型ＴＦＴに置き換えることができるため、回路を小型化し、集積回路の集積度を高めることができる。更に、このような半導体装置を備える表示装置は、部品点数の削減が可能であることから、フルモノリシック型の液晶表示装置等の周辺回路一体型の表示装置に好適に用いることができる。

実施形態１のダブルゲート型ＴＦＴの構成を示す模式図であり、（ａ）は、平面図であり、（ｂ）は、（ａ）中のＸ１−Ｙ１線における断面図である。 従来のダブルゲート型ＴＦＴの構成を示す模式図であり、（ａ）は、平面図であり、（ｂ）は、（ａ）中のＸ２−Ｙ２線における断面図である。

符号の説明

１１、１１１：基板
１２、１６、１１２、１１６：ゲート電極
１３、１５、１１３、１１５：ゲート絶縁膜
１４、１１４：半導体層
１５ａ：下層絶縁膜
１５ｂ：上層絶縁膜
１７、１１７：コンタクトホール

Claims (5)

1. 第一ゲート電極、第一ゲート絶縁膜、半導体層、第二ゲート絶縁膜及び第二ゲート電極を基板上に基板側からこの順に有する半導体装置であって、
   該第二ゲート絶縁膜は、第二ゲート電極に対向する領域に、厚膜部と、厚膜部よりも膜厚の薄い薄膜部とを有することを特徴とする半導体装置。
2. 前記厚膜部は、第二ゲート電極に対向する領域の半導体層の端部と重なることを特徴とする請求項１記載の半導体装置。
3. 前記第二ゲート絶縁膜は、半導体層の一部を覆う下層絶縁膜と、半導体層及び下層絶縁膜を覆う上層絶縁膜とで構成され、
   前記厚膜部は、第二ゲート絶縁膜の下層絶縁膜及び上層絶縁膜が重なる部分であり、
   前記薄膜部は、第二ゲート絶縁膜の下層絶縁膜及び上層絶縁膜が重ならない部分であることを特徴とする請求項１又は２記載の半導体装置。
4. 請求項１〜３のいずれかに記載の半導体装置を備えることを特徴とする集積回路。
5. 請求項１〜３のいずれかに記載の半導体装置を備えることを特徴とする表示装置。

Images