JP2021504952A - Ｔｆｔ基板、ｅｓｄ保護回路およびｔｆｔ基板の製造方法 - Google Patents

Ｔｆｔ基板、ｅｓｄ保護回路およびｔｆｔ基板の製造方法 Download PDF

Info

Publication number
JP2021504952A
JP2021504952A JP2020528306A JP2020528306A JP2021504952A JP 2021504952 A JP2021504952 A JP 2021504952A JP 2020528306 A JP2020528306 A JP 2020528306A JP 2020528306 A JP2020528306 A JP 2020528306A JP 2021504952 A JP2021504952 A JP 2021504952A
Authority
JP
Japan
Prior art keywords
gate
layer
tft
source
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020528306A
Other languages
English (en)
Inventor
ジハ キム
ジハ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of JP2021504952A publication Critical patent/JP2021504952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Abstract

本発明は、ＴＦＴ基板、ＥＳＤ保護回路およびＴＦＴ基板の製造方法に係り、本実施例におけるＴＦＴ基板は、ベース基板と、ベース基板に設けられる第１のゲートと、第１のゲートの上に設けられる第１の絶縁層と、第１の絶縁層に設けられるドレインと、ソースと、アクティブ層と、ドレイン、ソース、およびアクティブ層の上に設けられる第２の絶縁層と、第２の絶縁層の上に設けられる第２のゲートとを備える。これにより、液晶パネル画面の異常表示を防ぐことができる。【選択図】図４

Description

本発明は、液晶ディスプレイの分野に関し、特に、ＴＦＴ基板、ＥＳＤ保護回路およびＴＦＴ基板の製造方法に関する。
ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、薄膜トランジスタ液晶ディスプレイ）は、軽量、薄型、低消費電力などの利点があるため、テレビ、ノートパソコン、携帯電話などの機器に広く使用されている。
フラットパネルディスプレイデバイスとして、液晶ディスプレイの液晶パネルは、通常、２枚のガラス基板と、ガラス基板間の液晶層とからなる。下部ガラス基板に多数のデータ線と多数の走査線が集積されており、それらは垂直方向に交互に配置されて多数の単位領域を形成しており、これらの単位領域はピクセルユニットとして定義されている。各ピクセルユニットは、主にピクセル電極、ストレージコンデンサ、ＴＦＴトランジスタなどのデバイスを備える。走査線上の駆動信号は、ＴＦＴトランジスタの動作状態を制御することができ、それにより、データ線の駆動信号を適時にピクセル電極に書き込むことができる。上記ドライブアレイを構成するガラス基板は、一般的にＴＦＴ基板と呼ばれている。上部ガラス基板にブラックマトリクス、カラーフィルター層、共通電極層を一体化で集積している。上部ガラス基板にはカラーフィルター層が設けられているため、一般的にカラーフィルター基板とも呼ばれている。ＴＦＴ基板とカラーフィルム基板とを合わせて液晶表示基板と呼んでも良い。
しかしながら、液晶表示基板の製造工程においては、現像、エッチング、セル内への液晶配向、および搬送などの複数の工程により静電放電（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、略称ＥＳＤ）が発生する場合がある。静電気により発生した電荷により、ＴＦＴトランジスタデバイスや絶縁層が損傷され、液晶パネルの劣化や歩留まりに影響を与える。そのため、液晶パネルの設計においては、パネルに静電気を放電するための専用な経路や部品も設計されており、このような設計はＥＳＤ保護回路と呼んでも良い。
図１は、従来技術におけるＥＳＤ保護回路の概略構成図であり、このＥＳＤ保護回路では、ＴＦＴトランジスタＭ１のソースがＴＦＴトランジスタＭ２のドレインに接続され、ＴＦＴトランジスタＭ１のドレインがプラスの電圧（ＶＧＨ）に接続され、ＴＦＴトランジスタＭ２のソースはマイナスの電圧（ＶＧＬ）に接続され、また、ＴＦＴトランジスタＭ１のゲートはそのソースに並列に接続され、ＴＦＴトランジスタＭ２のゲートもそのソースに並列に接続されている。データ信号（Ｄａｔａ）は、ドライバＩＣにて生成されて対応するピクセル電極に出力され、また、外部から静電気が流入するのを防ぐため、途中にそのＥＳＤ保護回路を通している。静電気が発生すると、外部から静電気（−ＫＶの高電圧）が流れ込み、それぞれのＶＧＨ側とＶＧＬ側に放電する。ただし、このＥＳＤ保護回路では、ＴＦＴトランジスタ工程の初期ターンオン電圧の均一性が低いため、実際の製品のＴＦＴトランジスタの初期ターンオン電圧はマイナスの電圧に移動し、すなわち、ＴＦＴトランジスタの初期ターンオン電圧は０より小さい。図２を参照すると、２つのＴＦＴトランジスタＭ１およびＭ２は、初期ターンオン電圧がマイナスの電圧であるためにターンオンされ、それによって大きなリーク電流を生成する。データ信号が入ると、リーク電流により、データ信号（Ｄａｔａ）にはプラスの電圧（ＶＧＨ）が混在し、図３を示すように、ここで、実線はドライバＩＣから出力されるデータ信号を表し、破線はＥＳＤ保護回路を通じたデータ信号を表する。データ信号を用いて画素電極を駆動すると、データ信号に不要な電圧が混在するため、ピクセル電極の輝度が異常となり、液晶パネルの表示画面に異常が発生する。
本発明が解決しようとする技術的問題は、上記従来技術におけるＴＦＴトランジスタは、ターンオン電圧がゼロ以下であるため、静電気発生時に液晶パネルを異常表示させることである。
本発明がその技術的問題を解決するために採用する技術的解決策は、以下を含むＴＦＴ基板を構築することであり、それは：
ベース基板と、
前記ベース基板に設けられる第１のゲートと、
前記第１のゲートの上に設けられる第１の絶縁層と、
前記第１の絶縁層の上に設けられる、ドレインと、ソースと、アクティブ層と、
前記ドレイン、前記ソース、および前記アクティブ層の上に設けられる第２の絶縁層と、
前記第２の絶縁層の上に設けられ、マイナスの電圧に接続されている第２のゲートとを備え、前記ドレインの少なくとも一部と前記ソースの少なくとも一部とが、前記アクティブ層の外端に離間して設けられ、かつ前記アクティブ層を介して接続されることを特徴とする、ＴＦＴ基板。
好ましくは、前記第１のゲートおよび前記第２のゲートが前記アクティブ層までそれぞれの距離は同じである。
好ましくは、前記第２のゲートの形状は、Ｕ字状である。
好ましくは、前記アクティブ層の前記ベース基板への正射影は、前記第１のゲートの前記ベース基板への正射影を少なくとも部分的に覆っている。
好ましくは、前記ドレインと前記ソースは階段状であり、前記アクティブ層の両端と上端に対称に設けられている。
好ましくは、前記第１のゲートと、前記第２のゲートとの形状およびサイズは同じである。
本発明はまた、上記のＴＦＴ基板を備えるＥＳＤ保護回路を構築し、前記ＴＦＴ基板は、第１のＴＦＴトランジスタと第２のＴＦＴトランジスタとを備え、第１のＴＦＴトランジスタＭ１のドレインはプラスの電圧信号に接続され、第２のＴＦＴトランジスタのソースはマイナスの電圧信号に接続され、第１のＴＦＴトランジスタのソースと、第１のＴＦＴトランジスタの第１のゲートと、第２のＴＦＴトランジスタのドレインと共にデータ信号に接続され、第２のＴＦＴトランジスタの第１のゲートは、ソースに接続される。
好ましくは、前記第１のＴＦＴトランジスタの第２のゲートおよび前記第２のＴＦＴトランジスタの第２のゲートは、第２のＴＦＴトランジスタのソースにそれぞれ接続される。
本発明はまた、以下のステップを含む、ＴＦＴ基板を製造する方法を構築する。
Ｓ１１．ベース基板を準備し、前記ベース基板上に第１のゲートを形成することと、
Ｓ１２．前記第１のゲートおよび前記基板に第１の絶縁層を形成し、前記第１の絶縁層は前記第１のゲートを完全に覆うことと、
Ｓ１３．前記第１の絶縁層にドレイン、ソースおよびアクティブ層を形成し、ドレインの少なくとも一部およびソースの少なくとも一部は、離間して前記アクティブ層の外端に設けられ、前記アクティブ層を介して接続されていることと、
Ｓ１４．前記ドレイン、前記ソースおよび前記アクティブ層の上に第２の絶縁層を形成し、前記第２の絶縁層は前記ドレイン、前記ソースおよび前記アクティブ層を完全に覆うことと、
Ｓ１５．前記第２の絶縁層の上にマイナスの電圧に接続される第２のゲートを形成することとのステップを含むことを特徴とする、ＴＦＴ基板の製造方法。
好ましくは、前記ステップＳ１１の内に、前記ベース基板に第１のゲートを形成し、それは、
前記ベース基板上に第１の金属層を堆積し、フォトリソグラフィプロセスによって前記第１の金属層をパターニングして第１のゲートを得ること、
または、
前記ベース基板上に第１のポリシリコン層を形成し、前記第１のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記Ｎ型のドープされたポリシリコン層をパターニングして、第１のゲートを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
好ましくは、ステップＳ１３はさらに以下を含む。
化学的または物理的気相成長法によって前記第１の絶縁層上に半導体層を堆積し、フォトリソグラフィプロセスによって前記半導体層をパターニングして、アクティブ層を得ることと、
前記アクティブ層および前記第１の絶縁層に第２の金属層を堆積し、フォトリソグラフィプロセスによって前記第２の金属層をパターニングして、ソースおよびドレインを得ることと、または、前記アクティブ層および前記第１の絶縁層に第２のポリシリコン層を形成し、前記第２のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記第２のポリシリコン層をパターニングして、ソースおよびドレインを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
好ましくは、前記ステップＳ１５は以下を含む。
前記第２の絶縁層に第３の金属層を堆積し、フォトリソグラフィプロセスによって前記第３の金属層をパターニングして第２のゲートを得ること、
または、
前記第２の絶縁層に第３のポリシリコン層を形成し、前記第３のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記Ｎ型のドープされたポリシリコン層をパターニングして、第２のゲートを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
好ましくは、前記フォトリソグラフィプロセスは、フォトレジスト、露光、現像およびエッチングプロセスを含む。
本発明の技術的解決策の実施において、ＴＦＴ基板はダブルゲート構造を採用し、第２のゲートはマイナスの電圧に接続されるため、ＴＦＴトランジスタのターンオン電圧は正の方向に移動することができる。また、ＴＦＴトランジスタによってＥＳＤ保護回路を構築すると、静電気が発生しても、両方のＴＦＴトランジスタのターンオン電圧が０より大きいため、リーク電流は非常小さいため、無視してもよく、結果として、ドライバＩＣからピクセル電極に出力されるデータ信号は不要な電圧信号が混入せず、ピクセル電極の輝度異常が発生せず、液晶画面の異常を防ぐ。
本発明の発明例をより明確に例示するために、実施例の説明に使用される図面を以下に簡単に説明する。以下の説明における図面は、本発明のいくつかの実施例であることが過ぎないと明らかであり、当業者にとっては、これらの図面に基づいて他の図面を創造的な仕事をすることなく得ることもできる。図面では：
図１は、従来技術におけるＥＳＤ保護回路の回路構成図である。 図２は、静電気が発生したときの図１のＥＳＤ保護回路の概略図である。 図３は、静電気が発生したときの入力データ信号と出力データ信号の波形図である。 図４は、本発明におけるＴＦＴ基板の概略構成図である。 図５は、従来技術におけるＴＦＴトランジスタと本発明におけるＴＦＴトランジスタのターンオン電圧のシミュレーションの概略図である。 図６は、本発明におけるＥＳＤ保護回路の回路構成図である。 図７は、本発明におけるＴＦＴ基板の製造方法の実施例１のフローチャートである。
以下、添付図面を参照しながら、本発明の実施例について明確に説明する。尚、以下の実施例は、明らかに本発明を具体化した一例のみであって、本発明の技術的範囲を限定する性格を有さない。本発明の範囲から逸脱することなく本発明の実施例に基づいて当業者によって得られる他のすべての実施例も、本発明の範囲である。
図４は、本発明における基板の実施例１の概略構成図であり、本実施例のＴＦＴ基板は、積層に設けられているベース基板１１、第１のゲート１２、第１の絶縁層１３、ドレイン１４、ソース１５、アクティブ層１６、第２の絶縁層１７、および第２のゲート１８を備える。ここで、第１のゲート１２は、ベース基板１１に設けられており、その面積は、ベース基板１１よりも小さく、ベース基板１１の中央部に設けられていることが好ましい。第１の絶縁層１３は、第１のゲート１２の上に設けられ、ドレイン１４、ソース１５およびアクティブ層１６は第１の絶縁層１３の上に設けられ、また、ドレイン１４の少なくとも一部およびソース１５の少なくとも一部は、離間してアクティブ層１６の外端にアクティブ層１６を介して接続される。また、第２の絶縁層１７は、ドレイン１４、ソース１５およびアクティブ層１６の上に配置され、ドレイン１４、ソース１５およびアクティブ層１６を覆い、第２のゲート１８は、第２の絶縁層１７の上に設けられており、また、第２のゲート１８はマイナスの電圧に接続される。
また、本実施例では、アクティブ層１６のベース基板１１への正射影は、第１のゲート１２のベース基板１１への正射影を部分的に覆っている。もちろん、他の実施例では、第１のゲート１２のベース基板１１への正射影を完全に覆ってもよい。
また、ドレイン１４とソース１５は階段状であり、アクティブ層１６の両端と上端に対称に設けられている。もちろん、他の実施例では、ドレイン１４およびソース１５は他の形状を有してもよく、また、アクティブ層の左端および右端、下端または上端に設けられてもよい。
また、第２のゲート１８の形状は、Ｕ字状である。もちろん、他の実施例では、第１のゲート１２と第２のゲート１８との形状およびサイズは同じであってもよく、両者がアクティブ層１６までそれぞれの距離は同じであり、もちろん、両者の形状、サイズ、およびアクティブ層１６までそれぞれの距離は異なっても良い。
本実施例におけるＴＦＴ基板はダブルゲート構造を採用しており、第１のゲート１２と第２のゲート１８がアクティブ層の両側に分布している。第１のゲートに電圧が印加されると、導電性チャネルのオン電流が発生しつつ、第２のゲート１８がマイナスの電圧を印加するため、導電性チャネルの電流量が抑制され、さらに導電性チャネルの断面積の増加が防止され、すなわちＴＦＴトランジスタのターンオン電圧の増加に相当する。図５を参照しながら、第２のゲート１８を追加しない場合、ＴＦＴトランジスタのターンオン電圧は−５Ｖであり、第２のゲート１８を追加した場合、ＴＦＴトランジスタのターンオン電圧は正方向に移動して０Ｖとなる。
図６は、本発明におけるＥＳＤ保護回路の回路構成図であり、本実施例におけるＥＳＤ保護回路は、上記実施例で示したＴＦＴ基板を備え、また、このＴＦＴ基板は、第１のＴＦＴトランジスタＭ１と第２のＴＦＴトランジスタＭ２とを備え、ここで、第１のＴＦＴトランジスタＭ１のドレインはプラスの電圧信号（ＶＧＨ）に接続され、第２のＴＦＴトランジスタＭ２のソースはマイナスの電圧信号（ＶＧＬ）に接続され、第１のＴＦＴトランジスタＭ１のソースと、第１のＴＦＴトランジスタＭ１の第１のゲートと、第２のＴＦＴトランジスタＭ２のドレインと共にデータ信号（Ｄａｔａ）に接続され、第２のＴＦＴトランジスタＭ２の第１のゲートは、ソースに接続される。
好ましくは、第１のＴＦＴトランジスタＭ１の第２のゲートおよび第２のＴＦＴトランジスタＭ２の第２のゲートは、第２のＴＦＴトランジスタＭ２のソースにそれぞれ接続され、その結果、電圧源を追加せずに、既存のマイナスの電圧信号（ＶＧＬ）を利用して第１のＴＦＴトランジスタＭ１の第２のゲートと第２のＴＦＴトランジスタＭ２の第２のゲートとを接続する。
本実施例では、ドライバＩＣがデータ信号（Ｄａｔａ）を出力した後、ＥＳＤ保護回路を介してピクセル電極に出力されるが、静電気が発生すると、両方のＴＦＴトランジスタＭ１、Ｍ２のターンオン電圧が０より大きいため、リーク電流は非常小さいため、無視してもよく、結果として、データ信号（Ｄａｔａ）に不要なプラスの電圧信号（ＶＧＨ）が混入されないため、ピクセル電極に出力されるデータ信号（Ｄａｔａ）がより正確になり、ピクセル電極の輝度の異常な状態が発生しない。
図７は、本発明におけるＴＦＴ基板の製造方法の実施例１のフローチャートであり、本実施例のＴＦＴ基板の製造方法は、以下の工程を含む。
Ｓ１１．ベース基板を準備し、ベース基板上に第１のゲートを形成する。
具体的には、一例では、第１のゲートを製造する方法は、ベース基板上に第１の金属層を堆積し、フォトリソグラフィプロセスによって第１の金属層をパターニングして第１のゲートを得る。第１の金属層の材料は、アルミニウム、モリブデン、銅、または銀であってよい。もちろん、別の例では、第１のゲートの製造方法は、ベース基板上に第１のポリシリコン層を形成し、第１のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによってＮ型のドープされたポリシリコン層をパターニングして、第１のゲートを得る。
Ｓ１２．第１の絶縁層を第１のゲートおよび基板上に形成し、第１の絶縁層は第１のゲートを完全に覆う。
Ｓ１３．第１の絶縁層にドレイン、ソースおよびアクティブ層を形成し、ドレインの少なくとも一部およびソースの少なくとも一部は、離間してアクティブ層の外端に設けられ、アクティブ層を介して接続されている。
具体的には、アクティブ層の製造方法は、化学的または物理的気相成長法によって第１の絶縁層上に半導体層を堆積し、フォトリソグラフィプロセスによって半導体層をパターニングして、アクティブ層を得る。
具体的には、ドレインおよびソースの製造方法は、アクティブ層および第１の絶縁層に第２の金属層を堆積し、フォトリソグラフィプロセスによって第２の金属層をパターニングして、ソースおよびドレインを得る；または、アクティブ層および第１の絶縁層に第２のポリシリコン層を形成し、第２のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって第２のポリシリコン層をパターニングして、ソースおよびドレインを得る。
Ｓ１４．ドレイン、ソースおよびアクティブ層に第２の絶縁層を形成し、第２の絶縁層はドレイン、ソースおよびアクティブ層を完全に覆う。
Ｓ１５． 第２の絶縁層の上にマイナスの電圧に接続される第２のゲートを形成する。
具体的には、第２のゲートの製造方法は、第２の絶縁層に第３の金属層を堆積し、フォトリソグラフィプロセスによって第３の金属層をパターニングして、第２のゲートを得る；または、第２の絶縁層に第３のポリシリコン層を形成し、第３のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによってＮ型のドープされたポリシリコン層をパターニングして、第２のゲートを得る。
さらに、上記の実施例におけるフォトリソグラフィプロセスは、フォトレジスト、露光、現像およびエッチングプロセスを含む。
上記は本発明の好ましい実施例に過ぎず、本発明を限定することを意図するものではなく、当業者にとって、本発明は様々な改変および変更を有し得る。本発明の精神および原理の範囲内のあらゆる修正、同等の置換、改良などは、本発明の特許請求の範囲に含まれるものとする。

Claims (13)

  1. ベース基板と、
    前記ベース基板に設けられる第１のゲートと、
    前記第１のゲートの上に設けられる第１の絶縁層と、
    前記第１の絶縁層の上に設けられるドレインと、ソースと、アクティブ層と、
    前記ドレイン、前記ソース、および前記アクティブ層の上に設けられる第２の絶縁層と、
    前記第２の絶縁層の上に設けられ、マイナスの電圧に接続されている第２のゲートとを備え、前記ドレインの少なくとも一部と前記ソースの少なくとも一部とが、前記アクティブ層の外端に離間して設けられ、かつ前記アクティブ層を介して接続されることを特徴とする、ＴＦＴ基板。
  2. 請求項１に記載のＴＦＴ基板であって、前記第１のゲートおよび前記第２のゲートが前記アクティブ層までそれぞれの距離は同じであることを特徴とする、ＴＦＴ基板。
  3. 請求項１に記載のＴＦＴ基板であって、前記第２のゲートの形状は、Ｕ字状であることを特徴とする、ＴＦＴ基板。
  4. 請求項１に記載のＴＦＴ基板であって、前記アクティブ層の前記ベース基板への正射影は、前記第１のゲートの前記ベース基板への正射影を少なくとも部分的に覆っていることを特徴とする、ＴＦＴ基板。
  5. 請求項１に記載のＴＦＴ基板であって、前記ドレインと前記ソースは階段状であり、前記アクティブ層の外端に対称に設けられていることを特徴とする、ＴＦＴ基板。
  6. 請求項１に記載のＴＦＴ基板であって、前記第１のゲートと、前記第２のゲートとの形状およびサイズは同じであることを特徴とする、ＴＦＴ基板。
  7. 請求項１乃至６のいずれか１項に記載のＴＦＴ基板を備えるＥＳＤ保護回路であって、前記ＴＦＴ基板は、第１のＴＦＴトランジスタと第２のＴＦＴトランジスタとを備え、第１のＴＦＴトランジスタのドレインはプラスの電圧信号に接続され、第２のＴＦＴトランジスタのソースはマイナスの電圧信号に接続され、第１のＴＦＴトランジスタのソースと、第１のＴＦＴトランジスタの第１のゲートと、第２のＴＦＴトランジスタのドレインと共にデータ信号に接続され、第２のＴＦＴトランジスタの第１のゲートは、ソースに接続されることを特徴とする、ＥＳＤ保護回路。
  8. 請求項７に記載のＥＳＤ保護回路であって、前記第１のＴＦＴトランジスタの第２のゲートおよび前記第２のＴＦＴトランジスタの第２のゲートは、第２のＴＦＴトランジスタのソースにそれぞれ接続されることを特徴とする、ＥＳＤ保護回路。
  9. ＴＦＴ基板の製造方法であって、
    Ｓ１１．ベース基板を準備し、前記ベース基板に第１のゲートを形成することと、
    Ｓ１２．前記第１のゲートおよび前記基板に第１の絶縁層を形成し、前記第１の絶縁層は前記第１のゲートを完全に覆うことと、
    Ｓ１３．前記第１の絶縁層にドレイン、ソースおよびアクティブ層を形成し、ドレインの少なくとも一部とソースの少なくとも一部とが、離間して前記アクティブ層の外端に設けられ、かつ前記アクティブ層を介して接続されていることと、
    Ｓ１４．前記ドレイン、前記ソースおよび前記アクティブ層の上に第２の絶縁層を形成し、前記第２の絶縁層は前記ドレイン、前記ソースおよび前記アクティブ層を完全に覆うことと、
    Ｓ１５．前記第２の絶縁層の上にマイナスの電圧に接続される第２のゲートを形成することとのステップを含むことを特徴とする、ＴＦＴ基板の製造方法。
  10. 請求項９に記載のＴＦＴ基板の製造方法であって、前記ステップＳ１１の内に、前記ベース基板に第１のゲートを形成することは、
    前記ベース基板上に第１の金属層を堆積し、フォトリソグラフィプロセスによって前記第１の金属層をパターニングして第１のゲートを得ること、
    または、
    前記ベース基板上に第１のポリシリコン層を形成し、前記第１のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記Ｎ型のドープされたポリシリコン層をパターニングして、第１のゲートを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
  11. 請求項９に記載のＴＦＴ基板の製造方法であって、ステップＳ１３は、
    化学的または物理的気相成長法によって前記第１の絶縁層上に半導体層を堆積し、フォトリソグラフィプロセスによって前記半導体層をパターニングして、アクティブ層を得ることと、
    前記アクティブ層および前記第１の絶縁層に第２の金属層を堆積し、フォトリソグラフィプロセスによって前記第２の金属層をパターニングして、ソースおよびドレインを得ることと、または、前記アクティブ層および前記第１の絶縁層に第２のポリシリコン層を形成し、前記第２のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記第２のポリシリコン層をパターニングして、ソースおよびドレインを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
  12. 請求項９に記載のＴＦＴ基板の製造方法であって、前記ステップＳ１５は、
    前記第２の絶縁層に第３の金属層を堆積し、フォトリソグラフィプロセスによって前記第３の金属層をパターニングして第２のゲートを得ること、
    または、
    前記第２の絶縁層に第３のポリシリコン層を形成し、前記第３のポリシリコン層にＮ型ドーピングを実行し、次にフォトリソグラフィプロセスによって前記Ｎ型のドープされたポリシリコン層をパターニングして、第２のゲートを得ることを含むことを特徴とする、ＴＦＴ基板の製造方法。
  13. 請求項１０乃至１２のいずれか１項に記載のＴＦＴ基板の製造方法であって、前記フォトリソグラフィプロセスは、フォトレジスト、露光、現像およびエッチングプロセスを含むことを特徴とする、ＴＦＴ基板の製造方法。

JP2020528306A 2017-11-27 2017-11-27 Ｔｆｔ基板、ｅｓｄ保護回路およびｔｆｔ基板の製造方法 Pending JP2021504952A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/113151 WO2019100394A1 (zh) 2017-11-27 2017-11-27 Tft基板、esd保护电路及tft基板的制作方法

Publications (1)

Publication Number Publication Date
JP2021504952A true JP2021504952A (ja) 2021-02-15

Family

ID=66630829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020528306A Pending JP2021504952A (ja) 2017-11-27 2017-11-27 Ｔｆｔ基板、ｅｓｄ保護回路およびｔｆｔ基板の製造方法

Country Status (7)

Country Link
US (1) US20200365576A1 (ja)
EP (1) EP3719838A4 (ja)
JP (1) JP2021504952A (ja)
KR (1) KR20200087854A (ja)
CN (1) CN111357107A (ja)
TW (1) TWI686647B (ja)
WO (1) WO2019100394A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210134178A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272479A (ja) * 2008-05-08 2009-11-19 Sharp Corp 半導体装置、集積回路及び表示装置
JP2011151379A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US20130062607A1 (en) * 2011-09-14 2013-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014133942A (ja) * 2012-06-29 2014-07-24 Semiconductor Energy Lab Co Ltd スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
JP2016076289A (ja) * 2009-09-10 2016-05-12 株式会社半導体エネルギー研究所 半導体装置
WO2016175034A1 (ja) * 2015-04-28 2016-11-03 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
JP2017073570A (ja) * 2017-01-12 2017-04-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW446192U (en) * 2000-05-04 2001-07-11 United Microelectronics Corp Electrostatic discharge protection circuit
US6912109B1 (en) * 2000-06-26 2005-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Power-rail ESD clamp circuits with well-triggered PMOS
CN103165525A (zh) * 2011-12-13 2013-06-19 上海天马微电子有限公司 Tft阵列基板及其上esd保护电路的制备方法
US10269839B2 (en) * 2015-03-26 2019-04-23 Carestream Health, Inc. Apparatus and method using a dual gate TFT structure
CN106373955A (zh) * 2015-07-20 2017-02-01 马利峰 一种用于esd防护的双栅scr结构设计
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
CN106252395B (zh) * 2016-08-30 2019-12-03 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272479A (ja) * 2008-05-08 2009-11-19 Sharp Corp 半導体装置、集積回路及び表示装置
JP2016076289A (ja) * 2009-09-10 2016-05-12 株式会社半導体エネルギー研究所 半導体装置
JP2011151379A (ja) * 2009-12-21 2011-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US20130062607A1 (en) * 2011-09-14 2013-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130029342A (ko) * 2011-09-14 2013-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013077816A (ja) * 2011-09-14 2013-04-25 Semiconductor Energy Lab Co Ltd 保護回路、及び半導体装置
JP2014133942A (ja) * 2012-06-29 2014-07-24 Semiconductor Energy Lab Co Ltd スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
WO2016175034A1 (ja) * 2015-04-28 2016-11-03 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
JP2017073570A (ja) * 2017-01-12 2017-04-13 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20200365576A1 (en) 2020-11-19
TWI686647B (zh) 2020-03-01
TW201925871A (zh) 2019-07-01
WO2019100394A1 (zh) 2019-05-31
KR20200087854A (ko) 2020-07-21
CN111357107A (zh) 2020-06-30
EP3719838A1 (en) 2020-10-07
EP3719838A4 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
US9529237B2 (en) Display device and driving method thereof
US10725356B2 (en) Array substrate, display panel and display apparatus
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US10209596B2 (en) Pixel structure, method of manufacturing the same, array substrate and display device
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
JP4699395B2 (ja) 液晶ディスプレイの製造方法
US20180136528A1 (en) Array substrate and manufacturing method thereof, display panel and display device
US7968881B2 (en) Thin film transistor substrate and display device having electrode plates on storage capacitors
US11940700B2 (en) Array substrate, display panel and display device
KR20100019601A (ko) 표시 장치
CN101750809B (zh) 液晶显示面板
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
US8350975B2 (en) Array substrate and method for manufacturing the same
US20180114796A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
US20190006395A1 (en) Array substrate, method for manufacturing the same, and display panel
CN105810693A (zh) 阵列基板及其制作方法、显示装置
US9524989B2 (en) Array substrate and method of manufacturing the same, and liquid crystal display screen
KR20040048756A (ko) 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
US10802363B2 (en) Array substrate and manufacturing method therefor, display device and driving method therefor
TWI686647B (zh) Tft基板、esd保護電路及tft基板的製作方法
CN107300813B (zh) 阵列基板及液晶显示面板
US20210165294A1 (en) Array substrate and driving method thereof, manufacturing method and display apparatus
WO2023060547A1 (zh) 阵列基板及其制备方法、显示装置
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
WO2015188540A1 (zh) 阵列基板、显示装置及驱动方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220208