CN106409844A - 底栅型多晶硅tft基板及其制作方法 - Google Patents
底栅型多晶硅tft基板及其制作方法 Download PDFInfo
- Publication number
- CN106409844A CN106409844A CN201611075546.9A CN201611075546A CN106409844A CN 106409844 A CN106409844 A CN 106409844A CN 201611075546 A CN201611075546 A CN 201611075546A CN 106409844 A CN106409844 A CN 106409844A
- Authority
- CN
- China
- Prior art keywords
- layer
- section
- boron ion
- photoresistance
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 152
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 106
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 292
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 229910052796 boron Inorganic materials 0.000 claims description 92
- -1 boron ion Chemical class 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 68
- 239000012212 insulator Substances 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 14
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910000085 borane Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000007792 gaseous phase Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种底栅型多晶硅TFT基板及其制作方法。本发明的底栅型多晶硅TFT基板的制作方法，通过在有源层与栅极绝缘层上沉积层间介电层，并在所述层间介电层上形成源极接触孔与漏极接触孔，之后在所述层间介电层上形成源极与漏极，所述源极和漏极分别经由所述源极接触孔和漏极接触孔与所述有源层相接触。本发明通过设置所述层间介电层，可防止所述源极和漏极与所述有源层中的未掺杂多晶硅层的侧壁相接触，避免漏电发生；另外，所述层间介电层的引入增加了所述源极和漏极与栅极之间的绝缘层的厚度，避免了因为所述源极和漏极与栅极之间的绝缘层的厚度较薄导致绝缘层被击穿的问题。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种底栅型多晶硅TFT基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(Backlight Module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，也称为有机电致发光显示器，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现和集成电路驱动器相匹配、易于实现柔性显示等优点，因而具有广阔的应用前景。
OLED通常包括：基板、设于基板上的阳极、设于阳极上的空穴注入层、设于空穴注入层上的空穴传输层、设于空穴传输层上的发光层、设于发光层上的电子传输层、设于电子传输层上的电子注入层、及设于电子注入层上的阴极。OLED显示器件的发光原理为半导体材料和有机发光材料在电场驱动下，通过载流子注入和复合导致发光。具体的，OLED显示器件通常采用ITO像素电极和金属电极分别作为器件的阳极和阴极，在一定电压驱动下，电子和空穴分别从阴极和阳极注入到电子传输层和空穴传输层，电子和空穴分别经过电子传输层和空穴传输层迁移到发光层，并在发光层中相遇，形成激子并使发光分子激发，后者经过辐射弛豫而发出可见光。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
薄膜晶体管(TFT)是目前液晶显示装置和有源矩阵驱动式有机电致发光显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
图1为现有的一种底栅型多晶硅TFT基板的结构示意图，如图1所示，所述底栅型多晶硅TFT基板包括玻璃基板100、设于所述玻璃基板100上的缓冲层110、设于所述缓冲层110上的栅极120、设于所述栅极120与缓冲层110上的栅极绝缘层130、设于所述栅极绝缘层130上的有源层200、设于所述有源层200及栅极绝缘层130上的源极510与漏极520、以及设于所述源极510、漏极520、有源层200与栅极绝缘层130上的钝化层600。该底栅型多晶硅TFT基板的制作方法包括：
步骤101、提供一玻璃基板100，在所述玻璃基板100上从下到上依次制作缓冲层110、栅极120、及栅极绝缘层130；
步骤102、在所述栅极绝缘层130上依次沉积未掺杂非晶硅层(未图示)与硼离子掺杂非晶硅层(未图示)，采用固相晶化法(Solid Phase Crystallization，SPC)对所述未掺杂非晶硅层与硼离子掺杂非晶硅层进行晶化处理，分别得到未掺杂多晶硅层210与硼离子掺杂多晶硅层220；
步骤103、对所述未掺杂多晶硅层210与硼离子掺杂多晶硅层220进行图形化处理，得到有源层200；
步骤104、在所述有源层200及栅极绝缘层130上沉积金属层(未图示)，对所述金属层进行图形化处理，得到源极510与漏极520；
步骤105、在所述源极510、漏极520、有源层200、及栅极绝缘层130上沉积钝化层600，并在所述钝化层600上形成对应于所述漏极520上方的过孔610。
上述底栅型多晶硅TFT基板的制作方法中，所述步骤103中对所述未掺杂多晶硅层210与硼离子掺杂多晶硅层220进行图形化处理时，容易造成栅极绝缘层130的薄化，薄化后的栅极绝缘层130容易被击穿，使得源极510、漏极520与栅极120之间导通；另外，所述步骤104制备的源极510和漏极520分别与所述未掺杂多晶硅层210的侧壁相接触，造成漏电过大，影响TFT器件性能。
发明内容
本发明的目的在于提供一种底栅型多晶硅TFT基板的制作方法，能够增强TFT器件的稳定性，提升其电学性能。
本发明的目的还在于提供一种底栅型多晶硅TFT基板，TFT器件的稳定性强，具有较好的电学性能。
为实现上述目的，本发明提供一种底栅型多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、提供一衬底基板，在所述衬底基板上沉积缓冲层；
在所述缓冲层上形成栅极；
在所述栅极与缓冲层上沉积栅极绝缘层；
在所述栅极绝缘层上从下到上依次沉积未掺杂非晶硅层与硼离子掺杂非晶硅层；
步骤2、对所述未掺杂非晶硅层与硼离子掺杂非晶硅层进行晶化处理，分别得到未掺杂多晶硅层与硼离子掺杂多晶硅层；
步骤3、在所述硼离子掺杂多晶硅层上形成一光阻层，采用一半色调光罩对所述光阻层进行图形化处理，得到一对应于所述栅极上方的光阻图案，所述光阻图案包括位于两侧的第一光阻段与第二光阻段以及位于所述第一光阻段与第二光阻段之间的第三光阻段，所述第一光阻段与第二光阻段的高度均大于所述第三光阻段；
步骤4、以所述光阻图案为刻蚀阻挡层，对所述未掺杂多晶硅层与硼离子掺杂多晶硅层进行蚀刻处理，去除所述未掺杂多晶硅层与硼离子掺杂多晶硅层上未被所述光阻图案遮挡的区域；
步骤5、对所述光阻图案进行整体减薄，去除所述第三光阻段，并薄化所述第一光阻段与第二光阻段；
步骤6、以所述第一光阻段与第二光阻段为刻蚀阻挡层，对所述硼离子掺杂多晶硅层进行蚀刻处理，去除所述硼离子掺杂多晶硅层上对应于所述第一光阻段与第二光阻段之间的区域，形成对应于所述第一光阻段的第一硼离子掺杂多晶硅段与对应于所述第二光阻段的第二硼离子掺杂多晶硅段；所述未掺杂多晶硅层与设于所述未掺杂多晶硅层上且间隔设置的第一硼离子掺杂多晶硅段与第二硼离子掺杂多晶硅段共同构成有源层；
步骤7、去除所述第一光阻段与第二光阻段，在所述有源层与栅极绝缘层上形成层间介电层；
对所述层间介电层进行图形化处理，在所述层间介电层上分别形成对应于所述第一硼离子掺杂多晶硅段上方的源极接触孔与对应于所述第二硼离子掺杂多晶硅段上方的漏极接触孔；
步骤8、在所述层间介电层上形成源极与漏极，所述源极经由所述源极接触孔与所述第一硼离子掺杂多晶硅段相接触，所述漏极经由所述漏极接触孔与所述第二硼离子掺杂多晶硅段相接触；
步骤9、在所述源极、漏极、及层间介电层上沉积钝化层；
对所述钝化层进行图形化处理，在所述钝化层上形成对应于所述漏极上方的过孔。
所述步骤1中，所述未掺杂非晶硅层与硼离子掺杂非晶硅层均采用化学气相沉积方法制备。
所述硼离子掺杂非晶硅层与所述未掺杂非晶硅层的制备方法的区别为：在化学气相沉积过程中通入硼烷气体。
所述硼烷气体为乙硼烷。
所述步骤2中，采用快速热退火方法对所述未掺杂非晶硅层与硼离子掺杂非晶硅层进行晶化处理。
所述步骤4与步骤6中蚀刻处理的方法均为干蚀刻。
所述步骤5中，采用光阻灰化工艺对所述光阻图案进行整体减薄。
所述衬底基板为玻璃基板；
所述缓冲层、栅极绝缘层、层间介电层、及钝化层分别为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层；
所述栅极、源极、及漏极的材料分别包括钼、铝、铜、钛中的一种或多种。
本发明还提供一种底栅型多晶硅TFT基板，包括：衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的栅极、设于所述栅极与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应于所述栅极上方的有源层、设于所述有源层与栅极绝缘层上的层间介电层、设于所述层间介电层上的源极与漏极、设于所述源极、漏极、及层间介电层上的钝化层、及设于所述钝化层上且对应于所述漏极上方的过孔；
所述有源层包括未掺杂多晶硅层与设于所述未掺杂多晶硅层上且间隔设置的第一硼离子掺杂多晶硅段与第二硼离子掺杂多晶硅段；
所述层间介电层上设有对应于所述第一硼离子掺杂多晶硅段上方的源极接触孔与对应于所述第二硼离子掺杂多晶硅段上方的漏极接触孔；
所述源极经由所述源极接触孔与所述第一硼离子掺杂多晶硅段相接触，所述漏极经由所述漏极接触孔与所述第二硼离子掺杂多晶硅段相接触。
所述衬底基板为玻璃基板；
所述缓冲层、栅极绝缘层、层间介电层、及钝化层分别为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层；
所述栅极、源极、及漏极的材料分别包括钼、铝、铜、钛中的一种或多种。
本发明的有益效果：本发明提供的一种底栅型多晶硅TFT基板的制作方法，通过在有源层与栅极绝缘层上沉积层间介电层，并在所述层间介电层上形成源极接触孔与漏极接触孔，之后在所述层间介电层上形成源极与漏极，所述源极和漏极分别经由所述源极接触孔和漏极接触孔与所述有源层相接触。本发明通过设置所述层间介电层，可防止所述源极和漏极与所述有源层中的未掺杂多晶硅层的侧壁相接触，避免漏电发生；另外，所述层间介电层的引入增加了所述源极和漏极与栅极之间的绝缘层的厚度，避免了因为所述源极和漏极与栅极之间的绝缘层的厚度较薄导致的绝缘层被击穿的问题。本发明提供的一种底栅型多晶硅TFT基板，TFT器件的稳定性强，具有较好的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的一种底栅型多晶硅TFT基板的结构示意图；
图2为本发明的底栅型多晶硅TFT基板的制作方法的流程图；
图3为本发明的底栅型多晶硅TFT基板的制作方法的步骤1的示意图；
图4为本发明的底栅型多晶硅TFT基板的制作方法的步骤2的示意图；
图5与图6为本发明的底栅型多晶硅TFT基板的制作方法的步骤3的示意图；
图7为本发明的底栅型多晶硅TFT基板的制作方法的步骤4的示意图；
图8为本发明的底栅型多晶硅TFT基板的制作方法的步骤5的示意图；
图9为本发明的底栅型多晶硅TFT基板的制作方法的步骤6的示意图；
图10与图11为本发明的底栅型多晶硅TFT基板的制作方法的步骤7的示意图；
图12为本发明的底栅型多晶硅TFT基板的制作方法的步骤8的示意图；
图13为本发明的底栅型多晶硅TFT基板的制作方法的步骤9的示意图暨本发明的底栅型多晶硅TFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明首先提供一种底栅型多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、如图3所示，提供一衬底基板10，在所述衬底基板10上沉积缓冲层11；
在所述缓冲层11上形成栅极12；
在所述栅极12与缓冲层11上沉积栅极绝缘层13；
在所述栅极绝缘层13上从下到上依次沉积未掺杂非晶硅层14与硼离子掺杂非晶硅层15。
具体的，所述衬底基板10为玻璃基板。
具体的，所述步骤1中，所述栅极12的制备方法为：在所述缓冲层11上沉积一金属层，对所述金属层进行图形化处理后得到栅极12。
具体的，所述栅极12的材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种。
具体的，所述缓冲层11与栅极绝缘层13分别为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层。
具体的，所述未掺杂非晶硅层14与硼离子掺杂非晶硅层15均采用化学气相沉积方法(CVD)制备。
具体的，所述硼离子掺杂非晶硅层15与所述未掺杂非晶硅层14的制备方法的区别为：在化学气相沉积过程中通入硼烷气体；所述硼烷气体优选为乙硼烷(B2H6)。
步骤2、如图4所示，对所述未掺杂非晶硅层14与硼离子掺杂非晶硅层15进行晶化处理，分别得到未掺杂多晶硅层21与硼离子掺杂多晶硅层22。
具体的，所述步骤2中，采用快速热退火方法(RTA)对所述未掺杂非晶硅层14与硼离子掺杂非晶硅层15进行晶化处理。在快速热退火制程中，所述硼离子掺杂非晶硅层15中的硼离子诱导所述硼离子掺杂非晶硅层15中的非晶硅结晶形成多晶硅，并进一步诱导所述未掺杂多晶硅层21中的非晶硅结晶形成多晶硅，能够提高非晶硅的晶化效率与晶化效果。
步骤3、如图5与图6所示，在所述硼离子掺杂多晶硅层22上形成一光阻层30，采用一半色调光罩70对所述光阻层30进行图形化处理，得到一对应于所述栅极12上方的光阻图案31，所述光阻图案31包括位于两侧的第一光阻段311与第二光阻段312以及位于所述第一光阻段311与第二光阻段312之间的第三光阻段313，所述第一光阻段311与第二光阻段312的高度均大于所述第三光阻段313。
优选的，所述第一光阻段311与第二光阻段312的高度相同。
步骤4、如图7所示，以所述光阻图案31为刻蚀阻挡层，对所述未掺杂多晶硅层21与硼离子掺杂多晶硅层22进行蚀刻处理，去除所述未掺杂多晶硅层21与硼离子掺杂多晶硅层22上未被所述光阻图案31遮挡的区域。
步骤5、如图8所示，对所述光阻图案31进行整体减薄，去除所述第三光阻段313，并薄化所述第一光阻段311与第二光阻段312。
具体的，所述步骤5中，采用光阻灰化工艺对所述光阻图案31进行整体减薄。优选的，所述光阻灰化工艺中采用的刻蚀气体为氧气。
步骤6、如图9所示，以所述第一光阻段311与第二光阻段312为刻蚀阻挡层，对所述硼离子掺杂多晶硅层22进行蚀刻处理，去除所述硼离子掺杂多晶硅层22上对应于所述第一光阻段311与第二光阻段312之间的区域，形成对应于所述第一光阻段311的第一硼离子掺杂多晶硅段221与对应于所述第二光阻段312的第二硼离子掺杂多晶硅段222；所述未掺杂多晶硅层21与设于所述未掺杂多晶硅层21上且间隔设置的第一硼离子掺杂多晶硅段221与第二硼离子掺杂多晶硅段222共同构成有源层20。
具体的，所述第一硼离子掺杂多晶硅段221与第二硼离子掺杂多晶硅段222分别构成所述有源层20的源极接触区与漏极接触区。
优选的，所述步骤6还包括对所述未掺杂多晶硅层21上对应于所述第一光阻段311与第二光阻段312之间的区域进行部分蚀刻处理的步骤，以保证所述硼离子掺杂多晶硅层22上对应于所述第一光阻段311与第二光阻段312之间的区域去除彻底，防止残留的硼离子掺杂多晶硅导通所述第一硼离子掺杂多晶硅段221与第二硼离子掺杂多晶硅段222，影响TFT器件性能。
具体的，所述步骤4与步骤6中蚀刻处理的方法均为干蚀刻。
具体的，所述步骤4与步骤6对所述未掺杂多晶硅层21与硼离子掺杂多晶硅层22进行蚀刻处理时，会在一定程度上减薄所述栅极绝缘层13的厚度，这在传统的底栅型TFT结构(如图1所示)中会导致后续制备的源极51和漏极52与栅极12之间的绝缘层的厚度较薄，从而容易出现绝缘层被击穿，使得源极51和漏极52与栅极12导通的问题，而本发明会在后续制程中形成一层间介电层40，以避免上述问题的发生。
步骤7、如图10与图11所示，去除所述第一光阻段311与第二光阻段312，在所述有源层20与栅极绝缘层13上形成层间介电层40；
对所述层间介电层40进行图形化处理，在所述层间介电层40上分别形成对应于所述第一硼离子掺杂多晶硅段221上方的源极接触孔41与对应于所述第二硼离子掺杂多晶硅段222上方的漏极接触孔42。
具体的，所述步骤7中，采用光阻剥离工艺利用光阻剥离液去除所述第一光阻段311与第二光阻段312。
具体的，所述层间介电层40为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层。
步骤8、如图12所示，在所述层间介电层40上形成源极51与漏极52，所述源极51经由所述源极接触孔41与所述第一硼离子掺杂多晶硅段221相接触，所述漏极52经由所述漏极接触孔42与所述第二硼离子掺杂多晶硅段222相接触。
具体的，通过设置所述层间介电层40，可防止所述源极51和漏极52与所述未掺杂多晶硅层21的侧壁相接触，避免漏电发生；另外，所述层间介电层40的引入增加了所述源极51和漏极52与所述栅极12之间的绝缘层的厚度，避免了因为所述源极51和漏极52与所述栅极12之间的绝缘层的厚度较薄导致的绝缘层被击穿的问题。
具体的，所述步骤8中，所述源极51与漏极52的制备方法为：在所述层间介电层40上沉积一金属层，对所述金属层进行图形化处理后，得到源极51与漏极52。
具体的，所述源极51与漏极52的材料分别包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种。
步骤9、如图13所示，在所述源极51、漏极52、及层间介电层40上沉积钝化层60；
对所述钝化层60进行图形化处理，在所述钝化层60上形成对应于所述漏极52上方的过孔61。
进一步的，所述步骤9还可以包括在所述钝化层60上形成像素电极80的步骤，所述像素电极80经由所述过孔61与所述漏极52实现电性连接。
具体的，所述钝化层60为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层。
上述底栅型多晶硅TFT基板的制作方法，通过在有源层20与栅极绝缘层13上沉积层间介电层40，并在所述层间介电层40上形成源极接触孔41与漏极接触孔42，之后在所述层间介电层40上形成源极51与漏极52，所述源极51和漏极52分别经由所述源极接触孔41和漏极接触孔42与所述有源层20相接触。本发明通过设置所述层间介电层40，可防止所述源极51和漏极52与所述有源层20中的未掺杂多晶硅层21的侧壁相接触，避免漏电发生；另外，所述层间介电层40的引入增加了所述源极51和漏极52与栅极12之间的绝缘层的厚度，避免了因为所述源极51和漏极52与栅极12之间的绝缘层的厚度较薄导致的绝缘层被击穿的问题。
请参阅图13，基于上述底栅型多晶硅TFT基板的制作方法，本发明还提供一种底栅型多晶硅TFT基板，包括：衬底基板10、设于所述衬底基板10上的缓冲层11、设于所述缓冲层11上的栅极12、设于所述栅极12与缓冲层11上的栅极绝缘层13、设于所述栅极绝缘层13上且对应于所述栅极12上方的有源层20、设于所述有源层20与栅极绝缘层13上的层间介电层40、设于所述层间介电层40上的源极51与漏极52、设于所述源极51、漏极52、及层间介电层40上的钝化层60、及设于所述钝化层60上且对应于所述漏极52上方的过孔61；
所述有源层20包括未掺杂多晶硅层21与设于所述未掺杂多晶硅层21上且间隔设置的第一硼离子掺杂多晶硅段221与第二硼离子掺杂多晶硅段222；
所述层间介电层40上设有对应于所述第一硼离子掺杂多晶硅段221上方的源极接触孔41与对应于所述第二硼离子掺杂多晶硅段222上方的漏极接触孔42；
所述源极51经由所述源极接触孔41与所述第一硼离子掺杂多晶硅段221相接触，所述漏极52经由所述漏极接触孔42与所述第二硼离子掺杂多晶硅段222相接触。
进一步的，所述底栅型多晶硅TFT基板还可以包括设于所述钝化层60上的像素电极80，所述像素电极80经由所述过孔61与所述漏极52实现电性连接。
具体的，所述第一硼离子掺杂多晶硅段221与第二硼离子掺杂多晶硅段222分别构成所述有源层20的源极接触区与漏极接触区。
具体的，所述衬底基板10为玻璃基板。
具体的，所述缓冲层11、栅极绝缘层13、层间介电层40、及钝化层60分别为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层。
具体的，所述栅极12、源极51、及漏极52的材料分别包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种。
上述底栅型多晶硅TFT基板，通过设置层间介电层40，可防止源极51和漏极52与未掺杂多晶硅层21的侧壁相接触，避免漏电发生；另外，所述层间介电层40的引入增加了所述源极51和漏极52与栅极12之间的绝缘层的厚度，避免了因为所述源极51和漏极52与栅极12之间的绝缘层的厚度较薄导致的绝缘层被击穿的问题。
综上所述，本发明提供一种底栅型多晶硅TFT基板及其制作方法。本发明的底栅型多晶硅TFT基板的制作方法，通过在有源层与栅极绝缘层上沉积层间介电层，并在所述层间介电层上形成源极接触孔与漏极接触孔，之后在所述层间介电层上形成源极与漏极，所述源极和漏极分别经由所述源极接触孔和漏极接触孔与所述有源层相接触。本发明通过设置所述层间介电层，可防止所述源极和漏极与所述有源层中的未掺杂多晶硅层的侧壁相接触，避免漏电发生；另外，所述层间介电层的引入增加了所述源极和漏极与栅极之间的绝缘层的厚度，避免了因为所述源极和漏极与栅极之间的绝缘层的厚度较薄导致绝缘层被击穿的问题。本发明的底栅型多晶硅TFT基板，TFT器件的稳定性强，具有较好的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种底栅型多晶硅TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一衬底基板(10)，在所述衬底基板(10)上沉积缓冲层(11)；
在所述缓冲层(11)上形成栅极(12)；
在所述栅极(12)与缓冲层(11)上沉积栅极绝缘层(13)；
在所述栅极绝缘层(13)上从下到上依次沉积未掺杂非晶硅层(14)与硼离子掺杂非晶硅层(15)；
步骤2、对所述未掺杂非晶硅层(14)与硼离子掺杂非晶硅层(15)进行晶化处理，分别得到未掺杂多晶硅层(21)与硼离子掺杂多晶硅层(22)；
步骤3、在所述硼离子掺杂多晶硅层(22)上形成一光阻层(30)，采用一半色调光罩(70)对所述光阻层(30)进行图形化处理，得到一对应于所述栅极(12)上方的光阻图案(31)，所述光阻图案(31)包括位于两侧的第一光阻段(311)与第二光阻段(312)以及位于所述第一光阻段(311)与第二光阻段(312)之间的第三光阻段(313)，所述第一光阻段(311)与第二光阻段(312)的高度均大于所述第三光阻段(313)；
步骤4、以所述光阻图案(31)为刻蚀阻挡层，对所述未掺杂多晶硅层(21)与硼离子掺杂多晶硅层(22)进行蚀刻处理，去除所述未掺杂多晶硅层(21)与硼离子掺杂多晶硅层(22)上未被所述光阻图案(31)遮挡的区域；
步骤5、对所述光阻图案(31)进行整体减薄，去除所述第三光阻段(313)，并薄化所述第一光阻段(311)与第二光阻段(312)；
步骤6、以所述第一光阻段(311)与第二光阻段(312)为刻蚀阻挡层，对所述硼离子掺杂多晶硅层(22)进行蚀刻处理，去除所述硼离子掺杂多晶硅层(22)上对应于所述第一光阻段(311)与第二光阻段(312)之间的区域，形成对应于所述第一光阻段(311)的第一硼离子掺杂多晶硅段(221)与对应于所述第二光阻段(312)的第二硼离子掺杂多晶硅段(222)；所述未掺杂多晶硅层(21)与设于所述未掺杂多晶硅层(21)上且间隔设置的第一硼离子掺杂多晶硅段(221)与第二硼离子掺杂多晶硅段(222)共同构成有源层(20)；
步骤7、去除所述第一光阻段(311)与第二光阻段(312)，在所述有源层(20)与栅极绝缘层(13)上形成层间介电层(40)；
对所述层间介电层(40)进行图形化处理，在所述层间介电层(40)上分别形成对应于所述第一硼离子掺杂多晶硅段(221)上方的源极接触孔(41)与对应于所述第二硼离子掺杂多晶硅段(222)上方的漏极接触孔(42)；
步骤8、在所述层间介电层(40)上形成源极(51)与漏极(52)，所述源极(51)经由所述源极接触孔(41)与所述第一硼离子掺杂多晶硅段(221)相接触，所述漏极(52)经由所述漏极接触孔(42)与所述第二硼离子掺杂多晶硅段(222)相接触；
步骤9、在所述源极(51)、漏极(52)、及层间介电层(40)上沉积钝化层(60)；
对所述钝化层(60)进行图形化处理，在所述钝化层(60)上形成对应于所述漏极(52)上方的过孔(61)。
2.如权利要求1所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述步骤1中，所述未掺杂非晶硅层(14)与硼离子掺杂非晶硅层(15)均采用化学气相沉积方法制备。
3.如权利要求2所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述硼离子掺杂非晶硅层(15)与所述未掺杂非晶硅层(14)的制备方法的区别为：在化学气相沉积过程中通入硼烷气体。
4.如权利要求3所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述硼烷气体为乙硼烷。
5.如权利要求1所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述步骤2中，采用快速热退火方法对所述未掺杂非晶硅层(14)与硼离子掺杂非晶硅层(15)进行晶化处理。
6.如权利要求1所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述步骤4与步骤6中蚀刻处理的方法均为干蚀刻。
7.如权利要求1所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述步骤5中，采用光阻灰化工艺对所述光阻图案(31)进行整体减薄。
8.如权利要求1所述的底栅型多晶硅TFT基板的制作方法，其特征在于，所述衬底基板(10)为玻璃基板；
所述缓冲层(11)、栅极绝缘层(13)、层间介电层(40)、及钝化层(60)分别为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层；
所述栅极(12)、源极(51)、及漏极(52)的材料分别包括钼、铝、铜、钛中的一种或多种。
9.一种底栅型多晶硅TFT基板，其特征在于，包括：衬底基板(10)、设于所述衬底基板(10)上的缓冲层(11)、设于所述缓冲层(11)上的栅极(12)、设于所述栅极(12)与缓冲层(11)上的栅极绝缘层(13)、设于所述栅极绝缘层(13)上且对应于所述栅极(12)上方的有源层(20)、设于所述有源层(20)与栅极绝缘层(13)上的层间介电层(40)、设于所述层间介电层(40)上的源极(51)与漏极(52)、设于所述源极(51)、漏极(52)、及层间介电层(40)上的钝化层(60)、及设于所述钝化层(60)上且对应于所述漏极(52)上方的过孔(61)；
所述有源层(20)包括未掺杂多晶硅层(21)与设于所述未掺杂多晶硅层(21)上且间隔设置的第一硼离子掺杂多晶硅段(221)与第二硼离子掺杂多晶硅段(222)；
所述层间介电层(40)上设有对应于所述第一硼离子掺杂多晶硅段(221)上方的源极接触孔(41)与对应于所述第二硼离子掺杂多晶硅段(222)上方的漏极接触孔(42)；
所述源极(51)经由所述源极接触孔(41)与所述第一硼离子掺杂多晶硅段(221)相接触，所述漏极(52)经由所述漏极接触孔(42)与所述第二硼离子掺杂多晶硅段(222)相接触。
10.如权利要求9所述的底栅型多晶硅TFT基板，其特征在于，所述衬底基板(10)为玻璃基板；
所述缓冲层(11)、栅极绝缘层(13)、层间介电层(40)、及钝化层(60)分别为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层交叠设置形成的多层复合层；
所述栅极(12)、源极(51)、及漏极(52)的材料分别包括钼、铝、铜、钛中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611075546.9A CN106409844A (zh) | 2016-11-29 | 2016-11-29 | 底栅型多晶硅tft基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611075546.9A CN106409844A (zh) | 2016-11-29 | 2016-11-29 | 底栅型多晶硅tft基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409844A true CN106409844A (zh) | 2017-02-15 |
Family
ID=58084046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611075546.9A Pending CN106409844A (zh) | 2016-11-29 | 2016-11-29 | 底栅型多晶硅tft基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409844A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134461A (zh) * | 2017-06-28 | 2017-09-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| CN107342297A (zh) * | 2017-06-28 | 2017-11-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN107393966A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| CN107403841A (zh) * | 2017-07-27 | 2017-11-28 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| CN107591413A (zh) * | 2017-08-09 | 2018-01-16 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制备方法、tft基板以及oled显示面板 |
| CN107946315A (zh) * | 2017-11-15 | 2018-04-20 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及电子设备 |
| CN109037348A (zh) * | 2018-07-19 | 2018-12-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| US10566401B2 (en) | 2017-06-28 | 2020-02-18 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor array substrate and preparing method therefor, and OLED display device |
| CN110993611A (zh) * | 2019-11-26 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制作方法和tft基板 |
| CN111128876A (zh) * | 2019-12-23 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN111357107A (zh) * | 2017-11-27 | 2020-06-30 | 深圳市柔宇科技有限公司 | Tft基板、esd保护电路及tft基板的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992294A (zh) * | 2005-12-26 | 2007-07-04 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20080002582A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| US20110147755A1 (en) * | 2009-12-21 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
| CN103337479A (zh) * | 2013-07-05 | 2013-10-02 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN104752514A (zh) * | 2013-12-26 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
| CN104752489A (zh) * | 2015-04-10 | 2015-07-01 | 深圳市华星光电技术有限公司 | 阵列基板、显示装置及用于制备阵列基板的方法 |
| CN105140232A (zh) * | 2015-07-24 | 2015-12-09 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法 |
-
2016
- 2016-11-29 CN CN201611075546.9A patent/CN106409844A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992294A (zh) * | 2005-12-26 | 2007-07-04 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR20080002582A (ko) * | 2006-06-30 | 2008-01-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| US20110147755A1 (en) * | 2009-12-21 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
| CN103337479A (zh) * | 2013-07-05 | 2013-10-02 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN104752514A (zh) * | 2013-12-26 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
| CN104752489A (zh) * | 2015-04-10 | 2015-07-01 | 深圳市华星光电技术有限公司 | 阵列基板、显示装置及用于制备阵列基板的方法 |
| CN105140232A (zh) * | 2015-07-24 | 2015-12-09 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019000493A1 (zh) * | 2017-06-28 | 2019-01-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| CN107342297A (zh) * | 2017-06-28 | 2017-11-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| US10693011B2 (en) | 2017-06-28 | 2020-06-23 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate |
| US10566401B2 (en) | 2017-06-28 | 2020-02-18 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor array substrate and preparing method therefor, and OLED display device |
| CN107134461A (zh) * | 2017-06-28 | 2017-09-05 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、oled显示装置 |
| WO2019019266A1 (zh) * | 2017-07-27 | 2019-01-31 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| WO2019019277A1 (zh) * | 2017-07-27 | 2019-01-31 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| US20190221637A1 (en) * | 2017-07-27 | 2019-07-18 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Low-temperature polysilicon thin film transistor and manufacturing method and display device thereof |
| CN107403841A (zh) * | 2017-07-27 | 2017-11-28 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| CN107393966A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| CN107591413A (zh) * | 2017-08-09 | 2018-01-16 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制备方法、tft基板以及oled显示面板 |
| CN107591413B (zh) * | 2017-08-09 | 2020-02-07 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制备方法、tft基板以及oled显示面板 |
| CN107946315A (zh) * | 2017-11-15 | 2018-04-20 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及电子设备 |
| CN111357107A (zh) * | 2017-11-27 | 2020-06-30 | 深圳市柔宇科技有限公司 | Tft基板、esd保护电路及tft基板的制作方法 |
| CN109037348A (zh) * | 2018-07-19 | 2018-12-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN110993611A (zh) * | 2019-11-26 | 2020-04-10 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制作方法和tft基板 |
| CN111128876A (zh) * | 2019-12-23 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN111128876B (zh) * | 2019-12-23 | 2023-11-28 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106409844A (zh) | 底栅型多晶硅tft基板及其制作方法 | |
| US10658403B2 (en) | TFT substrate and manufacturing method thereof | |
| CN102629621B (zh) | 一种电路、阵列基板及制作方法、显示器 | |
| CN102544386B (zh) | 有机发光显示设备及其制造方法 | |
| CN106898613A (zh) | Tft基板及其制作方法 | |
| US10068809B2 (en) | TFT backplane manufacturing method and TFT backplane | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN106653768A (zh) | Tft背板及其制作方法 | |
| CN104977764A (zh) | 一种阵列基板及其制作方法、液晶显示器 | |
| CN104538429A (zh) | Amoled背板的制作方法及其结构 | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| CN104952880A (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| CN104992948B (zh) | 一种薄膜晶体管、阵列基板及其制作方法 | |
| CN104538421A (zh) | Oled显示基板及其制造方法 | |
| CN103928343A (zh) | 薄膜晶体管及有机发光二极管显示器制备方法 | |
| CN107799017A (zh) | 双面显示器及其制作方法 | |
| CN103489892A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN109887968A (zh) | 一种显示面板及其制作方法 | |
| CN104393026A (zh) | Oled显示基板及其制作方法、显示装置 | |
| CN106430083B (zh) | 纳米级柱状物林的制作方法 | |
| CN104377230B (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
| JP2010225780A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |
|
| RJ01 | Rejection of invention patent application after publication |