CN105140232A - 一种阵列基板的制作方法 - Google Patents

一种阵列基板的制作方法 Download PDF

Info

Publication number
CN105140232A
CN105140232A CN201510443697.4A CN201510443697A CN105140232A CN 105140232 A CN105140232 A CN 105140232A CN 201510443697 A CN201510443697 A CN 201510443697A CN 105140232 A CN105140232 A CN 105140232A
Authority
CN
China
Prior art keywords
layer
manufacture method
photoresistance
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510443697.4A
Other languages
English (en)
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510443697.4A priority Critical patent/CN105140232A/zh
Publication of CN105140232A publication Critical patent/CN105140232A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板的制作方法，该方法包括以下步骤：在基板上形成栅极金属结构；在所述栅极金属结构上形成栅极绝缘层；在所述栅极绝缘层上形成半导体结构，并形成沟道；在所述半导体结构上形成包含的源漏极金属结构；在所述源漏极上形成绝缘保护层，并在所述绝缘保护层上形成过孔；在所述绝缘保护层上形成像素电极。通过上述方式，本发明能够避免发生Cu金属氧化和扩散而对沟道半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。

Description

一种阵列基板的制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板的制作方法。
背景技术
随着平板显示(FPD)技术的发展，人们对显示器分辨率和画面刷新速率的追求越来越高，因此新材料和新工艺的发展也迫在眉睫。目前TFT-LCD领域，导电层金属材料主要以铝和钼为主，铝和钼的优点在于成膜工艺简单，黏附性和平坦性较好，较柔软不容易发生爬坡断线，而且不容易扩散(膜层污染)。对于小尺寸和低分辨率的面板而言，铝是首选的理想导电金属材料。由于铝的电阻率相对较大，因此对于大尺寸和高分辨率而言，就不能满足需求了。作为导电金属材料，铜的导电率要远远优于铝，对于15.0寸的极速扩展图形阵列(UltraeXtendedGraphicsArray，UXGA)显示屏，采用铜取代铝作为导电金属材料，其面板分辨率可以提升35.2％,亮度可以提高32％，同时flicker和线负载都能大大降低。因此铜将取代铝应用到未来的显示面板中。
请参阅图1，现有的阵列基板工艺方法包括以下步骤：
S1，在基板1上通过物理溅射沉淀一层金属膜，该金属膜包括Mo和Cu，或者Ti、Mo和Cu，然后通过PEP技术形成栅极金属结构2，如图2所示。
S2，通过PECVD工艺沉淀一层SiNx栅极绝缘材料，形成栅极绝缘层3。
S3，通过PECVD沉淀一层非晶硅4和一层掺杂非晶硅5，然后通过PEP技术形成半导体层结构，如图3所示。
S4，通过物理溅射依次沉淀Mo层和Cu层，或者依次沉淀Ti层、Mo层和Cu层，然后通过PEP技术形成源漏极金属结构6并形成沟道7，如图4所示。
S5，通过PECVD工艺沉淀一层SiNx绝缘保护层8材料，然后通过PEP技术形成过孔结构9，如图5所示。
S6，通过物理溅射沉淀一层ITO透明导电材料，然后通过PEP技术形成像素电极10，如图6所示。
其中，PEP技术为PhotoEngravingProcess，即照相蚀刻技术，也叫光刻技术，主要步骤包括涂布、曝光、显影、蚀刻和剥离。PECVD工艺为PlasmaEnhancedChemicalVaporDeposition，即等离子体增强化学气相沉积法，是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。
现有的阵列基板工艺方法中，源漏极金属结构形成之后，再形成沟道，源漏极金属结构中的铜在高温和等离子环境中容易产生氧化和扩散问题，尤其是源漏极Cu金属扩散对沟道半导体的污染，使TFT特性发生改变，进而大大影响了显示器的显示效果。
发明内容
本发明提供一种阵列基板的制作方法，能够解决现有技术存在的源漏极Cu金属扩散对沟道半导体的污染导致TET特性发生改变而影响显示器的显示效果的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，该制作方法包括以下步骤：在基板上形成栅极金属结构。在所述栅极金属结构上形成栅极绝缘层。在所述栅极绝缘层上形成半导体结构，并形成沟道。在所述半导体结构上形成包含的源漏极金属结构。在所述源漏极上形成绝缘保护层，并在所述绝缘保护层上形成过孔。在所述绝缘保护层上形成像素电极。
其中，在所述栅极绝缘层上形成半导体结构，并形成沟道的步骤包括：在所述栅极绝缘层上依次沉积半导体活性层和半导体层。在所述半导体层上涂布光阻。采用半色调光罩对所述光阻进行曝光、显影，以使像素区对应的所述光阻被去除，并使所述像素区对应的所述半导体层显露出来，并使沟道区对应的部分所述光阻被去除，且使沟道区对应的所述半导体层不被显露出来。对像素区的所述半导体层进行蚀刻。对曝光、显影后的光阻进行灰化处理，以使沟道区的半导体层显露出来。对显露出来的半导体层进行蚀刻形成沟道。再次对光阻进行灰化处理，以剥离剩余光阻。
其中，对所述光阻进行曝光的过程中，所述半色调光罩上、对应于所述像素区的位置为透光区，对应于所述沟道区的位置为部分透光区，对应于半导体结构的位置处为不透光区。
其中，所述半导体活性层通过PECVD工艺沉淀a-Si形成。所述半导体层通过PECVD工艺沉淀n+a-Si形成。
其中，在基板上形成栅极金属结构的步骤包括：通过物理溅射沉淀一层金属膜，所述金属膜中的金属包括Mo和Cu，或者Ti、Mo和Cu，然后通过PEP技术形成。
其中，所述栅极绝缘层通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成。
其中，所述源漏极金属结构通过物理溅射依次沉淀Mo层和Cu层，或者Ti层、Mo层和Cu层，然后通过PEP技术形成。
其中，所述绝缘保护层通过PECVD工艺沉淀一层SiNx绝缘保护材料形成。
其中，所述过孔结构通过PEP技术形成。
其中，所述像素电极通过物理溅射沉淀一层ITO透明导电材料，然后通过PEP技术形成。
本发明的有益效果是：区别于现有技术的情况，本发明通过在剥离半导体层上的光阻之前即进行沟道的刻蚀，此时还未沉淀源漏极金属层，因而，即使在沟道区刻蚀的过程中形成高温和等离子环境，也不会发生Cu金属氧化和扩散而对沟道半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。
附图说明
图1是背景技术的阵列基板制作方法的流程示意图；
图2是背景技术的阵列基板制作方法形成栅极金属结构后的结构示意图；
图3是背景技术的阵列基板制作方法形成半导体层结构后的结构示意图；
图4是背景技术的阵列基板制作方法形成源漏极金属结构和沟道后的结构示意图；
图5是背景技术的阵列基板制作方法形成过孔结构后的结构示意图；
图6是背景技术的阵列基板制作方法形成像素电极后的结构示意图；
图7是本发明阵列基板的制作方法的流程示意图；
图8是本发明阵列基板的制作方法第一实施例中形成栅极金属结构后的结构示意图；
图9是本发明阵列基板的制作方法第一实施例中形成半导体结构和沟道后的结构示意图；
图10是本发明阵列基板的制作方法第一实施例中形成源漏极金属结构后的结构示意图；
图11是本发明阵列基板的制作方法第一实施例中形成过孔结构后的结构示意图；
图12是本发明阵列基板的制作方法第一实施例中形成像素电极后的结构示意图；
图13是本发明阵列基板的制作方法第二实施例中形成半导体结构和沟道的流程示意图；
图14是本发明阵列基板的制作方法第二实施例中沉淀了半导体层后的结构示意图；
图15是本发明阵列基板的制作方法第二实施例中涂布光阻后的结构示意图；
图16是本发明阵列基板的制作方法第二实施例中进行曝光过程的结构示意图；
图17是本发明阵列基板的制作方法第二实施例中显影后的结构示意图；
图18是本发明阵列基板的制作方法第二实施例中对像素区的半导体层进行蚀刻后的结构示意图；
图19是本发明阵列基板的制作方法第二实施例中对曝光、显影之后的光阻进行灰化处理后的结构示意图；
图20是本发明阵列基板的制作方法第二实施例中形成沟道并剥离光阻后的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参阅图7，是本发明一种阵列基板的制作方法第一实施例的流程示意图。
本发明提供的一种阵列基板的制作方法，该方法包括以下步骤：
S100、在基板100上形成栅极金属结构200，如图8所示。
其中，基板100可以是石英玻璃、普通玻璃、塑料基板等等。栅极金属结构200是通过物理溅射沉淀一层金属膜，该金属膜中至少包括Mo层和Cu层，其中Mo层的厚度为100A～300A，例如，150A、200A或250A。Cu层的厚度约为3000A～6000A，例如3500A、4000A或者5000A。或者，该金属膜也可以包括金属Ti层、Mo层和Cu层，或者还可以是其它本领域常用的金属层。然后在该金属膜上涂布光阻,，再依次经过曝光、显影、蚀刻、剥离而形成栅极金属结构200，即通过PEP技术形成。
S101、在栅极金属结构200上形成栅极绝缘层300。栅极绝缘层300通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成。栅极绝缘层300的厚度为2000A～5000A，例如3000A、3500A或者4000A。
S102、在栅极绝缘层300上形成半导体结构，并形成沟道700。
如图9所示，半导体结构的形成具体包括：在栅极绝缘层300形成后，沉淀一层半导体活性层400(a-Si)，为了提高电极间的接触性并防止漏电流等，还要沉积掺杂杂质n+：P的半导体层500(n+a-Si)。a-Si层和n+a-Si层的膜层厚度为1300A～2000A，具体地，例如1500A、1700A或者1900A。然后通过涂布、曝光、显影、像素区半导体干蚀、烧光阻11、沟道区刻蚀以及剥离形成半导体结构和沟道700。
在步骤S102中，显影之后，仅是像素区的半导体层500显露出来，后续干蚀过程也仅是对半导体层500在该像素区显露出来的部分进行干蚀。然后烧光阻11，使沟道区的半导体层500显露出来，再刻蚀形成沟道700。其中，曝光过程可以采用灰阶光罩来实现，或者，也可以采用半色调光罩12，还可以采用其他本领域常用的能够实现部分区域全透光，部分区域部分透光的光罩来进行。
沟道区的刻蚀在半导体层500上的光阻11剥离之前即进行，此时还未沉淀源漏极金属层，因而，即使在沟道区刻蚀的过程中形成高温和等离子环境，也不会发生源漏极的Cu金属氧化和扩散而对沟道700半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。
S103、在半导体结构上形成源漏极金属结构600。
如图10所示，源漏极金属结构600通过物理溅射依次沉淀Mo层和Cu层，或者Ti层、Mo层和Cu层，然后通过PEP技术形成。
S104、在源漏极金属结构600上形成绝缘保护层800，并在绝缘保护层800上形成过孔结构900。
如图11所示，通过PECVD工艺沉淀一层SiNx，SiNx的厚度为2000A～5000A，例如3000A、3500A、4000A或者4500A。再通过通过PEP技术，经涂布、曝光、显影、干蚀刻以及剥离形成过孔结构900。
S105、在绝缘保护层800上形成像素电极。
如图12所示，绝缘保护层800完成后，通过物理溅射沉淀一层ITO透明导电材料，其中，该层ITO透明导电材料的厚度为300A～1000A，例如500A、700A或者900A，然后通过PEP技术，经涂布、曝光、显影、干蚀刻以及剥离形成像素电极1000。
区别于现有技术，本发明通过在剥离半导体层500上的光阻11之前即进行沟道700的刻蚀，此时还未沉淀源漏极金属层，因而，即使在沟道区刻蚀的过程中形成高温和等离子环境，也不会发生Cu金属氧化和扩散而对沟道700半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。
在另一个实施例中，在对半导体层500上的光阻11进行曝光过程中，采用半色调掩膜法进行，具体地，本实施例的阵列基板的制作方法包括以下步骤：
S200、在基板100上形成栅极金属结构200。
本实施例中，在玻璃基板上通过物理溅射沉淀一层金属膜，该金属膜包含Mo层和Cu层，其中，Mo层的厚度为270A，Cu层的厚度为5200A。然后通过PEP技术形成栅极金属结构200。
S201、在栅极金属结构200上形成栅极绝缘层300。
通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成厚度为4500A的栅极绝缘层300。
S202、在栅极绝缘层300上形成半导体结构，并形成沟道700。
请参阅图13，具体而言，步骤S202包括：
S2020、在栅极绝缘层300上依次沉积半导体活性层400(a-Si)和半导体层500(n+a-Si)，如图14所示。
S2021、在半导体层500上涂布光阻11，如图15所示。
S2022、采用半色调光罩12对光阻11进行曝光、显影，以使像素区对应的光阻11被去除，并使像素区对应的半导体层500显露出来，并使沟道区对应的部分光阻11被去除，且使沟道区对应的半导体层500不被显露出来。具体地，对光阻11进行曝光的过程中，半色调光罩12上、对应于像素区的位置为透光区121，对应于沟道区的位置为部分透光区122，对应于半导体结构的位置为不透光区123，如图16和图17所示。
S2023、对像素区的半导体层500进行蚀刻，如图18所示。
S2024、对曝光、显影后的光阻11进行灰化处理，以使沟道区的半导体层500显露出来，如图19所示。
S2025、对显露出来的半导体层500进行蚀刻形成沟道700。
S2026、再次对光阻11进行灰化处理，以剥离剩余光阻11，如图20所示。
S203、在半导体结构上形成源漏极金属结构600。
源漏极金属结构600通过物理溅射依次沉淀Mo层和Cu层，或者Ti层、Mo层和Cu层，然后通过PEP技术形成。
S204、在源漏极金属结构600上形成绝缘保护层800，并在绝缘保护层800上形成过孔。
通过PECVD工艺沉淀一层厚度为2500A的SiNx，再通过PEP技术形成过孔结构900。
S205、在绝缘保护层800上形成像素电极。
通过物理溅射沉淀一层厚度为400A的ITO透明导电材料，再通过PEP技术形成像素电极1000。
本发明通过在剥离半导体层500上的光阻11之前即进行沟道700的刻蚀，此时还未沉淀源漏极金属层，因而，即使在沟道区刻蚀的过程中形成高温和等离子环境，也不会发生Cu金属氧化和扩散而对沟道700半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括以下步骤：
在基板上形成栅极金属结构；
在所述栅极金属结构上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体结构，并形成沟道；
在所述半导体结构上形成包含的源漏极金属结构；
在所述源漏极上形成绝缘保护层，并在所述绝缘保护层上形成过孔；
在所述绝缘保护层上形成像素电极。
2.根据权利要求1所述的制作方法，其特征在于，在所述栅极绝缘层上形成半导体结构，并形成沟道的步骤包括：
在所述栅极绝缘层上依次沉积半导体活性层和半导体层；
在所述半导体层上涂布光阻；
采用半色调光罩对所述光阻进行曝光、显影，以使像素区对应的所述光阻被去除，并使所述像素区对应的所述半导体层显露出来，并使沟道区对应的部分所述光阻被去除，且使沟道区对应的所述半导体层不被显露出来；
对像素区的所述半导体层进行蚀刻；
对曝光、显影后的光阻进行灰化处理，以使沟道区的半导体层显露出来；
对显露出来的半导体层进行蚀刻形成沟道；
再次对光阻进行灰化处理，以剥离剩余光阻。
3.根据权利要求2所述的制作方法，其特征在于，对所述光阻进行曝光的过程中，所述半色调光罩上、对应于所述像素区的位置为透光区，对应于所述沟道区的位置为部分透光区，对应于半导体结构的位置处为不透光区。
4.根据权利要求2所述的制作方法，其特征在于，所述半导体活性层通过PECVD工艺沉淀a-Si形成；
所述半导体层通过PECVD工艺沉淀n+a-Si形成。
5.根据权利要求4所述的制作方法，其特征在于，在基板上形成栅极金属结构的步骤包括：通过物理溅射沉淀一层金属膜，所述金属膜中的金属包括Mo和Cu，或者Ti、Mo和Cu，然后通过PEP技术形成。
6.根据权利要求5所述的制作方法，其特征在于，所述栅极绝缘层通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成。
7.根据权利要求6所述的制作方法，其特征在于，所述源漏极金属结构通过物理溅射依次沉淀Mo层和Cu层，或者Ti层、Mo层和Cu层，然后通过PEP技术形成。
8.根据权利要求7所述的制作方法，其特征在于，所述绝缘保护层通过PECVD工艺沉淀一层SiNx绝缘保护材料形成。
9.根据权利要求8所述的制作方法，其特征在于，所述过孔结构通过PEP技术形成。
10.根据权利要求9所述的制作方法，其特征在于，所述像素电极通过物理溅射沉淀一层ITO透明导电材料，然后通过PEP技术形成。
CN201510443697.4A 2015-07-24 2015-07-24 一种阵列基板的制作方法 Pending CN105140232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510443697.4A CN105140232A (zh) 2015-07-24 2015-07-24 一种阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510443697.4A CN105140232A (zh) 2015-07-24 2015-07-24 一种阵列基板的制作方法

Publications (1)

Publication Number Publication Date
CN105140232A true CN105140232A (zh) 2015-12-09

Family

ID=54725523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510443697.4A Pending CN105140232A (zh) 2015-07-24 2015-07-24 一种阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN105140232A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN107144528A (zh) * 2017-06-28 2017-09-08 武汉华星光电半导体显示技术有限公司 材料性能测试装置及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
CN102842585A (zh) * 2008-07-31 2012-12-26 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842585A (zh) * 2008-07-31 2012-12-26 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN107144528A (zh) * 2017-06-28 2017-09-08 武汉华星光电半导体显示技术有限公司 材料性能测试装置及制作方法
CN107144528B (zh) * 2017-06-28 2019-08-30 武汉华星光电半导体显示技术有限公司 材料性能测试装置及制作方法

Similar Documents

Publication Publication Date Title
CN102723269B (zh) 阵列基板及其制作方法、显示装置
KR100729043B1 (ko) 투명 박막 트랜지스터 및 그의 제조방법
US11296074B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
US20210408076A1 (en) Display substrate and manufacturing method thereof, display panel, and display device
CN107799466B (zh) Tft基板及其制作方法
JP2010123925A (ja) 薄膜トランジスタ
US10833104B2 (en) Array substrate and its fabricating method, display device
CN102890378A (zh) 一种阵列基板及其制造方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
JP7060205B2 (ja) 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
KR20150050051A (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
CN105047567A (zh) 一种薄膜晶体管及其制作方法
CN208622722U (zh) 静电放电保护电路及显示装置
CN105140232A (zh) 一种阵列基板的制作方法
US20190326332A1 (en) Ltps tft substrate and manufacturing method thereof
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
CN104766877A (zh) 阵列基板、阵列基板的制造方法及显示装置
CN102655117A (zh) 阵列基板及制造方法、显示装置
CN103413783B (zh) 阵列基板及其制作方法、显示装置
CN102709329A (zh) 薄膜晶体管及其制造方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209

RJ01 Rejection of invention patent application after publication