JP7060205B2 - 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法 - Google Patents

薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法 Download PDF

Info

Publication number
JP7060205B2
JP7060205B2 JP2017550669A JP2017550669A JP7060205B2 JP 7060205 B2 JP7060205 B2 JP 7060205B2 JP 2017550669 A JP2017550669 A JP 2017550669A JP 2017550669 A JP2017550669 A JP 2017550669A JP 7060205 B2 JP7060205 B2 JP 7060205B2
Authority
JP
Japan
Prior art keywords
electrode
layer
thin film
film transistor
amorphous carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017550669A
Other languages
English (en)
Other versions
JP2019532484A (ja
Inventor
珂 王
策 寧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019532484A publication Critical patent/JP2019532484A/ja
Application granted granted Critical
Publication of JP7060205B2 publication Critical patent/JP7060205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F5/00—Screening processes; Screens therefor
    • G03F5/14—Screening processes; Screens therefor by contact methods
    • G03F5/16—Screening processes; Screens therefor by contact methods using grey half-tone screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13363—Birefringent elements, e.g. for optical compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、表示技術に関し、具体的に、薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル、並びに当該薄膜トランジスタの製造方法に関する。
液晶ディスプレイ（ＬＣＤ）や有機発光ダイオード（ＯＬＥＤ）のような表示装置が広く使用されている。ＬＣＤ及びＯＬＥＤ表示装置は、薄膜トランジスタ（ＴＦＴ）を使用して表示パネル内の画素を制御する。ＴＦＴの例としては、非晶質シリコンＴＦＴ、多結晶シリコンＴＦＴ、単結晶シリコンＴＦＴ及び金属酸化物ＴＦＴが含まれる。
本発明は、１つの態様として、薄膜トランジスタを提供する。当該薄膜トランジスタは、ベース基板と、ベース基板に位置し、チャネル領域と第１電極接触領域と第２電極接触領域を含む活性層と、第１電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第１電極、及び、第２電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第２電極とを含む。
任意選択的に、薄膜トランジスタは、チャネル領域のベース基板から離れる側に位置するゲート絶縁層と、ゲート絶縁層のチャネル領域から離れる側に位置するゲート電極層とを更に含む。
任意選択的に、薄膜トランジスタは、活性層のベース基板に接近する側に位置するバッファ層と、バッファ層のチャネル領域から離れる側のチャネル領域対応領域に位置し、チャネル領域を光から遮断するための遮光層とを更に含む。
任意選択的に、非晶質炭素材料は、水素化非晶質炭素材料を含む。
任意選択的に、活性層は、Ｍ１ＯａＮｂ （Ｍ１：単一金属又は金属の組み合わせ、ａ＞０、ｂ≧０）を含む材料から作製される。
任意選択的に、活性層は、酸化インジウムガリウム亜鉛から作製される。
任意選択的に、薄膜トランジスタは、ゲート電極層のベース基板から離れる側に位置するパッシベーション層と、パッシベーション層のベース基板から離れる側に位置する画素電極層とを更に含む。
任意選択的に、活性層の厚さは、約４０ｎｍ～約５０ｎｍの範囲内にある。
任意選択的に、第１電極、第２電極の厚さは、約２０ｎｍ～約５００ｎｍの範囲内にある。
本発明は、別態様として、薄膜トランジスタの製造方法を提供する。当該薄膜トランジスタの製造方法は、チャネル領域、第１電極接触領域と第２電極接触領域を含む活性層をベース基板に形成する活性層形成段階と、非晶質炭素材料から作製される第１電極を第１電極接触領域のベース基板から離れる側に形成する第１電極形成段階と、非晶質炭素材料から作製される第２電極を第２電極接触領域のベース基板から離れる側に形成する第２電極形成段階と含む。
任意選択的に、活性層形成段階、第１電極形成段階及び第２電極形成段階は、半導体材料層と非晶質炭素材料層をベース基板に順に形成し、半導体材料をパターニングして活性層を形成し、非晶質炭素材料層をパターニングして第１電極と第２電極を形成することを含む。
任意選択的に、単一マスクで半導体材料層と非晶質炭素材料層をパターニングして活性層、第１電極と第２電極を形成する。
任意選択的に、半導体材料をベース基板に蒸着させて半導体材料層を形成する段階と、非晶質炭素材料を半導体材料層に蒸着させて非晶質炭素材料層を半導体材料層のベース基板から離れる側に形成する段階によって、半導体材料層と非晶質炭素材料層を形成する。
任意選択的に、半導体材料は、酸化インジウムガリウムスズを含み、当該方法において、約１５体積％～約３０体積％の範囲内の酸素を含む雰囲気で、前記半導体材料を気相蒸着処理によってベース基板に蒸着させる。
任意選択的に、マグネトロンスパッタリングプロセスによって非晶質材料を蒸着させる。
任意選択的に、単一マスクによる活性層、第１電極、第２電極形成段階は、半導体材料をベース基板に蒸着させて半導体材料層を形成する段階と、非晶質炭素材料を半導体材料層に蒸着させて、半導体材料層のベース基板から離れる側に非晶質炭素材料層を形成する段階と、非晶質炭素材料層の半導体材料層から離れる側にフォトレジスト層を形成する段階と、ハーフトーンマスク又はグレイトーンマスクでフォトレジスト層を露光すると共に、露光後のフォトレジスト層を現像することによって、チャネル領域に対応し一部露光される第１部分と、第１電極接触領域と第２電極接触領域に対応し実質上露光されない第２部分と、完全に露光され、第１部分、第２部分以外の第３部分とを含むフォトレジストパターンを取得し、第３部分のフォトレジスト材料を除去する段階と、第３部分の半導体材料層と非晶質炭素材料層を除去して活性層を形成する段階と、第１部分のフォトレジスト層を除去すると共に、第２部分のフォトレジスト層を保留することによって、第１部分の非晶質炭素材料層を露出させる段階と、第１部分の非晶質炭素材料層を除去して第１電極と第２電極を形成する段階とを含む。
任意選択的に、酸素を用いたドライエッチングによって第１部分と第３部分の非晶質炭素材料層を除去する。
任意選択的に、灰化によって第１部分のフォトレジスト層を除去する。
任意選択的に、前記方法は、活性層、第１電極及び第２電極形成段階の後に、約２３０度～約４００度の範囲内のアニール温度で活性層をアニールすることを更に含む。
任意選択的に、活性層は、Ｍ１ＯａＮｂ （Ｍ１：単一金属又は金属の組み合わせ、ａ＞０、ｂ≧０）を含む半導体材料から作製される。
本発明は、別態様として、本文に記載される薄膜トランジスタ、又は本文に記載される方法によって製造される薄膜トランジスタを含む表示機器を提供する。
以下の図面は、開示された様々な実施形態による例示的な目的のための単なる例であり、本発明の範囲を限定することを意図するものではない。
図１は、一部の実施形態における薄膜トランジスタの構造を示す図である。 図２は、一部の実施形態における薄膜トランジスタの構造を示す図である。 図３Ａは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｂは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｃは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｄは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｅは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｆは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｇは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｈは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｉは、一部の実施形態における薄膜トランジスタ製造処理を示す。 図３Ｊは、一部の実施形態における薄膜トランジスタ製造処理を示す。
以下の実施形態を参照して本発明を更に具体的に記載する。一部の実施形態の以下の説明は、例示及び説明のみを目的として本明細書に提示されることに留意されない。網羅、又は開示された正確な形態に限定されることを意図するものではない。
従来のＴＦＴは、ゲート電極、ソース電極、ドレイン電極などの各種電極を製造するための金属材料を用いるのが一般的である。金属材料が不透明であるため、従来のＴＦＴの開口率は、相対的に低い。また、従来のＴＦＴは、複数のパターニング段階を用いて製造される。例えば、酸化物ＴＦＴは、通常、少なくとも８～９回のパターニング段階で製造される。これらの理由により、従来のＴＦＴを有する表示パネルの製造コストは、相対的高いままになる。
従って、本発明は、関連技術の限界及び欠点に起因する問題の１つ以上を実質的に解消する新規な薄膜トランジスタ、それを備えた表示基板及び表示パネル、並びにその製造方法を提供する。本発明は、一態様として、薄膜トランジスタを提供する。一部の実施形態において、当該薄膜トランジスタは、ベース基板と、ベース基板に位置し、チャネル領域と第１電極接触領域と第２電極接触領域を有する活性層と、第１電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第１電極、及び第２電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第２電極とを含む。任意選択的に、活性層は、Ｍ１ＯａＮｂを含む材料から作製され、ここでＭ１は単一金属又は金属の組み合わせであり、ａ＞０及びｂ≧０である。
本発明は、別の態様として、薄膜トランジスタの製造方法を提供する。一部の実施形態において、前記方法は、チャネル領域と第１電極接触領域と第２電極接触領域を含む活性層をベース基板に形成する活性層形成段階と、非晶質炭素材料から作製される第１電極を第１電極接触領域のベース基板から離れる側に形成する第１電極形成段階と、非晶質炭素材料から作製される第２電極を第２電極接触領域のベース基板から離れる側に形成する第２電極形成段階と含む。任意選択的に、活性層は、Ｍ１ＯａＮｂを含む材料から作製され、ここでＭ１は単一金属又は金属の組み合わせであり、ａ＞０及びｂ≧０である。
図１は、一部の実施形態における薄膜トランジスタの構造を示す図である。図１に示すように、本実施形態の薄膜トランジスタは、ベース基板ＢＳと、ベース基板ＢＳ上の活性層ＡＬと、第１電極Ｓ及び第２電極Ｄとを含む。活性層ＡＬは、チャネル領域ＣＲと、第１電極接触領域ＳＣＲと、第２電極接触領域ＤＣＲとを含む。任意選択的に、チャネル領域ＣＲは、（図１に示すように）第１電極接触領域ＳＣＲと第２電極接触領域ＤＣＲとの間に位置する。第１電極Ｓは、第１電極接触領域ＳＣＲのベース基板ＢＳから離れる側に位置する。第２電極Ｄは、第２電極接触領域ＤＣＲのベース基板ＢＳから離れる側に位置する。具体的に、第１電極Ｓと第２電極Ｄは、非晶質炭素材料から作製される。
本明細書で使用する「非晶質炭素」という用語は、「ｓｐ２」結合炭素と「ｓｐ３」結合炭素の混合物からなる炭素含有材料を指す。「Ｓｐ２」結合炭素とは、一般に黒鉛に結合する二重結合炭素を指す。「Ｓｐ３」結合炭素とは、単結合炭素をいう。非晶質炭素は、高度に秩序化された結晶構造を有さないが、一般に、ｓｐ３結合炭素の非晶質マトリックス内に分散された黒鉛の小さなナノメートルサイズ（又はそれ以上）の島形式を取る。任意選択的に、非晶質炭素は、黒鉛状非晶質炭素微細構造、菱形非晶質炭素微細構造、ポリマー型非晶質炭素微細構造、又はそれらの任意の組み合わせを有する。また、「非晶質炭素」という用語は、特定の多結晶微細構造を有する材料のパーセンテージについて限定しない場合に使用することができる。任意選択的に、非晶質炭素は、水素化非晶質炭素である。任意選択的に、非晶質炭素は、本質的に１００％の炭素を含むことができる。任意選択的、非晶質炭素は、約５０％までのＣ－Ｈ結合水素を含むことができる。任意選択的に、非晶質炭素は、約０．１％～約１％、約１％～約５％、約５％～約１０％、約１０％～約２０％、約２０％～約３０％、約３０％～約４０％、約４０％～約５０％のような、約０．１％～約５０％のＣ－Ｈ結合水素を含むことができる。任意選択的に、非晶質炭素は、菱形水素化非晶質炭素である。任意選択的に、非晶質炭素は、ポリマー型水素化非晶質炭素である。任意選択的に、非晶質炭素は、黒鉛状水素化非晶質炭素である。任意選択的に、非晶質炭素は、ドーパント（例えば、窒素又はホウ素）がドープされる。任意選択的に、非晶質炭素は、誘導体化された非晶質炭素である。任意選択的に、非晶質炭素材料は、例えば、物理気相蒸着、化学気相蒸着、プラズマ強化化学気相蒸着、マグネトロンスパッタリング、イオンビーム支援蒸着、直接イオンビーム蒸着、イオンスパッタリング、陰極アーク蒸着、又はパルスレーザ蒸着によって製造することができる。
非晶質炭素材料は、機械工学及び医療工学において幅広く応用される。例えば、非晶質炭素材料は、ベアリング、シール、切断工具（例えば、ジレットのＭＡＣＨ３カミソリ）に使用されている。それらの優れた生体適合性のために、非晶質炭素材料は、インプラントなどの医療機器に使用される。本発明では、非晶質炭素材料で半導体装置の電極を製造する可能性が初めて検討される。驚くべきことに、本発明では、薄膜トランジスタの半導体構成要素との優れたオーム接触のような、電極材料として優れた特性を示すことが発見された。従って、本発明は、良好な工業的加工性を有する半導体製造の費用対効果の高い解決策を提供する。
第１電極Ｓ及び第２電極Ｄの製造には、任意の適切な製造方法を用いることができる。例えば、非晶質炭素材料をベース基板上に蒸着させ、第１電極Ｓ及び第２電極Ｄを形成するために（例えば、ウェットエッチングプロセスのようなリソグラフィによって）パターニングされる。適切な非晶質炭素蒸着方法の例には、物理気相蒸着、化学気相蒸着、プラズマ強化化学気相蒸着、マグネトロンスパッタリング、イオンビーム支援蒸着、直接イオンビーム蒸着、イオンスパッタリング、陰極アーク蒸着、又はパルスレーザー蒸着を含むが、これらに限定されない。適切な非晶質材料の例としては、水素化非晶質材料、菱状非晶質炭素材料、ポリマー型非晶質炭素材料、黒鉛状非晶質炭素材料、ポリマー状水素化非晶質炭素、菱状水素化非晶質炭素、黒鉛状水素化非晶質炭素、又はそれらの任意の組み合わせを含むが、これらに限定されない。任意選択的に、第１電極Ｓ及び第２電極Ｄの厚さは、例えば約２００ｎｍから約３００ｎｍ、約３００ｎｍから約４００ｎｍ、及び約４００ｎｍから約５００ｎｍのような、約２００ｎｍから約５００ｎｍの範囲にある。
一部の実施形態において、活性層ＡＬは、Ｍ１ＯａＮｂを含む材料から作製され、ここでＭ１は単一金属又は金属の組み合わせ（例えば、金属合金又は積層体）であり、Ｎは窒素を表し、Ｏは酸素を表し、ａ＞０、ｂ≧０である。例えば、活性層は、金属酸化物材料又は金属酸窒化物材料から作製される。例えば、活性層は、インジウムガリウム亜鉛酸化物、インジウムガリウムスズ酸化物、又はインジウムスズ亜鉛酸化物で作製される。適切な金属酸化物の活性層材料の例は、インジウムガリウム亜鉛酸化物、酸化亜鉛、インジウムガリウムスズ酸化物、インジウムスズ亜鉛酸化物、酸化ガリウム、酸化インジウム、ＨｆＩｎＺｎＯ（ＨＩＺＯ）、非晶質ＩｎＧａＺｎＯ（非晶質ＩＧＺＯ）、ＩｎＺｎＯ、非晶質ＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ、及びＣｄ－Ｓｎ－Ｏを含むが、これらに限定されない。適切な金属酸窒化物の活性層材料の例は、酸窒化亜鉛、酸窒化インジウム、酸窒化ガリウム、酸窒化スズ、酸窒化カドミウム、酸窒化アルミニウム、酸窒化ゲルマニウム、酸窒化チタン又はそれらの組み合わせを含むが、これらに限定されない。任意選択で、活性層は、１つ以上の金属元素がドープされたＭ１ＯａＮｂを含む材料で作製される。任意選択で、活性層は、１つ以上の非金属元素がドープされたＭ１ＯａＮｂを含む材料で作製される。任意選択的に、活性層は、１つ以上の金属元素と１つ以上の非金属元素とがドープされたＭ１ＯａＮｂを含む材料から作製される。
一部の実施形態では、活性層ＡＬは、多結晶シリコン材料で作製される。
活性層ＡＬを製造するために、任意の適切な製造方法を使用することができる。例えば、活性層材料をベース基板に（例えば、スパッタリング又は気相蒸着によって）蒸着させ、（例えば、ウェットエッチングプロセスのようなリソグラフィによって）パターンニングすることによって活性層ＡＬを形成する。任意選択的に、活性層は、約４０ｎｍから約５０ｎｍの範囲の厚さを有する。
任意選択的に、第１電極Ｓは、第１電極接触領域ＳＣＲのベース基板から離れる側に接触して当該側に位置する。任意選択的に、第２電極Ｄは、第２電極接触領域ＤＣＲのベース基板から離れる側に接触して当該側に位置する。任意選択的に、第１電極Ｓは、第１電極接触領域ＳＣＲの片側に位置し、薄膜トランジスタは、第１電極Ｓと第１電極接触領域ＳＣＲとの間にオーミック接触層を更に含む。任意選択的に、第２電極Ｄは、第２電極接触領域ＤＣＲの片側に位置し、薄膜トランジスタは、第２電極Ｄと第２電極接触領域ＤＣＲの間にオーミック接触層を更に含む。
一部の実施形態において、薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。一部の実施形態において、薄膜トランジスタは、トップゲート型薄膜トランジスタである。図１に示すように、トップゲート型薄膜トランジスタは、活性層ＡＬ（例えば、活性層ＡＬのチャネル領域ＣＲ）のベース基板ＢＳから離れる側に位置するゲート絶縁層ＧＩと、ゲート絶縁層ＧＩの活性層ＡＬ（例えば、活性層ＡＬのチャネル領域ＣＲ）から離れる側に位置するゲート電極層Ｇを更に含む。
任意の適切なゲート電極材料及び任意の適切な製造方法を使用してゲート電極層Ｇを製造することができる。例えば、ゲート電極材料は、ベース基板に（例えば、スパッタリング又は気相蒸着によって）蒸着され、（例えば、ウェットエッチングプロセスのようなリソグラフィによって）パターニングされてゲート電極層Ｇに形成される。適切なゲート電極材料の例には、モリブデン、アルミニウム、銅、クロム、タングステン、チタン、タンタル、及びそれらを含む合金又は積層体が含まれるが、これらに限定されない。任意選択的に、ゲート電極層は、単層構造でもよいし、２層以上のサブレイヤを含む積層構造であってもよい。任意選択的に、ゲート電極層は、約１５０ｎｍ～約３００ｎｍの範囲、例えば約２００ｎｍ～約３００ｎｍの範囲の厚さを有する。
任意の適切なゲート絶縁材料及び任意の適切な製造方法を使用してゲート絶縁層ＧＩを製造することができる。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）プロセスによってゲート絶縁材料をベース基板に蒸着させることができる。適切なゲート絶縁材料の例としては、酸化シリコン（ＳｉＯｙ）、窒化シリコン（ＳｉＮｙ、例えばＳｉ３Ｎ４）、酸窒化シリコン（ＳｉＯｘＮｙ）が含まれるが、これらに限定されない。任意選択的に、ゲート絶縁層ＧＩは、単層構造でもよいし、２層以上のサブレイヤを含む積層構造（例えば、酸化シリコンサブレイヤ、窒化シリコンサブレイヤ、及び酸窒化シリコンサブレイヤのうちの２層以上を含む積層構造）であってもよい。任意選択的に、ゲート絶縁層ＧＩは、約８０ｎｍ～約３００ｎｍ、例えば約８０ｎｍ～約１５０ｎｍ、約１００ｎｍ～約２００ｎｍ、及び約２００ｎｍ～約３００ｎｍの範囲の厚さを有する。
一部の実施例において、薄膜トランジスタは、活性層のチャネル領域を光から遮断するための遮光層を更に含む。図１に示すように、本実施形態の薄膜トランジスタは、活性層ＡＬのベース基板ＢＳに接近する側に位置するバッファ層ＢＬと、バッファ層ＢＬの活性層ＡＬ（例えば、活性層ＡＬのチャネル領域ＣＲ）から離れる側のゲート電極層Ｇ対応領域に位置し、チャネル領域ＣＲを光から遮断するための遮光層ＳＬとを更に含む。遮光層ＳＬは、例えばチャネル領域ＣＲをバックライトからの光から遮断する。
遮光層ＳＬの製造には、任意の適切な遮光材料及び任意の適切な製造方法を使用することができる。例えば、遮光材料をベース基板に（例えば、スパッタリングや気相蒸着により）蒸着させ、（例えば、ウェットエッチングプロセスのようなリソグラフィーによって）パターニングして遮光層ＳＬを形成することができる。適切な遮光材料の例としては、モリブデン、アルミニウム、銅、クロム、タングステン、チタン、タンタル、及びこれらを含む合金又は積層体を含むが、これらに限定されない。任意選択的に、遮光層は、約２００ｎｍ～約３００ｎｍの範囲の厚さを有する。
バッファ層ＢＬの製造には、任意の適切なバッファ層材料及び任意の適切な製造方法を使用することができる。例えば、バッファ層材料を、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）プロセスによってベース基板に蒸着させる。適切なバッファ層材料の例としては、酸化シリコン（ＳｉＯｙ）、窒化シリコン（ＳｉＮｙ、例えば、Ｓｉ３Ｎ４）、酸窒化シリコン（ＳｉＯｘＮｙ）などを含むが、それらに限定されない。任意選択的に、バッファ層ＢＬは、単層構造であってもよいし、２層以上のサブレイヤを含む積層構造（例えば、酸化シリコンサブレイヤ、窒化シリコンサブレイヤ、及び酸化窒化シリコンサブレイヤのうちの２層以上を含む積層構造）であってもよい。任意選択的に、バッファ層ＢＬは、約２００ｎｍから約３００ｎｍの範囲の厚さを有する。
一部の実施形態において、薄膜トランジスタは、ゲート絶縁層のベース基板から離れる側に位置する第１パッシベーション層を更に含む。図１に示すように、第１パッシベーション層ＰＶＸ１は、ゲート電極層Ｇのチャネル領域ＣＲにおけるゲート絶縁層ＧＩから離れる側に位置し、ゲート絶縁層ＧＩの第１電極接触領域ＳＣＲ及び第２電極接触部ＳＣＲにおける第１電極Ｓ及び第２電極Ｄから離れる側に位置する。図２は、一部の実施形態の薄膜トランジスタの構造を示す図である。図２に示すように、第１パッシベーション層ＰＶＸ１は、ゲート電極層Ｇのチャネル領域ＣＲにおけるゲート絶縁層ＧＩから離れる側に位置し、第１電極Ｓの第１電極接触領域ＳＣＲにおける活性層ＡＬから離れる側に位置し、第２電極Ｄの第２電極接触部ＳＣＲにおける活性層ＡＬから離れる側に位置する。
一部の実施形態において、薄膜トランジスタは、第１パッシベーション層のベース基板から離れる側に位置する画素電極層を更に含む。図１に示すように、本実施形態の薄膜トランジスタは、第１パッシベーション層ＰＶＸ１のゲート絶縁層ＧＩから離れる側に位置する画素電極層Ｐを含む。薄膜トランジスタは、第１パッシベーション層ＰＶＸ１とゲート絶縁層ＧＩを延伸して貫通するビアを更に含み、画素電極層Ｐが当該ビアを介して薄膜トランジスタの第２電極Ｄ（例えば、ドレイン電極）に電気的に接続されている。図２に示すように、本実施形態の薄膜トランジスタは、第１パッシベーション層ＰＶＸ１のバッファ層ＢＬから離れる側に位置する画素電極層Ｐを含む。薄膜トランジスタは、第１パッシベーション層ＰＶＸ１を延伸して貫通するビアを更に含み、画素電極層Ｐが当該ビアを介して薄膜トランジスタの第２電極Ｄ（例えば、ドレイン電極）に電気的に接続されている。
画素電極層の製造には、任意の適切な電極材料と任意の適切な製造方法を使用することができる。例えば、画素電極材料をベース基板に（例えば、スパッタリング又は気相蒸着によって）蒸着させ、（例えば、ウェットエッチングプロセスのようなリソグラフィーによって）パターニングして画素電極層Ｐを形成する。適切な画素電極材料の例としては、インジウムスズ酸化物、インジウム亜鉛酸化物、透明金属（例えば、ナノ銀）及びそれらの組み合わせの透明電極材料が挙げられるが、これらに限定されない。
一部の実施形態において、薄膜トランジスタは、第１パッシベーション層ＰＶＸ１及び画素電極層Ｐの片側に位置する第２パッシベーション層ＰＶＸ２を更に含む（図１及び図２を参照する）。一部の実施形態において、薄膜トランジスタは、第２パッシベーション層ＰＶＸ２の第１パッシベーション層ＰＶＸ１と画素電極層Ｐから離れる側に位置する共通電極層Ｃを更に含む。
パッシベーション層ＰＶＸ１又はＰＶＸ２の製造には、任意の適切なパッシベーション層材料と任意の適切な製造方法を使用することができる。例えば、パッシベーション層材料を、プラズマ強化化学気相蒸着法（ＰＥＣＶＤ）によってベース基板上に蒸着させる。適切なパッシベーション層材料の例としては、無機材料（例えば、酸化ケイ素又は窒化ケイ素）又は有機材料（例えば、ダウ・ケミカル・カンパニー製のアクリル）が含まれるが、これらに限定されない。通常、パターニングプロセスは、フォトレジストの塗布、露光、現像、エッチング、フォトレジストの除去などが含まれる。一部のパターニングプロセスにおいて、ハーフトーンマスクやグレイトーンマスクを用いてもよい。
非晶質炭素材料は、相対的高い光透過率を有する。そのため、非晶質炭素材料から作製される第１電極と第２電極とを有する薄膜トランジスタでは、第１電極領域と第２電極領域が透明である。第１電極と第２電極とを非晶質炭素材料から作製することによって、本薄膜トランジスタを有する表示パネルの開口率を大幅に向上させることができる。更に、非晶質炭素材料をエッチングするためのエッチング条件は、非晶質炭素材料に対する特異性が高い。即ち、非晶質炭素材料をエッチングするためのエッチャントは、活性層、ゲート電極層、ゲート絶縁層のような薄膜トランジスタの他の構成要素をエッチングしたり損傷させたりすることがない。パターニング段階数を削減して大幅に簡単化されたプロセスで薄膜トランジスタを製造することができ、製造コストを更に低減させる。また、エッチング条件の特異性が高いため、本薄膜トランジスタは、活性層のチャネル領域上部に位置するエッチストップ層を必要としない。非晶質炭素材料は、水素吸収能力を有するものである。第１電極と第２電極を非晶質炭素材料から作製することによって、第１電極及び第２電極に近接した遊離水素が、第１電極及び第２電極の非晶質炭素材料によって吸収され、薄膜トランジスタの信頼性が向上する。
本発明は、別態様として、薄膜トランジスタの製造方法を提供する。一部の実施例において、前記方法は、チャネル領域と第１電極接触領域と第２電極接触領域を含む活性層をベース基板に形成する活性層形成段階と、非晶質炭素材料から作製される第１電極を第１電極接触領域のベース基板から離れる側に形成する第１電極形成段階と、非晶質炭素材料から作製される第２電極を第２電極接触領域のベース基板から離れる側に形成する第２電極形成段階とを含む。任意選択的に、活性層、第１電極、前記第２電極は、単一プロセスで形成される。任意選択的に、活性層は、Ｍ１ＯａＮｂを含む半導体材料から作製され、ここでＭ１は単一金属又は金属の組み合わせであって、ａ＞０、ｂ≧０である。
一部の実施形態において、活性層形成段階、第１電極形成段階、第２電極形成段階は、半導体材料層及び非晶質炭素材料層をベース基板上に順に形成し、半導体材料をパターニングして活性層を形成し、非晶質炭素材料層をパターニングして第１電極と第２電極を形成することを含む。任意選択的に、半導体材料をベース基板上に蒸着させることによって半導体材料層を形成し、非晶質炭素材料を半導体材料層に蒸着させることによって半導体材料層のベース基板から離れる側に非晶質炭素材料層を形成することによって、半導体材料層及び非晶質炭素材料層を形成する。任意選択的に、半導体材料は、Ｍ１ＯａＮｂを含む。Ｍ１は、単一金属又は金属の組み合わせ（例えば金属合金又は積層体）であって、Ｎは、窒素を表し、Ｏは、酸素を表し、ａ＞０、ｂ≧０である。任意選択的に、活性層は、インジウムガリウム亜鉛酸化物、インジウムガリウムスズ酸化物又はインジウムスズ亜鉛酸化物から作製される。
一部の実施形態において、半導体材料は、気相蒸着処理（例えば、ＰＥＣＶＤ蒸着プロセス）を用いてベース基板に蒸着される。活性層が金属酸化物又は金属酸窒化物材料から作製される場合、酸素を含有する雰囲気で選択可能に蒸着処理を実行してもよい。任意選択的に、半導体材料は、約１５体積％～約３０体積％の範囲の酸素を含む雰囲気中、気相蒸着処理を用いてベース基板に蒸着される。
任意選択的に、非晶質炭素材料は、マグネトロンスパッタリングプロセスによってベース基板に蒸着される。任意選択的に、非晶質炭素材料は、ＰＥＣＶＤ蒸着プロセスによってベース基板に蒸着される。
一部の実施形態において、活性層、第１電極及び第２電極は、半導体材料層と非晶質炭素材料層を、例えば単一マスク板を用いて１回のプロセスでパターニングすることにより形成される。例えば、一部の実施形態における方法は、半導体材料をベース基板に蒸着させて半導体材料層を形成する段階と、非晶質材料を半導体材料層に蒸着させて、半導体材料層のベース基板から離れる側に非晶質炭素材料層を形成する段階と、非晶質炭素材料層の半導体材料層から離れる側にフォトレジスト層を形成する段階と、ハーフトーンマスク又はグレイトーンマスクでフォトレジスト層を露光し、露光後のフォトレジスト層を現像することによって、チャネル領域に対応し一部露光される第１部分と、第１電極接触領域と第２電極接触領域に対応し実質上露光されない第２部分と、完全に露光され、第１部分、第２部分以外の第３部分とを含むフォトレジストパターンを取得し、第３部分のフォトレジスト材料を除去する段階と、第３部分の半導体材料層と非晶質炭素材料層を除去して活性層を形成する段階と、第１部分のフォトレジスト層を除去すると共に、第２部分のフォトレジスト層を保留することによって、第１部分の非晶質炭素材料層を露出させる段階と、第１部分の非晶質炭素材料層を除去して第１電極と第２電極を形成する段階とを含む。任意選択的に、灰化によって第１部分のフォトレジスタ層を除去する。任意選択的に、半導体材料は、Ｍ１ＯａＮｂを含む。
一部の実施形態において、ドライエッチングプロセスで非晶質炭素材料層をエッチングしてもよい。任意選択的に、酸素プラズマ又はＵＶオゾンを用いたドライエッチングによりドライエッチングを行う。酸素又はオゾンの流動を調整することによって非晶質炭素材料層のエッチングを実現することができる。酸素又はオゾンを用いたドライエッチング条件は、非晶質炭素材料層に対する特異性が高いため、非晶質炭素材料層のドライエッチングプロセスで、ゲート絶縁層やゲート電極層が傷ついたりエッチングされたりすることはない。従って、第１部分及び第３部分の非晶質炭素材料層を、酸素又はオゾンを用いたドライエッチングによって除去することができる。
任意選択的に、ドライエッチングプロセスを用いてゲート絶縁層をエッチングする。任意選択的に、テトラフルオロメタンを用いたドライエッチングによりドライエッチングを行う。
一部の実施形態において、前記方法は、活性層、第１電極及び第２電極形成段階の後に、活性層をアニールすることを更に含む。活性層をアニールすることによって、活性層材料（例えば、金属酸化物又は金属窒酸化物）は、安定になり、しかもその抵抗が低下し、薄膜トランジスタの電子特性が向上する。任意選択的に、活性層は、約２３０度～約４００度の範囲のアニール温度でアニールされる。任意選択的に、活性層は、少なくとも１０分間のアニール持続時間にわたってアニールされる。
任意選択的に、前記方法は、チャネル領域のベース基板から離れる側にゲート絶縁層を形成する段階と、ゲート絶縁層のチャネル領域から離れる側にゲート電極層を形成する段階とを更に含む。
任意選択的に、前記方法は、活性層、第１電極及び第２電極を形成する前に、活性層のベース基板に接近する側にバッファ層を形成する段階と、バッファ層の前記チャネル領域から離れる側のチャネル領域対応領域に、チャネル領域を光から遮断するための遮光層を形成する段階を更に含む。
任意選択的に、前記方法は、ゲート絶縁層を形成する段階の次に、ゲート電極層のベース基板側から離れる側に第１パッシベーション層を形成することを更に含む。
任意選択的に、前記方法は、第１パッシベーション層のベース基板から離れる側に画素電極層を形成することを更に含む。
任意選択的に、前記方法は、画素電極層のベース基板から離れる側（例えば、第１パッシベーション層と画素電極層のベース基板から離れる側）に第２パッシベーション層を形成することを更に含む。
任意選択的に、前記方法は、第２パッシベーション層のベース基板から離れる側（例えば、第２パッシベーション層の第１パッシベーション層と画素電極層から離れる側）に共通電極層を形成することを更に含む。
図３Ａ～図３Ｊは、一部の実施形態における薄膜トランジスタの製造プロセスを示す。図３Ａに示すように、製造方法は、ベース基板ＢＳ上に遮光層ＳＬを形成することと、遮光層ＳＬのベース基板ＢＳから離れる側にバッファ層ＢＬを形成することとを含む。
図３Ｂに示すように、実施形態における方法は、バッファ層ＢＬのベース基板ＢＳから離れる側に引き続き半導体材料層ＳＣを形成し、それから半導体材料層ＳＣのバッファ層ＢＬから離れる側に非晶質炭素材料層ＧＣを形成することを更に含む。
図３Ｃに示すように、実施形態における方法は、非晶質炭素材料層ＧＣの半導体材料層ＳＣから離れる側にフォトレジスト層ＰＲを形成することを更に含む。続いてハーフトーンマスク又はグレイトーンマスクを用いてフォトレジスト層ＰＲを露光し、露光後のフォトレジスト層を現像してフォトレジストパターンを取得する。前記フォトレジストパターンは、チャネル領域に対応し一部露光される第１部分Ｒ１と、第１電極接触領域と第２電極接触領域に対応し基本的に露光されない第２部分Ｒ２と、完全に露光され、第１部分、第２部分以外の第３部分Ｒ３とを含む。それから、第３部分Ｒ３のフォトレジスト材料を除去する。
図３Ｄに示すように、実施形態における方法は、第３部分Ｒ３の半導体材料層ＳＣ及び非晶質炭素材料ＧＣ層を除去して活性層ＡＬを形成することを更に含む。図３Ｅに示すように、実施形態における方法は、（フォトレジスト層ＰＲを灰化することによって）第１部分Ｒ１のフォトレジスト層ＰＲを除去すると共に、第２部分Ｒ２のフォトレジスト層ＰＲを保留することによって、第１部分Ｒ１の非晶質炭素材料層ＧＣを露出させることを更に含む。
図３Ｆに示すように、実施形態における方法は、第１部分の非晶質炭素材料層ＧＣを除去して第１電極Ｓ及び第２電極Ｄを形成することを更に含む。続いて、第２部分Ｒ２の残りのフォトレジスト層ＰＲを除去してもよい。
図３Ｇに示すように、実施形態における方法は、活性層ＡＬ、第１電極Ｓ及び第２電極Ｄのバッファ層ＢＬから離れる側にゲート絶縁層ＧＩを形成することと、ゲート絶縁層の活性層ＡＬ、第１電極Ｓ及び第２電極Ｄから離れる側にゲート電極層Ｇを形成することと、ゲート電極材料層Ｇをパターニングしてゲート絶縁層ＧＩの活性層ＡＬ（例えば、活性層ＡＬのチャネル領域）から離れる側にゲート電極層を形成することを更に含む。
図３Ｈに示すように、実施形態における方法は、ゲート電極層Ｇのチャネル領域におけるゲート絶縁層ＧＩから離れる側に、ゲート絶縁層ＧＩの第１電極接触領域における第１電極Ｓから離れる側に、ゲート絶縁層ＧＩの第２電極接触領域における第２電極Ｄから離れる側に第１パッシベーション層ＰＶＸ１を形成することを更に含む。前記方法は、第１パッシベーション層ＰＶＸ１とゲート絶縁層ＧＩを延伸して貫通するビアＶを形成して第２電極Ｄの一部を露出させること、及び第１パッシベーション層ＰＶＸ１のゲート絶縁層ＧＩから離れる側に画素電極層Ｐを形成することとを更に含む。画素電極層Ｐは、前記ビアＶを介して第２電極Ｄ（例えば、ドレイン電極）に電気的に接続される。
図３Ｉに示すように、実施形態における方法は、画素電極層Ｐの第１パッシベーション層ＰＶＸ１から離れる側に第２パッシベーション層ＰＶＸ２を形成することを更に含む。図３Ｊに示すように、実施形態における方法は、第２パッシベーション層ＰＶＸ２の第１パッシベーション層ＰＶＸ１から離れる側に共通電極層Ｃを形成することを更に含む。
第１電極と第２電極とを非晶質炭素材料から作製することによって、本薄膜トランジスタを有する表示パネルの開口率を大幅に向上させることができる。更に非晶質炭素材料をエッチングするエッチング条件は、非晶質炭素材料に対し高い特異性を有する。即ち、非晶質炭素材料をエッチングするためのエッチャントは、活性層、ゲート電極層、ゲート絶縁層のような薄膜トランジスタの他の構成要素をエッチングしたり損傷させたりすることがない。パターニング段階数を削減して大幅に簡単化されたプロセスで薄膜トランジスタを製造することができ、製造コストを更に低減させる。また、エッチング条件の特異性が高いため、本薄膜トランジスタは、活性層のチャネル領域上部に位置するエッチストップ層を必要としない。また、非晶質炭素材料は、水素吸収能力を有するものである。第１電極と第２電極を非晶質炭素材料から作製することによって、第１電極及び第２電極に近接した遊離水素が、第１電極及び第２電極の非晶質炭素材料によって吸収され、薄膜トランジスタの信頼性が向上する。
本発明は、別態様として、本明細書に記載された薄膜トランジスタ又は本明細書に記載される方法によって製造された薄膜トランジスタを有する表示基板を提供する。本発明は、別態様として、本明細書に記載される表示基板を有する表示パネルを更に提供する。本発明は、別態様として、本明細書に記載される表示パネルを有する表示機器を更に提供する。適切な表示機器の例は、電子ペーパー、携帯電話、タブレットパソコン、テレビ、モニター、ノートパソコン、デジタルアルバム、ＧＰＳなどが挙げられるが、これらに限定されない。
例示及び記載の目的で本発明の実施例を以上のように記載した。全ての実施例を網羅し、又は本発明を、開示される精確な形態や例示的実施例に限定するという趣旨ではない。従って、以上の記載は、限定的なものではなく、例示的なものとして見なされるべきである。明らかに、様々な修正や変形は、当業者にとって自明である。これらの実施例を選択して記載することは、本発明の原理とその最適な形態の実際応用を解釈するためであり、よって、本発明が特定用途又は構想される実施形態の各種類の実施例及び各種類の変形に適用することを、当業者が理解できるようになる。本発明の範囲は、添付する特許請求の範囲及びその同等形式により限定されるが、特に断りがなければ、全ての用語が最も広くて合理的な意味で解釈される。従って、「発明」や「本発明」などの用語は、特許請求の範囲を具体的な実施例に限定するというわけではなく、本発明の例示的な実施例に対する参考も本発明に対する限定を暗に含まず、しかもこのような限定を導くべきではない。本発明は、添付する特許請求の範囲の精神と範囲のみによって限定される。また、これらの請求項では、名称や元素に付く「第１」、「第２」などの用語を使用することがある。このような用語は、一種の命名方式と理解するべきであり、具体的な数を与えることを除き、このような命名方式で修飾する元素の数を限定することを意図としない。記載されるあらゆる利点とメリットは、必ずしも本発明の全ての実施例に適用するとは限らない。当業者が添付する特許請求の範囲によって限定される本発明の範囲を逸脱することなく、記載する実施例を変更することができることを認識するべきである。また、本発明では、添付する特許請求の範囲に明確に記載されるか否かにかかわらず、公衆に捧げることを意図とする素子や部品がない。

Claims (20)

  1. 薄膜トランジスタであって、
    ベース基板と、
    前記ベース基板上に位置し、チャネル領域と第１電極接触領域と第２電極接触領域を含む活性層と、
    前記第１電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第１電極、及び、前記第２電極接触領域のベース基板から離れる側に位置し、非晶質炭素材料から作製される第２電極とを含み、前記第１電極、第２電極の厚さは、２００ｎｍ～５００ｎｍの範囲内にあり、
    前記第１電極は、ソース電極であり、前記第２電極は、ドレイン電極であり、前記薄膜トランジスタは、トップゲート型薄膜トランジスタである、薄膜トランジスタ。
  2. 前記チャネル領域のベース基板から離れる側に位置するゲート絶縁層と、
    前記ゲート絶縁層のチャネル領域から離れる側に位置するゲート電極層とを更に含む請求項１に記載の薄膜トランジスタ。
  3. 前記活性層のベース基板に接近する側に位置するバッファ層と、
    前記バッファ層のチャネル領域から離れる側のチャネル領域対応領域に位置し、前記チャネル領域を光から遮断するための遮光層とを更に含む請求項２に記載の薄膜トランジスタ。
  4. 前記非晶質炭素材料は、水素化非晶質炭素材料を含む請求項１に記載の薄膜トランジスタ。
  5. 前記活性層は、Ｍ１ＯａＮｂ（Ｍ１：単一金属又は金属の組み合わせ、ａ＞０、ｂ≧０）を含む材料から作製される請求項１に記載の薄膜トランジスタ。
  6. 前記活性層は、酸化インジウムガリウム亜鉛から作製される請求項５に記載の薄膜トランジスタ。
  7. 前記ゲート電極層のベース基板から離れる側に位置するパッシベーション層と、
    前記パッシベーション層のベース基板から離れる側に位置する画素電極層とを更に含む請求項２に記載の薄膜トランジスタ。
  8. 前記活性層の厚さは、４０ｎｍ～５０ｎｍの範囲内にある請求項１に記載の薄膜トランジスタ。
  9. 請求項１～８のいずれか一項に記載の薄膜トランジスタを含む表示機器。
  10. 薄膜トランジスタの製造方法であって、
    チャネル領域、第１電極接触領域と第２電極接触領域を含む活性層をベース基板上に形成する活性層形成段階と、
    非晶質炭素材料から作製される第１電極を前記第１電極接触領域のベース基板から離れる側に形成する第１電極形成段階と、
    非晶質炭素材料から作製される第２電極を前記第２電極接触領域のベース基板から離れる側に形成する第２電極形成段階とを含み、前記第１電極、第２電極の厚さは、２００ｎｍ～５００ｎｍの範囲内にあり、
    前記第１電極は、ソース電極であり、前記第２電極は、ドレイン電極であり、前記薄膜トランジスタは、トップゲート型薄膜トランジスタである、薄膜トランジスタの製造方法。
  11. 活性層形成段階、第１電極形成段階、第２電極形成段階は、
    半導体材料層と非晶質炭素材料層をベース基板に順に形成し、
    前記半導体材料層をパターニングして活性層を形成し、及び
    前記非晶質炭素材料層をパターニングして第１電極と第２電極を形成することを含む請求項１０に記載の薄膜トランジスタの製造方法。
  12. 単一マスクで半導体材料層と非晶質炭素材料層をパターニングして活性層、第１電極と第２電極を形成する請求項１１に記載の薄膜トランジスタの製造方法。
  13. 半導体材料をベース基板に蒸着させて半導体材料層を形成する段階と、非晶質炭素材料を前記半導体材料層に蒸着させて非晶質炭素材料層を前記半導体材料層のベース基板から離れる側に形成する段階によって、半導体材料層と非晶質炭素材料層を形成する請求項１１に記載の薄膜トランジスタの製造方法。
  14. マグネトロンスパッタリングプロセスによって非晶質材料を蒸着させる請求項１１に記載の薄膜トランジスタの製造方法。
  15. 単一マスクによる活性層、第１電極及び第２電極形成段階は、
    半導体材料をベース基板に蒸着させて半導体材料層を形成する段階と、
    非晶質炭素材料を前記半導体材料層に蒸着させて、前記半導体材料層のベース基板から離れる側に非晶質炭素材料層を形成する段階と、
    前記非晶質炭素材料層の半導体材料層から離れる側にフォトレジスト層を形成する段階と、
    ハーフトーンマスク又はグレイトーンマスクでフォトレジスト層を露光すると共に、露光後のフォトレジスト層を現像することによって、チャネル領域に対応し一部露光される第１部分と、第１電極接触領域と第２電極接触領域に対応し実質上露光されない第２部分と、完全に露光され、第１部分、第２部分以外の第３部分とを含むフォトレジストパターンを取得し、第３部分のフォトレジスト材料を除去する段階と、
    第３部分の半導体材料層と非晶質炭素材料層を除去して活性層を形成する段階と、
    第１部分のフォトレジスト層を除去すると共に、第２部分のフォトレジスト層を保留することによって、第１部分の非晶質炭素材料層を露出させる段階と、
    第１部分の非晶質炭素材料層を除去して第１電極と第２電極を形成する段階とを含む請求項１２に記載の薄膜トランジスタの製造方法。
  16. 前記半導体材料は、酸化インジウムガリウムスズを含み、
    １５体積％～３０体積％の範囲内の酸素を含む雰囲気で、前記半導体材料を気相蒸着処理によってベース基板に蒸着させる請求項１３または１５に記載の薄膜トランジスタの製造方法。
  17. 酸素を用いたドライエッチングによって第１部分と第３部分の非晶質炭素材料層を除去する請求項１５に記載の薄膜トランジスタの製造方法。
  18. 灰化によって第１部分のフォトレジスト層を除去する請求項１５に記載の薄膜トランジスタの製造方法。
  19. 活性層、第１電極及び第２電極形成段階の後に、
    ２３０度～４００度の範囲内のアニール温度で前記活性層をアニールすることを更に含む請求項１０に記載の薄膜トランジスタの製造方法。
  20. 前記活性層は、Ｍ１ＯａＮｂ（Ｍ１：単一金属又は金属の組み合わせ、ａ＞０、ｂ≧０）を含む半導体材料から作製される請求項１０に記載の薄膜トランジスタの製造方法。
JP2017550669A 2016-09-21 2016-09-21 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法 Active JP7060205B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/099573 WO2018053707A1 (en) 2016-09-21 2016-09-21 Thin film transistor, display substrate and display panel having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
JP2019532484A JP2019532484A (ja) 2019-11-07
JP7060205B2 true JP7060205B2 (ja) 2022-04-26

Family

ID=61689300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017550669A Active JP7060205B2 (ja) 2016-09-21 2016-09-21 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法

Country Status (5)

Country Link
US (1) US10204997B2 (ja)
EP (1) EP3516453A4 (ja)
JP (1) JP7060205B2 (ja)
CN (1) CN108474986B (ja)
WO (1) WO2018053707A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103203B (zh) * 2018-06-29 2021-03-05 武汉华星光电技术有限公司 一种cmos薄膜晶体管及其制作方法
US20200091274A1 (en) * 2018-09-18 2020-03-19 Abhishek Sharma Non-linear gate dielectric material for thin-film transistors
CN109860305B (zh) * 2018-12-25 2020-11-06 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN113437236B (zh) * 2021-06-23 2023-09-01 合肥鑫晟光电科技有限公司 显示面板及其制备方法
US20230102219A1 (en) * 2021-09-17 2023-03-30 Intel Corporation Graphitic carbon contacts for devices with oxide channels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080952A (ja) 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011108882A (ja) 2009-11-18 2011-06-02 Mitsui Mining & Smelting Co Ltd 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
JP2014175504A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014209601A (ja) 2013-03-27 2014-11-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104779302A (zh) 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144620A (en) 1981-02-27 1982-09-07 Daido Steel Co Ltd Half cut controller of material
JPS6229166A (ja) * 1985-07-29 1987-02-07 Oki Electric Ind Co Ltd 薄膜トランジスタ
US5219680A (en) * 1991-07-29 1993-06-15 Ultracell Incorporated Lithium rocking-chair rechargeable battery and electrode therefor
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
US5843393A (en) * 1997-07-28 1998-12-01 Motorola, Inc. Carbon electrode material for electrochemical cells and method of making same
KR100860134B1 (ko) * 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US7291970B2 (en) * 2002-09-11 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus with improved bank structure
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
JP4892814B2 (ja) * 2004-05-27 2012-03-07 凸版印刷株式会社 有機薄膜トランジスタの製造方法
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
KR101287198B1 (ko) * 2006-05-12 2013-07-16 엘지디스플레이 주식회사 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법
WO2008085251A1 (en) * 2007-01-05 2008-07-17 Bayer Healthcare Llc Electrochemical test sensor with light guide
KR100850495B1 (ko) 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US20120094176A1 (en) * 2009-02-10 2012-04-19 Gerold Neumann Power-Optimized And Energy-Density-Optimized Flat Electrodes For Electrochemcal Energy Stores
CN105226284B (zh) * 2009-07-01 2017-11-28 巴斯夫欧洲公司 超纯合成碳材料
CN101692439B (zh) * 2009-09-10 2011-12-21 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102269900B (zh) 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
US20140042390A1 (en) * 2011-02-16 2014-02-13 The Regents Of University Of California Interpenetrating networks of carbon nanostructures and nano-scale electroactive materials
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
CN103928470B (zh) * 2013-06-24 2017-06-13 上海天马微电子有限公司 一种氧化物半导体tft阵列基板及其制造方法
TWI566405B (zh) * 2013-11-08 2017-01-11 元太科技工業股份有限公司 有機無機混合型電晶體
KR20150070839A (ko) 2013-12-17 2015-06-25 삼성디스플레이 주식회사 표시장치의 제조방법
US20150179743A1 (en) 2013-12-19 2015-06-25 Intermolecular, Inc. Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
KR102360025B1 (ko) 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105575819A (zh) 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN109923698B (zh) * 2016-09-01 2024-04-26 特斯拉公司 储能器件电极制造的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080952A (ja) 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011108882A (ja) 2009-11-18 2011-06-02 Mitsui Mining & Smelting Co Ltd 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
JP2014175504A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014209601A (ja) 2013-03-27 2014-11-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104779302A (zh) 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN108474986A (zh) 2018-08-31
EP3516453A4 (en) 2020-05-06
US10204997B2 (en) 2019-02-12
JP2019532484A (ja) 2019-11-07
WO2018053707A1 (en) 2018-03-29
CN108474986B (zh) 2022-07-05
US20180254328A1 (en) 2018-09-06
EP3516453A1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
JP7060205B2 (ja) 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
US9312320B2 (en) Organic light emitting diode display and method for manufacturing the same
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
JP6416128B2 (ja) 薄膜トランジスターの製作方法
JP6004308B2 (ja) 薄膜デバイス
JP2008140984A (ja) 半導体素子、半導体素子の製造方法、及び表示装置
US9812579B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
US10431694B2 (en) Thin film transistor, display apparatus having the same, and fabricating method thereof
JP2017531322A (ja) 薄膜トランジスタアレイ基板
CN107799466B (zh) Tft基板及其制作方法
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP2015515121A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
KR20110075518A (ko) 어레이 기판의 제조방법
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
KR100608570B1 (ko) 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법
CN111613578A (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
TWI297547B (en) Manufacturing method for a thin film transistor
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device
KR20070072107A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210726

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210804

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210810

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211008

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211012

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211124

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220208

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220315

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7060205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150