JPS6229166A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6229166A JPS6229166A JP16731785A JP16731785A JPS6229166A JP S6229166 A JPS6229166 A JP S6229166A JP 16731785 A JP16731785 A JP 16731785A JP 16731785 A JP16731785 A JP 16731785A JP S6229166 A JPS6229166 A JP S6229166A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- etching
- film transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 45
- 239000007789 gas Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は薄膜トランジスタ、特にアモルファスシリコ
ン薄膜トランジスタに関する。
ン薄膜トランジスタに関する。
(従来の技術)
従来より、液晶表示装置の液晶駆動索f等として用いら
れる、種々の構造の薄膜トランジスタが提案されている
。このような薄膜トランジスタは例えば文献(アモルフ
ァス セミコンタクタ テクノロジ アンド デバイセ
ズ(AmorphousSemiconductor
Tecbnology & Devices) (4
9B2)オーム社 P、199〜210)に開示されて
いる。
れる、種々の構造の薄膜トランジスタが提案されている
。このような薄膜トランジスタは例えば文献(アモルフ
ァス セミコンタクタ テクノロジ アンド デバイセ
ズ(AmorphousSemiconductor
Tecbnology & Devices) (4
9B2)オーム社 P、199〜210)に開示されて
いる。
ffg4図(A)はアモルファスシリコン(以下、a−
3iと称することもある)薄膜トランジスタにおいて、
逆スタガ一方式と称される構造の薄膜トランジスタの要
部を示す断面図である。
3iと称することもある)薄膜トランジスタにおいて、
逆スタガ一方式と称される構造の薄膜トランジスタの要
部を示す断面図である。
図において、11は絶縁基板としてのガラス基板を示す
、このガラス基板11上には順次に、ゲート電極13と
、ゲート絶縁膜15と、能動層17としてのa−3if
iと、オーミック接合用n゛層19としてのnoa−8
i層と、このa−Si層上に互いに電2的に分離された
ソース電極21及びドレイン電極23とが設けられてい
る。
、このガラス基板11上には順次に、ゲート電極13と
、ゲート絶縁膜15と、能動層17としてのa−3if
iと、オーミック接合用n゛層19としてのnoa−8
i層と、このa−Si層上に互いに電2的に分離された
ソース電極21及びドレイン電極23とが設けられてい
る。
このような構造の8膜トランジスタを得るためには、そ
の製造工程中において、n″ a−3i層19上に設け
られたソース電ai21及びドレイン電極23をマスク
として、no a−3i層1日の領域(第4図(B)に
その領域の一部を斜線で示す)をエツチング除去して、
これら両電極21及び23を電気的に分離する必要があ
る。このn″ a−3i層19のエツチングは平行平板
型或はバレル型等のプラズマエツチング装置によりCF
4ガス又はCF4 と02との混合ガスを用いたドライ
エツチングで行うのが一般的である。ところで、これら
のエツチングガスを用いた場合は、n″ a−3i層1
9はもとより、能動層であるa−9i層17がほぼ同程
度のエツチング速度でエツチングされてしまう、従って
、a−3i層17の上に設けたn’a−Si層上9のみ
をエツチングし、下層のa−5i層17のエツチングが
行われないようにするためには、予め、n・ a−5i
層19のエツチング速度を測定しておき、エツチングに
際しn’a−3i層19の膜厚に応じたエツチング時間
を設定していた。
の製造工程中において、n″ a−3i層19上に設け
られたソース電ai21及びドレイン電極23をマスク
として、no a−3i層1日の領域(第4図(B)に
その領域の一部を斜線で示す)をエツチング除去して、
これら両電極21及び23を電気的に分離する必要があ
る。このn″ a−3i層19のエツチングは平行平板
型或はバレル型等のプラズマエツチング装置によりCF
4ガス又はCF4 と02との混合ガスを用いたドライ
エツチングで行うのが一般的である。ところで、これら
のエツチングガスを用いた場合は、n″ a−3i層1
9はもとより、能動層であるa−9i層17がほぼ同程
度のエツチング速度でエツチングされてしまう、従って
、a−3i層17の上に設けたn’a−Si層上9のみ
をエツチングし、下層のa−5i層17のエツチングが
行われないようにするためには、予め、n・ a−5i
層19のエツチング速度を測定しておき、エツチングに
際しn’a−3i層19の膜厚に応じたエツチング時間
を設定していた。
このようにして得た薄膜トランジスタを例えば液晶表示
装置の駆動素子として用いるような場合は、この薄膜ト
ランジスタを、−辺が2インチ(5,08cm)とか5
インチ(12,7cm)とかの正方形状の基板或はA4
サイズの大きさ等の大面積の基板に、多数個形成してい
た。
装置の駆動素子として用いるような場合は、この薄膜ト
ランジスタを、−辺が2インチ(5,08cm)とか5
インチ(12,7cm)とかの正方形状の基板或はA4
サイズの大きさ等の大面積の基板に、多数個形成してい
た。
(発明が解決しようとする問題点)
しかしながら、現状のプラズマエツチング装置では、広
い面精の基板全面に亘って形成されたn’a−5i層を
何れの個所でも均一なエツチング速度でエツチング出来
るということは期待できず、基板の各部でエツチング速
度が異なる。従って、基板全面を一様なエツチング時間
でエツチングすると、基板のある部分ではn’a−3i
Rが速いエツチング速度でエツチングされ、続いて下地
の能動層のa−3i層までエツチングされてしまったり
、一方、基板のある部分ではn’a−3i層が完全にエ
ツチングされず残存してしまうという問題点があった。
い面精の基板全面に亘って形成されたn’a−5i層を
何れの個所でも均一なエツチング速度でエツチング出来
るということは期待できず、基板の各部でエツチング速
度が異なる。従って、基板全面を一様なエツチング時間
でエツチングすると、基板のある部分ではn’a−3i
Rが速いエツチング速度でエツチングされ、続いて下地
の能動層のa−3i層までエツチングされてしまったり
、一方、基板のある部分ではn’a−3i層が完全にエ
ツチングされず残存してしまうという問題点があった。
又、このエツチング速度のバラツキの影響は一枚の基板
内のみにとどまらず、エツチング装置内に載置した複数
の基板間ではさらに大きく影響するという問題点があっ
た。。
内のみにとどまらず、エツチング装置内に載置した複数
の基板間ではさらに大きく影響するという問題点があっ
た。。
又、エツチング速度はエツチング装置でエツチングを行
う毎(バッチ毎)に同じエツチング速度となるように調
整されてはいるが、このエツチング速度も完全に一定と
することは不可能である。
う毎(バッチ毎)に同じエツチング速度となるように調
整されてはいるが、このエツチング速度も完全に一定と
することは不可能である。
従って、一様なエツチング時間でエツチングを行った場
合、各バッチ毎でゲート電極上に残存するa−Si層の
膜厚が異なるという問題点があった。
合、各バッチ毎でゲート電極上に残存するa−Si層の
膜厚が異なるという問題点があった。
さらに、a−5i層及びn−asl!を成膜する際の膜
厚も、一つの基板内、−回の成膜作業で成膜した複数の
基板間及びバッチ毎でバラツキが生じ、従って、一様な
エツチング速度やエツチング時間でエツチングを行った
のでは、前述したと同じ問題点が生じる。
厚も、一つの基板内、−回の成膜作業で成膜した複数の
基板間及びバッチ毎でバラツキが生じ、従って、一様な
エツチング速度やエツチング時間でエツチングを行った
のでは、前述したと同じ問題点が生じる。
このような能動層であるa−3i層の厚みのバラツキ及
び能動層上のno a−5i層の残存はa−3l膜トラ
ンジスタのオフ電流のバラツキを引き起こす原因となる
。
び能動層上のno a−5i層の残存はa−3l膜トラ
ンジスタのオフ電流のバラツキを引き起こす原因となる
。
この発明の目的は、上述した問題点を解決し、オフ電流
のバラツキの少ないアモルファスシリコン薄膜トランジ
スタを提供することにある。
のバラツキの少ないアモルファスシリコン薄膜トランジ
スタを提供することにある。
(問題点を解決するための手段)
この目的の達成を図るため、この発明によれば、絶縁基
板上に順次に、ゲート電極と、ゲート絶縁膜と、能動層
と、オーミック接合用n°層と、互いに分離されたソー
ス電極及びトレイン電極とを有する薄膜トランジスタに
おいて。
板上に順次に、ゲート電極と、ゲート絶縁膜と、能動層
と、オーミック接合用n°層と、互いに分離されたソー
ス電極及びトレイン電極とを有する薄膜トランジスタに
おいて。
オーミック接合用n°層をアモルファスカーボンを以っ
て構成したことを特徴とする。
て構成したことを特徴とする。
この発明の実施に当り、能動層をアモルファスシリコン
とするのが好適である。
とするのが好適である。
この発明の実施に当り、能動層をアモルファスシリコン
と、炭素、ゲルマニウム、窒素及び酸素から選ばれた一
種又は二種以上の元素との化合物とするのが好適である
。
と、炭素、ゲルマニウム、窒素及び酸素から選ばれた一
種又は二種以上の元素との化合物とするのが好適である
。
さらに、この発明の実施に当り、能動層をマイクロクリ
スタルシリコンとするのが好適である。
スタルシリコンとするのが好適である。
(作用)
このような構成によれば、能動層とオーミック接合用n
′層とは異なる材料で構成される。従って、エツチング
条件を選択することにより能動層は実質的にエツチング
せずに、オーミック接合用n°層のみを選択的にエツチ
ングするようにすることが出来る。従って、基板内及び
バッチ間でエツチング速度のバラツキが生じたり、又、
オーミック接合用n″層の成膜の際の厚みのバラツキが
生じても、このn′層の最大厚みの部分をエツチング出
来る程度に充分なエツチング時間の設定を行なうことが
出来る。さらに、このエツチング時間内に、薄いn″層
が速くエツチングされ、その下の能動層が露出してもこ
の能動層は実質的にエツチングされない。
′層とは異なる材料で構成される。従って、エツチング
条件を選択することにより能動層は実質的にエツチング
せずに、オーミック接合用n°層のみを選択的にエツチ
ングするようにすることが出来る。従って、基板内及び
バッチ間でエツチング速度のバラツキが生じたり、又、
オーミック接合用n″層の成膜の際の厚みのバラツキが
生じても、このn′層の最大厚みの部分をエツチング出
来る程度に充分なエツチング時間の設定を行なうことが
出来る。さらに、このエツチング時間内に、薄いn″層
が速くエツチングされ、その下の能動層が露出してもこ
の能動層は実質的にエツチングされない。
これがため、能動層がエツチングされて生じるa−3i
層の厚みのバラツキ及びエツチング時間不足によるn’
a−St層の残存は防止される。
層の厚みのバラツキ及びエツチング時間不足によるn’
a−St層の残存は防止される。
(実施例)
以下、第1図、第2図及び第3図を参照して、この発明
の一実施例につき説明する。尚、第1図において、第4
図に示した構成成分と同一の構成成分については同一の
符号を付して示す、又、これらの図はこの発明が理解出
来る程度に概略的に示しであるにすぎずその形状、寸法
及び配a関係は図示例に限定されるものではない。
の一実施例につき説明する。尚、第1図において、第4
図に示した構成成分と同一の構成成分については同一の
符号を付して示す、又、これらの図はこの発明が理解出
来る程度に概略的に示しであるにすぎずその形状、寸法
及び配a関係は図示例に限定されるものではない。
第1図はこの発明のa−3i薄膜トランジスタの要部を
示す断面図である。この図を参照してa−sis膜トラ
ンジスタの構造につき説明する。
示す断面図である。この図を参照してa−sis膜トラ
ンジスタの構造につき説明する。
図において、11は絶縁基板としてのガラス基板を示す
、このガラス基板11上には順次に、ゲート電極13と
、ゲート絶縁[5115と、能動層17としてのa−3
i層と、オーミック接合用n゛層25としてのn′アモ
ルファスカーボン層(以下、n’a−C層と称すること
もある)と、互いに電気的に分離したソース電極21及
びドレイン電極23とが設けである。
、このガラス基板11上には順次に、ゲート電極13と
、ゲート絶縁[5115と、能動層17としてのa−3
i層と、オーミック接合用n゛層25としてのn′アモ
ルファスカーボン層(以下、n’a−C層と称すること
もある)と、互いに電気的に分離したソース電極21及
びドレイン電極23とが設けである。
このような構造の薄膜トランジスタを得るためには、従
来と同様にその製造工程中において、ソース電8j21
及びドレイン電8i23をマスクとして、n’a−0層
25のソース電極21及びドレイン電極23が設けられ
た領域以外のn’a−0層25の領域をエツチング除去
して、これら両電極21及び23を電気的に分離する必
要がある。このn’a−0層25のエツチングを従来と
同様にCFa ガス或はCFa と02との混合ガスに
より行うのであれば、n’a−0層25のエツチング速
度はa−5i層17のエツチング速度より遅いため、n
′ a−C膜25のみを選択的にエツチングし、かつ、
エツチングする膜厚を制御することは難しい、ところが
、n’a−0層25はH2ガスを用いたドライエツチン
グが可能であり、一方a−5t層17はH2ガスを用い
たドライエツチングではほとんどエツチングされない、
従って、n’a−0層25のみを充分な選択比でエツチ
ングすることが出来る。
来と同様にその製造工程中において、ソース電8j21
及びドレイン電8i23をマスクとして、n’a−0層
25のソース電極21及びドレイン電極23が設けられ
た領域以外のn’a−0層25の領域をエツチング除去
して、これら両電極21及び23を電気的に分離する必
要がある。このn’a−0層25のエツチングを従来と
同様にCFa ガス或はCFa と02との混合ガスに
より行うのであれば、n’a−0層25のエツチング速
度はa−5i層17のエツチング速度より遅いため、n
′ a−C膜25のみを選択的にエツチングし、かつ、
エツチングする膜厚を制御することは難しい、ところが
、n’a−0層25はH2ガスを用いたドライエツチン
グが可能であり、一方a−5t層17はH2ガスを用い
たドライエツチングではほとんどエツチングされない、
従って、n’a−0層25のみを充分な選択比でエツチ
ングすることが出来る。
H2ガスによるn”a−C膜のエツチング速度はn−a
−CIIIの成膜条件により異なる。
−CIIIの成膜条件により異なる。
5IJz図は、この発明の発明者の実験による、a−C
膜のH2ガスによるエツチング速度を示した特性曲線図
である。この場合、横軸に成膜時のRFt力をとり、縦
軸にH2プラズマによるエツチング速度をとり、エツチ
ングのRF主電力パラメータとして、プロットして示し
である。尚、図中、■で示す曲線は、エツチング時のR
F主電力150Wにした時のエツチング速度を示す特性
向&!図である。同様に■及び■はそれぞれエツチング
時のRFi1!力を100W及び50Wとした時のエツ
チング速度を示す特性曲線図である。
膜のH2ガスによるエツチング速度を示した特性曲線図
である。この場合、横軸に成膜時のRFt力をとり、縦
軸にH2プラズマによるエツチング速度をとり、エツチ
ングのRF主電力パラメータとして、プロットして示し
である。尚、図中、■で示す曲線は、エツチング時のR
F主電力150Wにした時のエツチング速度を示す特性
向&!図である。同様に■及び■はそれぞれエツチング
時のRFi1!力を100W及び50Wとした時のエツ
チング速度を示す特性曲線図である。
尚、a−C膜の成膜はプラズマCvD法により行った。
その成膜条件は、原料ガスをC2H2とし、そのガス流
量を20cc/分とし1.基板温度を200℃とし、成
長槽内の真空度を0.5Torrとし、RF主電力10
〜160Wと変化させた。
量を20cc/分とし1.基板温度を200℃とし、成
長槽内の真空度を0.5Torrとし、RF主電力10
〜160Wと変化させた。
又、H2プラズマによるエツチング条件は、H2流量を
40cc/分とし、エツチング槽内の真空度を0.5T
orrとし、RF主電力それぞれ50,100,150
Wとした。
40cc/分とし、エツチング槽内の真空度を0.5T
orrとし、RF主電力それぞれ50,100,150
Wとした。
第2図からも明らかなように、H2プラズマによるa−
C膜のエツチング速度は1〜10A/SeCと実用的な
値が得られた。一方、H2プラズイにより同一のエツチ
ング条件でa−Si膜のエツチングを行ったところ、そ
のエツチング速度は0 、 OI A / s e c
以下であった。従ッテ、H2プラズマによるドライエツ
チングにより、a−C膜とa−5i膜とのエツチングを
100〜1000以上の選択比で行えることがわかった
。
C膜のエツチング速度は1〜10A/SeCと実用的な
値が得られた。一方、H2プラズイにより同一のエツチ
ング条件でa−Si膜のエツチングを行ったところ、そ
のエツチング速度は0 、 OI A / s e c
以下であった。従ッテ、H2プラズマによるドライエツ
チングにより、a−C膜とa−5i膜とのエツチングを
100〜1000以上の選択比で行えることがわかった
。
又、a−CgへのP(リン)元素のドーピングについて
は、あまり文献等のデータはないが、この発明の発明者
の実験によれば、a−C膜へのP元素のドーピングは充
分可能であり、従って、n−a−C膜の作製が行える。
は、あまり文献等のデータはないが、この発明の発明者
の実験によれば、a−C膜へのP元素のドーピングは充
分可能であり、従って、n−a−C膜の作製が行える。
第3図は、この発明の発明者の実験による、P元素又は
B(ポロン)元素をa−C膜にドーピングした際のドー
ピング量に対するa−C膜の導電率変化を示す特性曲線
図である。この場合、横軸にドーピング量をppm単位
でとり、縦軸に暗導電率をとリプロットして示す。尚1
図中、■で示す曲線はP元素を、■で示す曲線はB元素
を、それぞれa−Cgにドーピングした際の導電率変化
を示す特性曲線図である。又、■は不純物添加なしの際
のa−C膜の暗導2率を示す。
B(ポロン)元素をa−C膜にドーピングした際のドー
ピング量に対するa−C膜の導電率変化を示す特性曲線
図である。この場合、横軸にドーピング量をppm単位
でとり、縦軸に暗導電率をとリプロットして示す。尚1
図中、■で示す曲線はP元素を、■で示す曲線はB元素
を、それぞれa−Cgにドーピングした際の導電率変化
を示す特性曲線図である。又、■は不純物添加なしの際
のa−C膜の暗導2率を示す。
尚、この実験に用いたa−C膜はプラズマCVD法によ
り作製した。その際の成膜条件は、原料ガスをC2H2
とし、そのガス流量を20 Cc/分とし、RF主電力
160Wとし、第3図に示したガス流量比でP H3又
はB2 H6を導入した。
り作製した。その際の成膜条件は、原料ガスをC2H2
とし、そのガス流量を20 Cc/分とし、RF主電力
160Wとし、第3図に示したガス流量比でP H3又
はB2 H6を導入した。
第3図からも明らかなように、Pドープ又はBドーズ何
れの場合も、a−C膜に数1000〜110000pp
のドーピングを行うと、これにより出来た不純物添加の
a−C膜の暗導電率は5X10−5/Ωcmの値に達す
る。この暗導電率の値は、a−3tに不純物添加を行っ
た際の暗導電率の値と比較すると、−桁半程小さな値で
はあるが、簿膜トランジスタの能動層とゲート又はドレ
イン電極との間のす−ミック性を改善するという目的に
は充分な導電率である。実際、この発明の薄膜トランジ
スタを作成する際、オーミック接続用n′層として、a
−C膜にPH3を5000ppm(第3図の曲線Hのほ
ぼピーク値に対応するドーピング量)ドーピングして得
たn−a−C115iを用いたところ、ソース・ドレイ
ン間電流対ソース・トレイン間電圧特性は良好なオーミ
ック性を示した。尚、この時の薄膜トランジスタの寸法
はゲートaを10JLmとし、ゲート幡を300 jL
mとした。又、ゲート絶縁膜としてa−3iNxを用い
た。
れの場合も、a−C膜に数1000〜110000pp
のドーピングを行うと、これにより出来た不純物添加の
a−C膜の暗導電率は5X10−5/Ωcmの値に達す
る。この暗導電率の値は、a−3tに不純物添加を行っ
た際の暗導電率の値と比較すると、−桁半程小さな値で
はあるが、簿膜トランジスタの能動層とゲート又はドレ
イン電極との間のす−ミック性を改善するという目的に
は充分な導電率である。実際、この発明の薄膜トランジ
スタを作成する際、オーミック接続用n′層として、a
−C膜にPH3を5000ppm(第3図の曲線Hのほ
ぼピーク値に対応するドーピング量)ドーピングして得
たn−a−C115iを用いたところ、ソース・ドレイ
ン間電流対ソース・トレイン間電圧特性は良好なオーミ
ック性を示した。尚、この時の薄膜トランジスタの寸法
はゲートaを10JLmとし、ゲート幡を300 jL
mとした。又、ゲート絶縁膜としてa−3iNxを用い
た。
上述した実施例は、薄膜トランジスタの能動層としてア
モルファスシリコンを用いた例で説明−シたが、この能
動層とする物質はH2プラズマによりエツチングされ難
い物質、例えば、アモルファスシリコンと、炭素、ゲル
マニウム、窒素及び酸素から選ばれた一種又は二種以上
の元素との化合物でも良い、アモルファスシリコンと各
元素との化合物には、例えば、アモルファスシリコンカ
ーバイト、アモルファスシリコンゲルマニウム、アモル
ファスシリコンv素、アモルファスシリコン酸素等があ
る。
モルファスシリコンを用いた例で説明−シたが、この能
動層とする物質はH2プラズマによりエツチングされ難
い物質、例えば、アモルファスシリコンと、炭素、ゲル
マニウム、窒素及び酸素から選ばれた一種又は二種以上
の元素との化合物でも良い、アモルファスシリコンと各
元素との化合物には、例えば、アモルファスシリコンカ
ーバイト、アモルファスシリコンゲルマニウム、アモル
ファスシリコンv素、アモルファスシリコン酸素等があ
る。
さらに、この能動層を、アモルファスシリコンの中に微
結晶シリコンを入れた、H2プラズマによりエツチング
され難い、マイクロクリスタルシリコンと呼ばれる物質
としても良い。このマイクロクリスタルシリコンを用い
た素子はオフ電流のバラツキが小びくなるばかりでなく
、マイクロクリスタルシリコンは電fの移動度が大きい
。従って、マイクロクリスタルシリコンを能動層として
用いた素子は、従来の素fよりスイッチング速度が高ま
ることが期待出来る。
結晶シリコンを入れた、H2プラズマによりエツチング
され難い、マイクロクリスタルシリコンと呼ばれる物質
としても良い。このマイクロクリスタルシリコンを用い
た素子はオフ電流のバラツキが小びくなるばかりでなく
、マイクロクリスタルシリコンは電fの移動度が大きい
。従って、マイクロクリスタルシリコンを能動層として
用いた素子は、従来の素fよりスイッチング速度が高ま
ることが期待出来る。
(発明の効果)
上述した説明からも明らかなように、この発明によれば
、絶縁基板上に順次に、ゲート電極と、ゲート絶縁膜と
、能動層と、オーミック接合用n゛層と、互いに分離さ
れたソース電極及びドレイン電極とを有する薄膜トラン
ジスタにおいて、能動層とソース及びトレイン電極との
接続をオーミンクコンタクトとするため、オーミック接
合用n一層としてn’a−C膜を用いている。又、薄膜
トランジスタの能動層としてアモルファスシリコン又は
それとH2プラズマにより工・!チングされ難い物質と
の化合物を用いている。従って、ソース電極とドレイン
電極とを電気的に絶縁するため両電極が形成された以外
の領域のn″ a−C膜のエツチングを、例えばH2ガ
スによるプラズマエツチングにより行えば、H2ガスに
よってはアモルファスシリコン膜はほとんどエツチング
されないから、n’a−C膜のみをエツチングすること
が出来る。よって、エンチング時間を充分長い時間とす
れば、エツチング装置のエツチング速度分布のバラツキ
やn′ a−C膜成膜時の膜厚分布のバラツキに影響さ
れず、n’a−C膜のみを完全にエツチングすることが
出来る。又、能動層は実質的にはエツチングされない。
、絶縁基板上に順次に、ゲート電極と、ゲート絶縁膜と
、能動層と、オーミック接合用n゛層と、互いに分離さ
れたソース電極及びドレイン電極とを有する薄膜トラン
ジスタにおいて、能動層とソース及びトレイン電極との
接続をオーミンクコンタクトとするため、オーミック接
合用n一層としてn’a−C膜を用いている。又、薄膜
トランジスタの能動層としてアモルファスシリコン又は
それとH2プラズマにより工・!チングされ難い物質と
の化合物を用いている。従って、ソース電極とドレイン
電極とを電気的に絶縁するため両電極が形成された以外
の領域のn″ a−C膜のエツチングを、例えばH2ガ
スによるプラズマエツチングにより行えば、H2ガスに
よってはアモルファスシリコン膜はほとんどエツチング
されないから、n’a−C膜のみをエツチングすること
が出来る。よって、エンチング時間を充分長い時間とす
れば、エツチング装置のエツチング速度分布のバラツキ
やn′ a−C膜成膜時の膜厚分布のバラツキに影響さ
れず、n’a−C膜のみを完全にエツチングすることが
出来る。又、能動層は実質的にはエツチングされない。
これがため、ロフト間、バッチ間及び基板内での薄膜ト
ランジスタのオフ電流のバラツキを従来よりも小さくす
ることが出来る。
ランジスタのオフ電流のバラツキを従来よりも小さくす
ることが出来る。
第1図はこの発明のVj膜トランジスタの一実施例を示
す要部断面図、 第2図及び第3図はこの発明の薄膜トランジスタの説明
に供する線図、 754図(A)及びCB)は従来の薄膜トラ〉・ジスタ
の説明に供する線図である。 11・・・絶縁基板、 13・・・ゲート電極
15・・・ゲート絶縁膜、 17・・・能動層21
・・・ソース電極、23・・・ドレイン電極25・・・
アモルファスカーボン層。 if 蛇妹基猛 fJ ゲート盲参シ 15 勺′−ト すさ#月11 /7能動層 2f ソース電極 23゛ドし2ン震揄 25 アモルファス方−ボシ層 DΦか月の簿順トウンシ′ズタのIt’BJl訂第1図 第2図 lθ0 1000 /θθ00
/θ0Q00PH3or BzHt; / Cz
Hz (PPrn’)二の売口月の薄H!トフンシ゛ス
タの1tii81U第3図 4疋束の薄゛鱒トウンジスタのj面図 第4図 −一つ【Q□
す要部断面図、 第2図及び第3図はこの発明の薄膜トランジスタの説明
に供する線図、 754図(A)及びCB)は従来の薄膜トラ〉・ジスタ
の説明に供する線図である。 11・・・絶縁基板、 13・・・ゲート電極
15・・・ゲート絶縁膜、 17・・・能動層21
・・・ソース電極、23・・・ドレイン電極25・・・
アモルファスカーボン層。 if 蛇妹基猛 fJ ゲート盲参シ 15 勺′−ト すさ#月11 /7能動層 2f ソース電極 23゛ドし2ン震揄 25 アモルファス方−ボシ層 DΦか月の簿順トウンシ′ズタのIt’BJl訂第1図 第2図 lθ0 1000 /θθ00
/θ0Q00PH3or BzHt; / Cz
Hz (PPrn’)二の売口月の薄H!トフンシ゛ス
タの1tii81U第3図 4疋束の薄゛鱒トウンジスタのj面図 第4図 −一つ【Q□
Claims (4)
- (1)絶縁基板上に順次に、ゲート電極と、ゲート絶縁
膜と、能動層と、オーミック接合用n^+層と、互いに
分離されたソース電極及びドレイン電極とを有する薄膜
トランジスタにおいて、 オーミック接合用n^+層をアモルファスカーボンを以
って構成したこと を特徴とする薄膜トランジスタ。 - (2)能動層をアモルファスシリコンとしたことを特徴
とする特許請求の範囲第1項記載の薄膜トランジスタ。 - (3)能動層をアモルファスシリコンと、炭素、ゲルマ
ニウム、窒素及び酸素から選ばれた一種又は二種以上の
元素との化合物としたことを特徴とする特許請求の範囲
第1項記載の薄膜トランジスタ。 - (4)能動層をマイクロクリスタルシリコンとしたこと
を特徴とする特許請求の範囲第1項記載の薄膜トランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16731785A JPS6229166A (ja) | 1985-07-29 | 1985-07-29 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16731785A JPS6229166A (ja) | 1985-07-29 | 1985-07-29 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6229166A true JPS6229166A (ja) | 1987-02-07 |
Family
ID=15847505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16731785A Pending JPS6229166A (ja) | 1985-07-29 | 1985-07-29 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6229166A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0313977A (ja) * | 1989-06-13 | 1991-01-22 | Canon Inc | 現像装置 |
US8084371B2 (en) | 2009-11-23 | 2011-12-27 | Samsung Electronics Co., Ltd. | Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor |
US9423037B2 (en) | 2012-05-30 | 2016-08-23 | Kabushiki Kaisha Fujikin | Diaphragm with flange and annular ridge and diaphragm valve using the same |
EP3093888A1 (en) * | 2015-05-11 | 2016-11-16 | BOE Technology Group Co., Ltd. | Thin film transistor, method of fabricating the same, array substrate and display device |
EP3516453A4 (en) * | 2016-09-21 | 2020-05-06 | Boe Technology Group Co. Ltd. | THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF |
-
1985
- 1985-07-29 JP JP16731785A patent/JPS6229166A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0313977A (ja) * | 1989-06-13 | 1991-01-22 | Canon Inc | 現像装置 |
US8084371B2 (en) | 2009-11-23 | 2011-12-27 | Samsung Electronics Co., Ltd. | Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor |
US8310014B2 (en) | 2009-11-23 | 2012-11-13 | Samsung Electronics Co., Ltd. | Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor |
US9423037B2 (en) | 2012-05-30 | 2016-08-23 | Kabushiki Kaisha Fujikin | Diaphragm with flange and annular ridge and diaphragm valve using the same |
EP3093888A1 (en) * | 2015-05-11 | 2016-11-16 | BOE Technology Group Co., Ltd. | Thin film transistor, method of fabricating the same, array substrate and display device |
US9812579B2 (en) | 2015-05-11 | 2017-11-07 | Boe Technology Group Co., Ltd. | Thin film transistor, method of fabricating the same, array substrate and display device |
US10186617B2 (en) | 2015-05-11 | 2019-01-22 | Boe Technology Group Co., Ltd. | Thin film transistor, method of fabricating the same, array substrate and display device |
EP3516453A4 (en) * | 2016-09-21 | 2020-05-06 | Boe Technology Group Co. Ltd. | THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02168630A (ja) | 薄膜トランジスタの製造方法 | |
JPS6229166A (ja) | 薄膜トランジスタ | |
JPH05304171A (ja) | 薄膜トランジスタ | |
JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH02310932A (ja) | 逆スタガー型薄膜トランジスタの製造方法 | |
KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
CN107910378A (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
JP3170764B2 (ja) | シリコン系薄膜の選択成長方法、トップゲート型及びボトムゲート型薄膜トランジスタの製造方法 | |
JPH0564862B2 (ja) | ||
JPS631072A (ja) | 薄膜電界効果トランジスタ | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH04286339A (ja) | 半導体装置及びその製造方法 | |
JPH04323875A (ja) | 半導体装置の製造方法 | |
JPH0362972A (ja) | 薄膜トランジスタ | |
US5760420A (en) | Contact layer of a thin film transistor | |
JPH0435019A (ja) | 薄膜トランジスター | |
JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 | |
JPS61231767A (ja) | アクテイブマトリクス基板の製造方法 | |
JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
JPH055186B2 (ja) |