JPH0722130B2 - シリコン薄膜およびその作成方法 - Google Patents
シリコン薄膜およびその作成方法Info
- Publication number
- JPH0722130B2 JPH0722130B2 JP60264065A JP26406585A JPH0722130B2 JP H0722130 B2 JPH0722130 B2 JP H0722130B2 JP 60264065 A JP60264065 A JP 60264065A JP 26406585 A JP26406585 A JP 26406585A JP H0722130 B2 JPH0722130 B2 JP H0722130B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- amorphous
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はシリコン薄膜を低圧熱分解法（以下LPCVD法と
略す）で作成する方法に関する。
略す）で作成する方法に関する。
従来の技術 絶縁基板上にシリコン薄膜を形成する方法は、例えばジ
ャパン ジェイ オブ アプライド フィジックス（Jp
n J.of Applied Physics）の22巻第７号1983年発行のL4
38ページに述べられている。基板にはサファイアを用
い、バッファ層として直流四極スパッタ法で室温で作成
されたアモルファスシリコン膜を用い、その上に１気圧
で基板温度1000℃でシリコンエピタキシャル膜を得てい
る。
ャパン ジェイ オブ アプライド フィジックス（Jp
n J.of Applied Physics）の22巻第７号1983年発行のL4
38ページに述べられている。基板にはサファイアを用
い、バッファ層として直流四極スパッタ法で室温で作成
されたアモルファスシリコン膜を用い、その上に１気圧
で基板温度1000℃でシリコンエピタキシャル膜を得てい
る。
一方、従来からLPCVD法によってシリコン薄膜を作成す
る場合は、基板温度は600〜650℃程度で、温度は故意に
は変えずに作成していた。また、気体状シリコン化合物
を希釈してLPCVD法で作成する場合、希釈ガスは組成が
一定していた。
る場合は、基板温度は600〜650℃程度で、温度は故意に
は変えずに作成していた。また、気体状シリコン化合物
を希釈してLPCVD法で作成する場合、希釈ガスは組成が
一定していた。
発明が解決しようとする問題点 エピタキシャルシリコン薄膜を形成する場合は基板温度
が1000℃であるため、大型で均熱長の長い電気炉を使用
しなければならない。さらに半導体層を重ねる場合、下
側の半導体層中の不純物が成膜中に拡散し、微細な素子
構造を構成することが難しかった。
が1000℃であるため、大型で均熱長の長い電気炉を使用
しなければならない。さらに半導体層を重ねる場合、下
側の半導体層中の不純物が成膜中に拡散し、微細な素子
構造を構成することが難しかった。
これら欠点を解決するために開発されたのがLPCVD法で
ある。従来のLPCVD法では、アモルファス状のシリコン
薄膜を形成する場合はシリコン薄膜はなめらかな表面を
持っているが、アモルファス状のシリコンであるためキ
ャリアの易動度が小さく、これで半導体素子を作成する
と特性が悪かった。一方、結晶の配向面がはっきりと現
れるシリコン薄膜は、キャリアの易動度が大きくなるが
基板上に形成すると白汚し、基板上にあるゴム，汚れ，
キズ等で不均一性が強調され、特性のそろった半導体素
子を得るのが難しかった。
ある。従来のLPCVD法では、アモルファス状のシリコン
薄膜を形成する場合はシリコン薄膜はなめらかな表面を
持っているが、アモルファス状のシリコンであるためキ
ャリアの易動度が小さく、これで半導体素子を作成する
と特性が悪かった。一方、結晶の配向面がはっきりと現
れるシリコン薄膜は、キャリアの易動度が大きくなるが
基板上に形成すると白汚し、基板上にあるゴム，汚れ，
キズ等で不均一性が強調され、特性のそろった半導体素
子を得るのが難しかった。
問題点を解決するための手段 本発明は、以上のような問題点を解決するため、表面が
なめらかで白汚がなく、かつ結晶配向性がはっきり現れ
るシリコン薄膜を提供するものである。本発明かかるシ
リコン薄膜は、同一製造装置内において連続で作成でき
るものである。
なめらかで白汚がなく、かつ結晶配向性がはっきり現れ
るシリコン薄膜を提供するものである。本発明かかるシ
リコン薄膜は、同一製造装置内において連続で作成でき
るものである。
シリコン薄膜の構成は少なくとも二層構造であり基板に
近い側ではアモルファス状の薄膜に、もう一方の層は結
晶配向性がはっきり現れる薄膜にするものである。この
構成を得る第１の手段は、基板に第１層を堆積する際ア
モルファス状のシリコン薄膜が得られる低い基板温度に
し、次に第２層では結晶配向性が現れるシリコン薄膜が
得られる高い基板温度にして作成するものである。これ
は、装置内の設定温度を場所によって変えるか時間をみ
はからって変えれば良い。
近い側ではアモルファス状の薄膜に、もう一方の層は結
晶配向性がはっきり現れる薄膜にするものである。この
構成を得る第１の手段は、基板に第１層を堆積する際ア
モルファス状のシリコン薄膜が得られる低い基板温度に
し、次に第２層では結晶配向性が現れるシリコン薄膜が
得られる高い基板温度にして作成するものである。これ
は、装置内の設定温度を場所によって変えるか時間をみ
はからって変えれば良い。
第２の手段は、シリコン化合物の希釈ガスを変える方法
である。同一の基板温度であってもHeの場合はアモルフ
ァス状の薄膜が得られ、N2の場合は多結晶薄膜が得られ
ることを発見したことに基づくので、基板に近い層はHe
で希釈し、次にN2で希釈してシリコン薄膜を二層堆積す
るものである。この方法も装置内の希釈ガスを所定の時
間で切り換えれば実現できるものである。
である。同一の基板温度であってもHeの場合はアモルフ
ァス状の薄膜が得られ、N2の場合は多結晶薄膜が得られ
ることを発見したことに基づくので、基板に近い層はHe
で希釈し、次にN2で希釈してシリコン薄膜を二層堆積す
るものである。この方法も装置内の希釈ガスを所定の時
間で切り換えれば実現できるものである。
作用 このような方法を用いることにより、第２の多結晶薄膜
のストレスを第１のアモルファス薄膜が吸収するという
機能によって二層構造の薄膜の表面は結晶配向がはっき
り現れており、しかも表面がなめらかで均一なシリコン
薄膜が得られる。
のストレスを第１のアモルファス薄膜が吸収するという
機能によって二層構造の薄膜の表面は結晶配向がはっき
り現れており、しかも表面がなめらかで均一なシリコン
薄膜が得られる。
実 施 例 以下、本発明の実施例について説明する。
実施例１ 石英ガラス基板を用い、SiH42OsccM,He6OsccMの混合ガ
スをLPCVD装置内に導入し、真空度が約0.5Torrになるよ
う排気量を制御する。基板温度を610℃の場合と630℃の
場合２通り行ない、それぞれ堆積時間は60分間であっ
た。表面状態は610℃の場合はなめらかであり、630℃の
場合は白汚していた。注意深く洗浄しないと、630℃の
場合は堆積ムラが生じた。Ｘ線回折から610℃の場合は
何らピークは現れなかったが、630℃の場合は（220）等
いくつかのピークが現れて多結晶であることがわかっ
た。
スをLPCVD装置内に導入し、真空度が約0.5Torrになるよ
う排気量を制御する。基板温度を610℃の場合と630℃の
場合２通り行ない、それぞれ堆積時間は60分間であっ
た。表面状態は610℃の場合はなめらかであり、630℃の
場合は白汚していた。注意深く洗浄しないと、630℃の
場合は堆積ムラが生じた。Ｘ線回折から610℃の場合は
何らピークは現れなかったが、630℃の場合は（220）等
いくつかのピークが現れて多結晶であることがわかっ
た。
石英ガラス基板、SiH42OsccM,真空度0.5Torr、基板温度
610℃は換えずに、SiH4の希釈ガスとしてN2ガス60sccM
を用いると、Ｘ線回折パターンに（220）等のピークが
発生し、多結晶であることがわかった。
610℃は換えずに、SiH4の希釈ガスとしてN2ガス60sccM
を用いると、Ｘ線回折パターンに（220）等のピークが
発生し、多結晶であることがわかった。
このような事実をもとに本発明による二層構造のシリコ
ン薄膜を作成し半導体素子の応用例としてTFTを作成し
た。以下その方法を示す。SiH42OsccM,He60sccM,真空度
0.5Torr、石英ガラス基板１の基板温度が610℃の条件で
１〜５分間アモルファス状シリコン薄膜２を20〜500Å
堆積し、次に基板温度を630〜650℃に上昇して60分間多
結晶状シリコン薄膜３を約5000Å堆積した。Ｘ線回折パ
ターンから、（220）のピークは630℃〜650℃で単一層
を堆積させたピークよりも大きなピークが得られ、しか
も、シリコン薄膜表面は白汚せずなめらかであった。電
気炉に温度勾配を設けて基板を移動させることによって
基板温度を変える方法、電気炉自体の温度を変える方
法、いずれの方法でも同様な薄膜が得られた。
ン薄膜を作成し半導体素子の応用例としてTFTを作成し
た。以下その方法を示す。SiH42OsccM,He60sccM,真空度
0.5Torr、石英ガラス基板１の基板温度が610℃の条件で
１〜５分間アモルファス状シリコン薄膜２を20〜500Å
堆積し、次に基板温度を630〜650℃に上昇して60分間多
結晶状シリコン薄膜３を約5000Å堆積した。Ｘ線回折パ
ターンから、（220）のピークは630℃〜650℃で単一層
を堆積させたピークよりも大きなピークが得られ、しか
も、シリコン薄膜表面は白汚せずなめらかであった。電
気炉に温度勾配を設けて基板を移動させることによって
基板温度を変える方法、電気炉自体の温度を変える方
法、いずれの方法でも同様な薄膜が得られた。
次にシリコン薄膜３の表面を200〜300Å酸化させ保護膜
とした後、島状にシリコン薄膜2,3をエッチングし、200
〜300Åの保護酸化膜を除いた後、シリコン薄膜２を酸
化させてゲート酸化膜11を作成する（第２図（ａ））。
とした後、島状にシリコン薄膜2,3をエッチングし、200
〜300Åの保護酸化膜を除いた後、シリコン薄膜２を酸
化させてゲート酸化膜11を作成する（第２図（ａ））。
ゲート酸化膜11にソース，ドレイン電極用のコンタクト
ホール12,13をあけ、リンをそのホールからイオン注入
する。これは電極とシリコン薄膜３とのオーミック接触
を確保するためである。イオン注入した後熱処理する
と、ｎ型領域14,15ができる。これに、金属蒸着膜例え
ばAl蒸着膜によってゲート電極16およびソース，ドレイ
ン電極17,18を形成する。（第２図（ｂ）） 以上のようにしてTFTを作成した。このように二重構造
で、しかも同一製造装置内で作成したシリコン薄膜を用
いたTFTは、従来のシリコン薄膜を用いて作成したTFTに
比べ、大きなON/OFF比が得られた。
ホール12,13をあけ、リンをそのホールからイオン注入
する。これは電極とシリコン薄膜３とのオーミック接触
を確保するためである。イオン注入した後熱処理する
と、ｎ型領域14,15ができる。これに、金属蒸着膜例え
ばAl蒸着膜によってゲート電極16およびソース，ドレイ
ン電極17,18を形成する。（第２図（ｂ）） 以上のようにしてTFTを作成した。このように二重構造
で、しかも同一製造装置内で作成したシリコン薄膜を用
いたTFTは、従来のシリコン薄膜を用いて作成したTFTに
比べ、大きなON/OFF比が得られた。
実施例２ SiH42OsccM,He60sccM,真空度0.5Torr,基板温度610℃の
条件で１〜５分間アモルファス状シリコン薄膜を20〜50
0Å堆積し、次にHe60sccMの代わりにN2を60sccM流しな
がら、60分間多結晶のシリコン薄膜を約4000Å堆積し
た。Ｘ線回折パターンから実施例３と同様（220）の大
きなピークが観察された。希釈ガスをHeからN2に変える
とき、SiH4を止めた場合すなわち堆積を中断した場合
も、HeからN2に序々にこれら混合比を変えながら堆積を
中断しなかった場合も、同様なシリコン薄膜が得られ
た。また、HeやN2にH2を混合させた場合SiH4との混合比
によっては堆積速度が低下したが、Ｘ線回折パターンは
同様なものが得られ、表面はなめらかであった。
条件で１〜５分間アモルファス状シリコン薄膜を20〜50
0Å堆積し、次にHe60sccMの代わりにN2を60sccM流しな
がら、60分間多結晶のシリコン薄膜を約4000Å堆積し
た。Ｘ線回折パターンから実施例３と同様（220）の大
きなピークが観察された。希釈ガスをHeからN2に変える
とき、SiH4を止めた場合すなわち堆積を中断した場合
も、HeからN2に序々にこれら混合比を変えながら堆積を
中断しなかった場合も、同様なシリコン薄膜が得られ
た。また、HeやN2にH2を混合させた場合SiH4との混合比
によっては堆積速度が低下したが、Ｘ線回折パターンは
同様なものが得られ、表面はなめらかであった。
なお、SiH4の代わりに、SiHCl3,SiH2Cl2,SiH3Cl,Si2H6
を用いても、堆積速度は変わるものの実施例で示したよ
うな同様な薄膜が得られた。
を用いても、堆積速度は変わるものの実施例で示したよ
うな同様な薄膜が得られた。
このようにして作成したシリコン薄膜を用いても実施例
１で示したのと同様な特性を持つTFTが作成された。
１で示したのと同様な特性を持つTFTが作成された。
発明の効果 基板側からアモルファス状のシリコン薄膜、多結晶より
なるシリコン薄膜の順に同一装置内で堆積されたシリコ
ン薄膜を用いてTFT（薄膜トランジスタ）を作成する
と、キャリアの易動度が大きくなったために、ON電流が
約１桁増加した。
なるシリコン薄膜の順に同一装置内で堆積されたシリコ
ン薄膜を用いてTFT（薄膜トランジスタ）を作成する
と、キャリアの易動度が大きくなったために、ON電流が
約１桁増加した。
また装置を一台使用するだけで、二層構造を持つ良質の
シリコン薄膜を作成することができるため工業的にも有
意義である。
シリコン薄膜を作成することができるため工業的にも有
意義である。
第１図は本発明の一実施例による二層構造のシリコン薄
膜を示す図、第２図は本発明によるシリコン薄膜を用い
てTFTを作成するプロセスを示す図である。 ２……アモルファス状シリコン薄膜、３……多結晶状シ
リコン薄膜、11……ゲート酸化膜、16……ゲート電極、
17,18……ソース，ドレイン電極。
膜を示す図、第２図は本発明によるシリコン薄膜を用い
てTFTを作成するプロセスを示す図である。 ２……アモルファス状シリコン薄膜、３……多結晶状シ
リコン薄膜、11……ゲート酸化膜、16……ゲート電極、
17,18……ソース，ドレイン電極。
フロントページの続き (72)発明者 平尾 孝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭51−128268（ＪＰ，Ａ)
Claims (3)
- 【請求項１】非晶質かつ絶縁性の基板上に、低圧熱分解
法によって作成された、Ｘ線、電子線等による回折パタ
ーンから結晶面を示すピークが現れない第１のシリコン
薄膜、上記第１のシリコン薄膜上に少なくともＸ線また
は電子線等による回折パターンから結晶面を示すピーク
が現れる低圧熱分解法によって作成された第２のシリコ
ン薄膜を少なくとも構成要素とすることを特徴とするシ
リコン薄膜。 - 【請求項２】非晶質かつ絶縁性の基板上に、気体状シリ
コン化合物を低圧で熱分解して少なくとも２層よりなる
シリコン薄膜を作成するに際し、上記基板に近い側のシ
リコン薄膜がアモルファス状になり、もう一方の膜が多
結晶になるよう互いの膜の熱分解温度を異ならせて作成
することを特徴とするシリコン薄膜の作成方法。 - 【請求項３】非晶質かつ絶縁性の基板上に、気体状シリ
コン化合物を低圧で熱分解して少なくとも２層よりなる
シリコン薄膜を作成するに際し、上記基板に近い側のシ
リコン薄膜がアモルファス状になるよう上記気体状シリ
コン化合物をHeとH2との混合ガスで希釈し、もう一方の
膜が多結晶になるよう上記気体状シリコン化合物をN2ま
たはN2H2との混合ガスで希釈することを特徴とするシリ
コン薄膜の作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264065A JPH0722130B2 (ja) | 1985-11-25 | 1985-11-25 | シリコン薄膜およびその作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264065A JPH0722130B2 (ja) | 1985-11-25 | 1985-11-25 | シリコン薄膜およびその作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62124736A JPS62124736A (ja) | 1987-06-06 |
| JPH0722130B2 true JPH0722130B2 (ja) | 1995-03-08 |
Family
ID=17398035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264065A Expired - Lifetime JPH0722130B2 (ja) | 1985-11-25 | 1985-11-25 | シリコン薄膜およびその作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722130B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01152719A (ja) * | 1987-12-10 | 1989-06-15 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法 |
| JPH0799771B2 (ja) * | 1992-06-26 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 皮膜中の応力を制御する方法 |
| US20090065816A1 (en) * | 2007-09-11 | 2009-03-12 | Applied Materials, Inc. | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure |
| KR101489306B1 (ko) * | 2013-10-21 | 2015-02-11 | 주식회사 유진테크 | 어모퍼스 실리콘막의 증착 방법 및 증착 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
-
1985
- 1985-11-25 JP JP60264065A patent/JPH0722130B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62124736A (ja) | 1987-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716857A (en) | Method for manufacturing a semiconductor device | |
| US6338990B1 (en) | Method for fabricating thin-film transistor | |
| US20060121657A1 (en) | Method for manufacturing a semconductor device | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US5620924A (en) | Method of preventing deterioration of film quality of transparent conductive film | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JPH0290568A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3430565B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| KR960010339B1 (ko) | 반도체장치 제조방법 | |
| JP3193813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05145074A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06120137A (ja) | 単結晶シリコン薄膜の形成方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPH07321044A (ja) | 半導体装置の製造方法 | |
| JPH05291565A (ja) | 半導体装置の製造方法 |