JPH07321044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07321044A JPH07321044A JP10636894A JP10636894A JPH07321044A JP H07321044 A JPH07321044 A JP H07321044A JP 10636894 A JP10636894 A JP 10636894A JP 10636894 A JP10636894 A JP 10636894A JP H07321044 A JPH07321044 A JP H07321044A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- doped silicon
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極やキャパシタ電極などに用いる低
抵抗の多結晶シリコン薄膜を形成する半導体装置の製造
方法に関し、表面の平坦性に優れた低抵抗の多結晶シリ
コン薄膜を堆積することができる半導体装置の製造方法
を提供する。 【構成】 下地基板１０上にリンを含有した多結晶シリ
コン薄膜１６を形成する工程を含む半導体装置の製造方
法において、下地基板１０上に、非晶質のノンドープシ
リコン薄膜１２を堆積する工程と、ノンドープシリコン
薄膜１２上に、リンを含有した非晶質のドープトシリコ
ン薄膜１４を堆積する工程と、ノンドープシリコン薄膜
１２及びドープトシリコン薄膜１４を堆積した下地基板
１０を熱処理し、ノンドープシリコン薄膜１２及びドー
プトシリコン薄膜１４を結晶化する工程とにより構成す
る。
抵抗の多結晶シリコン薄膜を形成する半導体装置の製造
方法に関し、表面の平坦性に優れた低抵抗の多結晶シリ
コン薄膜を堆積することができる半導体装置の製造方法
を提供する。 【構成】 下地基板１０上にリンを含有した多結晶シリ
コン薄膜１６を形成する工程を含む半導体装置の製造方
法において、下地基板１０上に、非晶質のノンドープシ
リコン薄膜１２を堆積する工程と、ノンドープシリコン
薄膜１２上に、リンを含有した非晶質のドープトシリコ
ン薄膜１４を堆積する工程と、ノンドープシリコン薄膜
１２及びドープトシリコン薄膜１４を堆積した下地基板
１０を熱処理し、ノンドープシリコン薄膜１２及びドー
プトシリコン薄膜１４を結晶化する工程とにより構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ゲート電極やキャパシ
タ電極などに用いる低抵抗の多結晶シリコン薄膜を形成
する半導体装置の製造方法に関する。
タ電極などに用いる低抵抗の多結晶シリコン薄膜を形成
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化にともない配
線幅は狭くなり、配線層は薄膜化している。このため配
線層の電気抵抗は増加し、信号伝達遅延時間を増大する
一つの原因となっている。素子の電気抵抗に起因するこ
のような問題を改善するために、電極や配線材料にはよ
り電気抵抗の低い材料が求められている。現在のシリコ
ンデバイスにおける重要な配線材料の一つとして多結晶
シリコンが挙げられるが、多結晶シリコンにおいても同
様に低抵抗化する必要がある。
線幅は狭くなり、配線層は薄膜化している。このため配
線層の電気抵抗は増加し、信号伝達遅延時間を増大する
一つの原因となっている。素子の電気抵抗に起因するこ
のような問題を改善するために、電極や配線材料にはよ
り電気抵抗の低い材料が求められている。現在のシリコ
ンデバイスにおける重要な配線材料の一つとして多結晶
シリコンが挙げられるが、多結晶シリコンにおいても同
様に低抵抗化する必要がある。
【０００３】従来、多結晶シリコン薄膜を堆積するに
は、ＳｉＨ4（シラン）等のシリコンの原料ガスと、Ｐ
Ｈ3（フォスフィン）等のドーピングガスを用いた化学
気相成長（ＣＶＤ）法が一般に用いられていた。
は、ＳｉＨ4（シラン）等のシリコンの原料ガスと、Ｐ
Ｈ3（フォスフィン）等のドーピングガスを用いた化学
気相成長（ＣＶＤ）法が一般に用いられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法では、不純物を高濃度に添加
した領域では形成した多結晶シリコン薄膜の表面が荒
れ、また、多結晶シリコン薄膜の比抵抗も十分に下がら
ないという問題があった。本発明の目的は、表面の平坦
性に優れた低抵抗の多結晶シリコン薄膜を堆積すること
ができる半導体装置の製造方法を提供することにある。
来の半導体装置の製造方法では、不純物を高濃度に添加
した領域では形成した多結晶シリコン薄膜の表面が荒
れ、また、多結晶シリコン薄膜の比抵抗も十分に下がら
ないという問題があった。本発明の目的は、表面の平坦
性に優れた低抵抗の多結晶シリコン薄膜を堆積すること
ができる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、下地基板上
にリンを含有した多結晶シリコン薄膜を形成する工程を
含む半導体装置の製造方法において、前記下地基板上
に、非晶質のノンドープシリコン薄膜を堆積する工程
と、前記ノンドープシリコン薄膜上に、リンを含有した
非晶質のドープトシリコン薄膜を堆積する工程と、前記
ノンドープシリコン薄膜及び前記ドープトシリコン薄膜
を堆積した前記下地基板を熱処理し、前記ノンドープシ
リコン薄膜及び前記ドープトシリコン薄膜を結晶化する
工程とを有することを特徴とした半導体装置の製造方法
により達成される。
にリンを含有した多結晶シリコン薄膜を形成する工程を
含む半導体装置の製造方法において、前記下地基板上
に、非晶質のノンドープシリコン薄膜を堆積する工程
と、前記ノンドープシリコン薄膜上に、リンを含有した
非晶質のドープトシリコン薄膜を堆積する工程と、前記
ノンドープシリコン薄膜及び前記ドープトシリコン薄膜
を堆積した前記下地基板を熱処理し、前記ノンドープシ
リコン薄膜及び前記ドープトシリコン薄膜を結晶化する
工程とを有することを特徴とした半導体装置の製造方法
により達成される。
【０００６】また、上述した半導体装置の製造方法にお
いて、前記ノンドープシリコン薄膜の膜厚は５ｎｍ以下
であることを特徴とした半導体装置の製造方法により達
成される。また、上述した半導体装置の製造方法におい
て、前記ドープトシリコン薄膜に含有されるリンの密度
は１×１０19ｃｍ-3以上であることを特徴とする半導体
装置の製造方法により達成される。
いて、前記ノンドープシリコン薄膜の膜厚は５ｎｍ以下
であることを特徴とした半導体装置の製造方法により達
成される。また、上述した半導体装置の製造方法におい
て、前記ドープトシリコン薄膜に含有されるリンの密度
は１×１０19ｃｍ-3以上であることを特徴とする半導体
装置の製造方法により達成される。
【０００７】また、上述した半導体装置の製造方法にお
いて、前記ノンドープシリコン薄膜及び前記ドープトシ
リコン薄膜を結晶化する熱処理方法は、９００℃以下の
温度における電気炉アニールであることを特徴とする半
導体装置の製造方法により達成される。また、上述した
半導体装置の製造方法において、前記ノンドープシリコ
ン薄膜及び前記ドープトシリコン薄膜を結晶化する熱処
理方法は、９００℃以上の温度における短時間アニール
であることを特徴とする半導体装置の製造方法により達
成される。
いて、前記ノンドープシリコン薄膜及び前記ドープトシ
リコン薄膜を結晶化する熱処理方法は、９００℃以下の
温度における電気炉アニールであることを特徴とする半
導体装置の製造方法により達成される。また、上述した
半導体装置の製造方法において、前記ノンドープシリコ
ン薄膜及び前記ドープトシリコン薄膜を結晶化する熱処
理方法は、９００℃以上の温度における短時間アニール
であることを特徴とする半導体装置の製造方法により達
成される。
【０００８】
【作用】本発明によれば、ノンドープシリコン薄膜を堆
積後、連続してドープトシリコン薄膜を堆積することに
より、ドープトシリコン薄膜中に不純物を高濃度にドー
ピングする場合にも、ＰＨ3が基板に吸着して堆積表面
を覆う現象が発生しないので、比抵抗が低く、表面平坦
性に優れた多結晶シリコン薄膜を形成することができ
る。
積後、連続してドープトシリコン薄膜を堆積することに
より、ドープトシリコン薄膜中に不純物を高濃度にドー
ピングする場合にも、ＰＨ3が基板に吸着して堆積表面
を覆う現象が発生しないので、比抵抗が低く、表面平坦
性に優れた多結晶シリコン薄膜を形成することができ
る。
【０００９】
【実施例】本発明の実施例による半導体装置の製造方法
を図１乃至図５に示す。図１は本発明の実施例による半
導体装置の製造方法を示す工程図、図２は本発明の実施
例により形成されるシリコン薄膜の構成を示す図、図３
は堆積した多結晶シリコン薄膜における不純物濃度と比
抵抗の関係を示す図、図４及び図５は本発明の実施例に
より堆積した多結晶シリコン薄膜の表面をノマルスキー
微分干渉顕微鏡により観察した結果を示す図である。
を図１乃至図５に示す。図１は本発明の実施例による半
導体装置の製造方法を示す工程図、図２は本発明の実施
例により形成されるシリコン薄膜の構成を示す図、図３
は堆積した多結晶シリコン薄膜における不純物濃度と比
抵抗の関係を示す図、図４及び図５は本発明の実施例に
より堆積した多結晶シリコン薄膜の表面をノマルスキー
微分干渉顕微鏡により観察した結果を示す図である。
【００１０】まず、本実施例による半導体装置の製造方
法を説明する。本実施例は、ドープトシリコン薄膜を堆
積する前に、ノンドープシリコン薄膜を堆積することに
特徴がある。即ち、図１に示すようにステップＳ１にて
下地基板１０を加熱した後、ステップＳ２にて膜厚約２
ｎｍの非晶質のノンドープシリコン薄膜１２を堆積し
た。ノンドープシリコン薄膜１２は、シリコン源として
Ｓｉ2Ｈ6（ジシラン）を２０ｓｃｃｍの流量で、キャリ
アガスとしてＨ2を１ｓｌｍの流量で流し、ＣＶＤ法に
より堆積した。なお、基板温度は４６０℃、堆積速度は
１０ｎｍ／ｍｉｎとした。
法を説明する。本実施例は、ドープトシリコン薄膜を堆
積する前に、ノンドープシリコン薄膜を堆積することに
特徴がある。即ち、図１に示すようにステップＳ１にて
下地基板１０を加熱した後、ステップＳ２にて膜厚約２
ｎｍの非晶質のノンドープシリコン薄膜１２を堆積し
た。ノンドープシリコン薄膜１２は、シリコン源として
Ｓｉ2Ｈ6（ジシラン）を２０ｓｃｃｍの流量で、キャリ
アガスとしてＨ2を１ｓｌｍの流量で流し、ＣＶＤ法に
より堆積した。なお、基板温度は４６０℃、堆積速度は
１０ｎｍ／ｍｉｎとした。
【００１１】次いでステップＳ３にて、膜厚約１００ｎ
ｍのＰ（リン）をドープした非晶質のドープトシリコン
薄膜１４を堆積する。ドープトシリコン薄膜１４は、シ
リコン源としてＳｉ2Ｈ6（ジシラン）を２０ｓｃｃｍの
流量で、不純物源として２０％ＰＨ3を１〜１００ｓｃ
ｃｍの流量で、キャリアガスとしてＨ2を１ｓｌｍの流
量で流し、ＣＶＤ法により堆積した。なお、基板温度は
４６０℃、堆積速度は１０ｎｍ／ｍｉｎとした。
ｍのＰ（リン）をドープした非晶質のドープトシリコン
薄膜１４を堆積する。ドープトシリコン薄膜１４は、シ
リコン源としてＳｉ2Ｈ6（ジシラン）を２０ｓｃｃｍの
流量で、不純物源として２０％ＰＨ3を１〜１００ｓｃ
ｃｍの流量で、キャリアガスとしてＨ2を１ｓｌｍの流
量で流し、ＣＶＤ法により堆積した。なお、基板温度は
４６０℃、堆積速度は１０ｎｍ／ｍｉｎとした。
【００１２】次いで、窒素雰囲気中で７５０℃３０分間
の熱処理を行い、Ｐの活性化とシリコン薄膜の結晶化を
行った（ステップＳ４）。このようにして、下地基板１
０上に多結晶シリコン薄膜１６を形成した（図２）。比
較例として、従来の方法により多結晶シリコン薄膜を形
成した。次に、比較例による多結晶シリコン薄膜の成膜
方法を説明する。
の熱処理を行い、Ｐの活性化とシリコン薄膜の結晶化を
行った（ステップＳ４）。このようにして、下地基板１
０上に多結晶シリコン薄膜１６を形成した（図２）。比
較例として、従来の方法により多結晶シリコン薄膜を形
成した。次に、比較例による多結晶シリコン薄膜の成膜
方法を説明する。
【００１３】図１に示すように、ステップＳ１にて下地
基板１０を加熱した後、ステップＳ２を行わず、ステッ
プＳ３にて非晶質のドープトシリコン薄膜１４を堆積し
た。なお、成膜条件は上記実施例と同様である。次い
で、窒素雰囲気中で７５０℃３０分間の熱処理を行い、
Ｐの活性化とシリコン薄膜の結晶化を行った（ステップ
Ｓ４）。このようにして、下地基板１０上に多結晶シリ
コン薄膜１６を形成した（図２）。
基板１０を加熱した後、ステップＳ２を行わず、ステッ
プＳ３にて非晶質のドープトシリコン薄膜１４を堆積し
た。なお、成膜条件は上記実施例と同様である。次い
で、窒素雰囲気中で７５０℃３０分間の熱処理を行い、
Ｐの活性化とシリコン薄膜の結晶化を行った（ステップ
Ｓ４）。このようにして、下地基板１０上に多結晶シリ
コン薄膜１６を形成した（図２）。
【００１４】このようにして形成した多結晶シリコン薄
膜１６の比抵抗と不純物濃度との関係を図３に示す。な
お、図中に示したＳｉバルクとは単結晶シリコン基板に
おける不純物濃度と比抵抗との関係を示したものであ
る。図３からわかるように、本実施例による多結晶シリ
コン薄膜１６の比抵抗は、多結晶であるためにバルクシ
リコン中での比抵抗ほどには達しないものの、不純物濃
度が増加するにともなって減少し、約１×１０21ｃｍー3
の濃度では約０．６［ｍΩ−ｃｍ］まで低下した。ま
た、さらに不純物濃度が増加するとＰは十分に活性化し
なくなり、多結晶シリコン薄膜１６の比抵抗は増加し
た。
膜１６の比抵抗と不純物濃度との関係を図３に示す。な
お、図中に示したＳｉバルクとは単結晶シリコン基板に
おける不純物濃度と比抵抗との関係を示したものであ
る。図３からわかるように、本実施例による多結晶シリ
コン薄膜１６の比抵抗は、多結晶であるためにバルクシ
リコン中での比抵抗ほどには達しないものの、不純物濃
度が増加するにともなって減少し、約１×１０21ｃｍー3
の濃度では約０．６［ｍΩ−ｃｍ］まで低下した。ま
た、さらに不純物濃度が増加するとＰは十分に活性化し
なくなり、多結晶シリコン薄膜１６の比抵抗は増加し
た。
【００１５】これに対し、比較例による多結晶シリコン
薄膜１６の比抵抗は、不純物濃度に対して同様の傾向を
示すが、本発明の実施例に対して常に高い値を有し、約
１×１０21ｃｍー3の濃度における比抵抗は約０．９［ｍ
Ω−ｃｍ］であった。図４及び図５には、実施例及び比
較例により堆積した多結晶シリコン薄膜１６の表面状態
をそれぞれ示した。共に、図面左半分がシリコン酸化膜
上に成長した多結晶シリコン薄膜１６表面を、右半分が
シリコン基板上に直に成長した多結晶シリコン薄膜１６
表面を撮影したものである。
薄膜１６の比抵抗は、不純物濃度に対して同様の傾向を
示すが、本発明の実施例に対して常に高い値を有し、約
１×１０21ｃｍー3の濃度における比抵抗は約０．９［ｍ
Ω−ｃｍ］であった。図４及び図５には、実施例及び比
較例により堆積した多結晶シリコン薄膜１６の表面状態
をそれぞれ示した。共に、図面左半分がシリコン酸化膜
上に成長した多結晶シリコン薄膜１６表面を、右半分が
シリコン基板上に直に成長した多結晶シリコン薄膜１６
表面を撮影したものである。
【００１６】これらの図からわかるように、図５に示し
た比較例では表面に微小な凹凸があるのに対し、図４に
示した実施例ではこのような凹凸はほとんどみられな
い。このように、本実施例によれば、ノンドープシリコ
ン薄膜１２を堆積後、連続してドープトシリコン薄膜１
４を堆積することにより、従来方法と比較して比抵抗が
低く、表面平坦性に優れた多結晶シリコン薄膜１６を堆
積することができる。
た比較例では表面に微小な凹凸があるのに対し、図４に
示した実施例ではこのような凹凸はほとんどみられな
い。このように、本実施例によれば、ノンドープシリコ
ン薄膜１２を堆積後、連続してドープトシリコン薄膜１
４を堆積することにより、従来方法と比較して比抵抗が
低く、表面平坦性に優れた多結晶シリコン薄膜１６を堆
積することができる。
【００１７】本願発明者等は、上述した結果から次のよ
うに考察した。すなわち本実施例では、ノンドープシリ
コン薄膜１２を堆積した後に連続してドープトシリコン
薄膜１４を堆積するので、ドープトシリコン薄膜１４中
に不純物を高濃度にドーピングした場合にも、ＰＨ3が
基板に吸着して堆積表面を覆う現象が発生しないので、
良好な多結晶シリコン薄膜１６の形成が可能となる。従
って平坦性に優れた低抵抗の多結晶シリコン薄膜１６が
得られるものと考えられる。
うに考察した。すなわち本実施例では、ノンドープシリ
コン薄膜１２を堆積した後に連続してドープトシリコン
薄膜１４を堆積するので、ドープトシリコン薄膜１４中
に不純物を高濃度にドーピングした場合にも、ＰＨ3が
基板に吸着して堆積表面を覆う現象が発生しないので、
良好な多結晶シリコン薄膜１６の形成が可能となる。従
って平坦性に優れた低抵抗の多結晶シリコン薄膜１６が
得られるものと考えられる。
【００１８】なお、上記実施例において、堆積するシリ
コン薄膜の膜厚や堆積温度は本実施例に限られるもので
はない。例えば、堆積する際の基板温度は、シリコン薄
膜がアモルファス状態で堆積できればよいので、４００
〜６００℃程度の温度に設定することが望ましい。ま
た、ノンドープシリコン薄膜の膜厚は５ｎｍ以下である
ことが望ましい。
コン薄膜の膜厚や堆積温度は本実施例に限られるもので
はない。例えば、堆積する際の基板温度は、シリコン薄
膜がアモルファス状態で堆積できればよいので、４００
〜６００℃程度の温度に設定することが望ましい。ま
た、ノンドープシリコン薄膜の膜厚は５ｎｍ以下である
ことが望ましい。
【００１９】また、実施例と同様の効果を得るために
は、多結晶シリコン薄膜１６中に含まれるリン濃度は１
×１０19ｃｍ-3以上であることが望ましい。また、ノン
ドープシリコン薄膜及びドープトシリコン薄膜を結晶化
する際には、９００℃以下の電気炉アニール、又は９０
０℃以上の短時間アニールを用いることが望ましい。
は、多結晶シリコン薄膜１６中に含まれるリン濃度は１
×１０19ｃｍ-3以上であることが望ましい。また、ノン
ドープシリコン薄膜及びドープトシリコン薄膜を結晶化
する際には、９００℃以下の電気炉アニール、又は９０
０℃以上の短時間アニールを用いることが望ましい。
【００２０】
【発明の効果】以上の通り、本発明によれば、ノンドー
プシリコン薄膜を堆積後、連続してドープトシリコン薄
膜を堆積することにより、ドープトシリコン薄膜中に不
純物を高濃度にドーピングする場合にも、ＰＨ3が基板
に吸着して堆積表面を覆う現象が発生しないので、比抵
抗が低く、表面平坦性に優れた多結晶シリコン薄膜を形
成することができる。
プシリコン薄膜を堆積後、連続してドープトシリコン薄
膜を堆積することにより、ドープトシリコン薄膜中に不
純物を高濃度にドーピングする場合にも、ＰＨ3が基板
に吸着して堆積表面を覆う現象が発生しないので、比抵
抗が低く、表面平坦性に優れた多結晶シリコン薄膜を形
成することができる。
【図１】本発明の実施例による半導体装置の製造方法を
示す工程図である。
示す工程図である。
【図２】本発明の実施例により形成されるシリコン薄膜
の構成を示す図である。
の構成を示す図である。
【図３】堆積した多結晶シリコン薄膜における不純物濃
度と比抵抗の関係を示す図である。
度と比抵抗の関係を示す図である。
【図４】本発明の実施例により形成した多結晶シリコン
薄膜の表面をノマルスキー微分干渉顕微鏡により観察し
た結果を示す図である。
薄膜の表面をノマルスキー微分干渉顕微鏡により観察し
た結果を示す図である。
【図５】従来の方法により形成した多結晶シリコン薄膜
の表面をノマルスキー微分干渉顕微鏡により観察した結
果を示す図である。
の表面をノマルスキー微分干渉顕微鏡により観察した結
果を示す図である。
１０…下地基板 １２…ノンドープシリコン薄膜 １４…ドープトシリコン薄膜 １６…多結晶シリコン薄膜
Claims (5)
- 【請求項１】 下地基板上にリンを含有した多結晶シリ
コン薄膜を形成する工程を含む半導体装置の製造方法に
おいて、 前記下地基板上に、非晶質のノンドープシリコン薄膜を
堆積する工程と、 前記ノンドープシリコン薄膜上に、リンを含有した非晶
質のドープトシリコン薄膜を堆積する工程と、 前記ノンドープシリコン薄膜及び前記ドープトシリコン
薄膜を堆積した前記下地基板を熱処理し、前記ノンドー
プシリコン薄膜及び前記ドープトシリコン薄膜を結晶化
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記ノンドープシリコン薄膜の膜厚は５ｎｍ以下である
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 前記ドープトシリコン薄膜に含有されるリンの密度は１
×１０19ｃｍ-3以上であることを特徴とする半導体装置
の製造方法。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置の製造方法において、 前記ノンドープシリコン薄膜及び前記ドープトシリコン
薄膜を結晶化する熱処理方法は、９００℃以下の温度に
おける電気炉アニールであることを特徴とする半導体装
置の製造方法。 - 【請求項５】 請求項１乃至３のいずれかに記載の半導
体装置の製造方法において、 前記ノンドープシリコン薄膜及び前記ドープトシリコン
薄膜を結晶化する熱処理方法は、９００℃以上の温度に
おける短時間アニールであることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636894A JPH07321044A (ja) | 1994-05-20 | 1994-05-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10636894A JPH07321044A (ja) | 1994-05-20 | 1994-05-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321044A true JPH07321044A (ja) | 1995-12-08 |
Family
ID=14431789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10636894A Withdrawn JPH07321044A (ja) | 1994-05-20 | 1994-05-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999022411A1 (en) * | 1997-10-24 | 1999-05-06 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
-
1994
- 1994-05-20 JP JP10636894A patent/JPH07321044A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999022411A1 (en) * | 1997-10-24 | 1999-05-06 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
| US6506321B1 (en) | 1997-10-24 | 2003-01-14 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
| KR100500493B1 (ko) * | 1997-10-24 | 2005-07-14 | 가부시키가이샤 네오맥스 | 실리콘계 전도성 재료와 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786027A (en) | Method for depositing polysilicon with discontinuous grain boundaries | |
| US5242855A (en) | Method of fabricating a polycrystalline silicon film having a reduced resistivity | |
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| KR100752559B1 (ko) | 유전체막의 형성 방법 | |
| US5464795A (en) | Method of forming polycrystalline silicon thin films for semiconductor devices | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JPH07321044A (ja) | 半導体装置の製造方法 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPH1084110A (ja) | シリコン薄膜電導素子の製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPH05166729A (ja) | 薄膜形成方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JP3007525B2 (ja) | 不純物ドープ多結晶シリコン薄膜の製造方法 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JP2894764B2 (ja) | 半導体装置の製造方法 | |
| JPH05326397A (ja) | 半導体装置の製造方法 | |
| KR100196596B1 (ko) | 반도체 박막의 형성 방법 | |
| JP2000331954A (ja) | 接触抵抗を減ずる半導体の構造とその形成方法 | |
| JPH07263342A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |