JPH05326397A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05326397A JPH05326397A JP12205092A JP12205092A JPH05326397A JP H05326397 A JPH05326397 A JP H05326397A JP 12205092 A JP12205092 A JP 12205092A JP 12205092 A JP12205092 A JP 12205092A JP H05326397 A JPH05326397 A JP H05326397A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- semiconductor
- temperature
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造方法に関し、更に詳しく言え
ば、アモルファスシリコン膜をウエハ上にＣＶＤ法等に
よって成膜し、その後結晶化のために熱処理する方法の
改善を目的とする。 【構成】非晶質半導体膜12を減圧条件のもとに膜表面が
平坦になる温度で半導体基板11上に成膜する工程と、前
記半導体基板11を、減圧条件のままで、前記非晶質半導
体膜12の成膜温度よりも高い温度にして不活性ガス雰囲
気で熱処理し、前記非晶質半導体膜12を多結晶化して表
面に凹凸のある多結晶半導体膜12Ａを形成して該多結晶
半導体膜12Ａをキャパシタ用の第１の電極となす工程
と、前記第１の電極の上に該キャパシタ用の誘電体膜12
Ｂを形成する工程と、前記誘電体膜12Ｂの上に前記キャ
パシタ用の第２の電極を形成する工程とを有することを
含み構成する。
ば、アモルファスシリコン膜をウエハ上にＣＶＤ法等に
よって成膜し、その後結晶化のために熱処理する方法の
改善を目的とする。 【構成】非晶質半導体膜12を減圧条件のもとに膜表面が
平坦になる温度で半導体基板11上に成膜する工程と、前
記半導体基板11を、減圧条件のままで、前記非晶質半導
体膜12の成膜温度よりも高い温度にして不活性ガス雰囲
気で熱処理し、前記非晶質半導体膜12を多結晶化して表
面に凹凸のある多結晶半導体膜12Ａを形成して該多結晶
半導体膜12Ａをキャパシタ用の第１の電極となす工程
と、前記第１の電極の上に該キャパシタ用の誘電体膜12
Ｂを形成する工程と、前記誘電体膜12Ｂの上に前記キャ
パシタ用の第２の電極を形成する工程とを有することを
含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、アモルファスシリコン膜を
ウエハ上にＣＶＤ法等によって成膜し、その後結晶化の
ために熱処理する方法に関する。
に関し、更に詳しく言えば、アモルファスシリコン膜を
ウエハ上にＣＶＤ法等によって成膜し、その後結晶化の
ために熱処理する方法に関する。
【０００２】半導体装置の製造方法におけるアモルファ
スシリコンの成長方法は各種報告があるが、その代表的
なものの一つとしてジシラン（Si2H6 ）を約500 ℃の温
度で減圧ＣＶＤ法（気相成長法) によって成膜する方法
がある。
スシリコンの成長方法は各種報告があるが、その代表的
なものの一つとしてジシラン（Si2H6 ）を約500 ℃の温
度で減圧ＣＶＤ法（気相成長法) によって成膜する方法
がある。
【０００３】また、ＭＯＳメモリなどに使用されるキャ
パシタ容量を増大させる要求が強く、その為の方法とし
て、電極面積を大きくする方法などが考えられてきてい
る。
パシタ容量を増大させる要求が強く、その為の方法とし
て、電極面積を大きくする方法などが考えられてきてい
る。
【０００４】
【従来の技術】以下で従来例に係る半導体装置の製造方
法について図４を参照しながら説明する。
法について図４を参照しながら説明する。
【０００５】従来例に係る半導体装置の製造方法におい
て、電極面積を大きくしてキャパシタ容量の増大を図る
方法の１つとしては、図４（ａ）に示すＣ１のように、
Si基板１に深く掘った溝にキャパシタを作って容量の増
大を図るトレンチキャパシタのように、電極の形状を工
夫するものがまず考えられる。
て、電極面積を大きくしてキャパシタ容量の増大を図る
方法の１つとしては、図４（ａ）に示すＣ１のように、
Si基板１に深く掘った溝にキャパシタを作って容量の増
大を図るトレンチキャパシタのように、電極の形状を工
夫するものがまず考えられる。
【０００６】ところが、この方法によると、Si基板１に
深く溝を掘るので、デバイスの微細化とは逆行してしま
いがちである。そこで、デバイスの微細化の要求を満た
しながら、容量の増大を図る方法として図４（ｂ）のＣ
２に示すようなスタック型キャパシタが提案され、その
蓄積電極として使用されているポリシリコン（又はアモ
ルファスシリコン）膜５の表面に凹凸をつけて膜の表面
積の増大を図る方法が考えられてきている。
深く溝を掘るので、デバイスの微細化とは逆行してしま
いがちである。そこで、デバイスの微細化の要求を満た
しながら、容量の増大を図る方法として図４（ｂ）のＣ
２に示すようなスタック型キャパシタが提案され、その
蓄積電極として使用されているポリシリコン（又はアモ
ルファスシリコン）膜５の表面に凹凸をつけて膜の表面
積の増大を図る方法が考えられてきている。
【０００７】その凹凸の形成方法としては、アモルファ
スシリコン膜の成膜温度をやや高め、例えば５５０℃に
することで、行っていた。なお、図中符号Ｔｒは、キャ
パシタＣ１，Ｃ２に接続さうぇるＭＯＳＦＥＴを示して
いる。
スシリコン膜の成膜温度をやや高め、例えば５５０℃に
することで、行っていた。なお、図中符号Ｔｒは、キャ
パシタＣ１，Ｃ２に接続さうぇるＭＯＳＦＥＴを示して
いる。
【０００８】
【発明が解決しようとする課題】ところで、アモルファ
スシリコン膜は、例えば、SiH4, Si2H6,Si3H8 などを低
圧下で加熱されたシリコン基板上に流すことにより成膜
されるが、その成膜温度が低いほどアモルファスシリコ
ン膜のグレインサイズは大きくなるので、膜質も良いも
のになる。よって成膜温度は低温が望ましい。
スシリコン膜は、例えば、SiH4, Si2H6,Si3H8 などを低
圧下で加熱されたシリコン基板上に流すことにより成膜
されるが、その成膜温度が低いほどアモルファスシリコ
ン膜のグレインサイズは大きくなるので、膜質も良いも
のになる。よって成膜温度は低温が望ましい。
【０００９】しかし、低温でアモルファスシリコン膜を
成膜すると、アモルファスシリコン膜の表面が平坦にな
ってしまい、膜表面の凹凸による容量増ができないとい
った問題が生じる。
成膜すると、アモルファスシリコン膜の表面が平坦にな
ってしまい、膜表面の凹凸による容量増ができないとい
った問題が生じる。
【００１０】よって表面に凹凸を生じさせるために成膜
温度を高くして成膜すると、今度は膜質が悪くなるとい
った問題が生じる。本発明はかかる従来例の問題点に鑑
み創作されたものであり、成膜温度が低温で膜質の良い
非晶質半導体膜において、その膜表面に凹凸を生じさせ
ることが可能になる半導体装置の製造方法の提供を目的
とする。
温度を高くして成膜すると、今度は膜質が悪くなるとい
った問題が生じる。本発明はかかる従来例の問題点に鑑
み創作されたものであり、成膜温度が低温で膜質の良い
非晶質半導体膜において、その膜表面に凹凸を生じさせ
ることが可能になる半導体装置の製造方法の提供を目的
とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、図１に示すように、非晶質半導体膜12を
減圧条件のもとに膜表面が平坦になる温度で半導体基板
11上に成膜する工程と、前記半導体基板11を、減圧条件
のままで、前記非晶質半導体膜12の成膜温度よりも高い
温度にして不活性ガス雰囲気で熱処理し、前記非晶質半
導体膜12を多結晶化して表面に凹凸のある多結晶半導体
膜12Ａを形成して該多結晶半導体膜12Ａをキャパシタ用
の第１の電極となす工程と、前記第１の電極の上に該キ
ャパシタ用の誘電体膜12Ｂを形成する工程と、前記誘電
体膜12Ｂの上に前記キャパシタ用の第２の電極を形成す
る工程とを有することを特徴とする。
の製造方法は、図１に示すように、非晶質半導体膜12を
減圧条件のもとに膜表面が平坦になる温度で半導体基板
11上に成膜する工程と、前記半導体基板11を、減圧条件
のままで、前記非晶質半導体膜12の成膜温度よりも高い
温度にして不活性ガス雰囲気で熱処理し、前記非晶質半
導体膜12を多結晶化して表面に凹凸のある多結晶半導体
膜12Ａを形成して該多結晶半導体膜12Ａをキャパシタ用
の第１の電極となす工程と、前記第１の電極の上に該キ
ャパシタ用の誘電体膜12Ｂを形成する工程と、前記誘電
体膜12Ｂの上に前記キャパシタ用の第２の電極を形成す
る工程とを有することを特徴とする。
【００１２】なお、本発明に係る半導体装置の製造方法
において、前記減圧の圧力は約０．２Torr程度であるこ
とを特徴とする。また、本発明に係る半導体装置の製造
方法において、前記成膜温度は450 ℃程度であり、前記
熱処理の際の温度は650 ℃程度であることを特徴とす
る。
において、前記減圧の圧力は約０．２Torr程度であるこ
とを特徴とする。また、本発明に係る半導体装置の製造
方法において、前記成膜温度は450 ℃程度であり、前記
熱処理の際の温度は650 ℃程度であることを特徴とす
る。
【００１３】さらに、本発明に係る半導体装置の製造方
法において、前記不活性ガスは窒素ガスであることを特
徴とし、上記目的を達成する。
法において、前記不活性ガスは窒素ガスであることを特
徴とし、上記目的を達成する。
【００１４】
【作 用】本発明に係る半導体装置の製造方法によれ
ば、図１（ａ）〜（ｃ）に示すように、半導体基板11上
に形成された非晶質半導体膜12の表面を凹凸にする方法
であって、非晶質半導体膜12を減圧条件のもとで半導体
基板11上に平坦に成膜する工程と、半導体基板11を、減
圧条件のままで、非晶質半導体膜12の成膜温度よりも高
い温度にして不活性ガス雰囲気で熱処理し、非晶質半導
体膜12を多結晶化して表面に凹凸のある多結晶半導体膜
12Ａを形成する工程とを含んでいる。
ば、図１（ａ）〜（ｃ）に示すように、半導体基板11上
に形成された非晶質半導体膜12の表面を凹凸にする方法
であって、非晶質半導体膜12を減圧条件のもとで半導体
基板11上に平坦に成膜する工程と、半導体基板11を、減
圧条件のままで、非晶質半導体膜12の成膜温度よりも高
い温度にして不活性ガス雰囲気で熱処理し、非晶質半導
体膜12を多結晶化して表面に凹凸のある多結晶半導体膜
12Ａを形成する工程とを含んでいる。
【００１５】このため、成膜工程でグレインサイズが大
きく膜質の良い非晶質半導体膜12が成膜される。さら
に、該非晶質半導体膜12を減圧条件で、成膜温度よりも
高温にして、不活性ガス雰囲気で熱処理することによ
り、表面に凹凸のある膜質のよい多結晶半導体膜13が形
成される。
きく膜質の良い非晶質半導体膜12が成膜される。さら
に、該非晶質半導体膜12を減圧条件で、成膜温度よりも
高温にして、不活性ガス雰囲気で熱処理することによ
り、表面に凹凸のある膜質のよい多結晶半導体膜13が形
成される。
【００１６】なお、本発明に係る半導体装置の製造方法
において、図２（ｄ），（ｅ）に示すように、多結晶半
導体膜12Ａから成る第１の電極の上に誘電体膜12Ｂを形
成する工程と、誘電体膜12Ｂの上に多結晶半導体膜12Ｃ
から成る第２の電極を形成する工程とを有し、かつ第１
の電極，誘電体膜12Ｂ及び第２の電極によってキャパシ
タを構成することを特徴とする。
において、図２（ｄ），（ｅ）に示すように、多結晶半
導体膜12Ａから成る第１の電極の上に誘電体膜12Ｂを形
成する工程と、誘電体膜12Ｂの上に多結晶半導体膜12Ｃ
から成る第２の電極を形成する工程とを有し、かつ第１
の電極，誘電体膜12Ｂ及び第２の電極によってキャパシ
タを構成することを特徴とする。
【００１７】これにより、第１の電極を構成する多結晶
半導体膜12Ａに形成された凹凸によってその表面積が増
大するので、第１の電極，誘電体膜12Ｂ及び第２の電極
によって構成されたキャパシタの容量の増大が可能にな
る。また、当該キャパシタは膜質の良い非晶質半導体膜
12から成るので、電気的性質も向上している。
半導体膜12Ａに形成された凹凸によってその表面積が増
大するので、第１の電極，誘電体膜12Ｂ及び第２の電極
によって構成されたキャパシタの容量の増大が可能にな
る。また、当該キャパシタは膜質の良い非晶質半導体膜
12から成るので、電気的性質も向上している。
【００１８】
【実施例】以下で本発明の実施例に係る半導体装置の製
造方法について図１〜図３を参照しながら説明する。図
１，図２は本発明の実施例に係る半導体装置の製造方法
の工程説明図（その１，その２）であり、図３は本発明
の実施例に係る半導体装置の製造方法を実施する装置の
構成図である。
造方法について図１〜図３を参照しながら説明する。図
１，図２は本発明の実施例に係る半導体装置の製造方法
の工程説明図（その１，その２）であり、図３は本発明
の実施例に係る半導体装置の製造方法を実施する装置の
構成図である。
【００１９】本発明の実施例に係る半導体装置の製造方
法は、図３に示すような、ガス導入口13Ａ、排気口13
Ｂ、ウエハ支持具13Ｃを備えた縦型ＣＶＤ成長装置13を
用いてなされる。
法は、図３に示すような、ガス導入口13Ａ、排気口13
Ｂ、ウエハ支持具13Ｃを備えた縦型ＣＶＤ成長装置13を
用いてなされる。
【００２０】すなわち、本発明の実施例に係る半導体装
置の製造方法によると、まず図１（ａ）に示すように、
Si2H6 ガスを流量 200cc/min、装置内の圧力 0.2 Torr
、基板温度 450℃の条件でグレインサイズの大きいア
モルファスシリコン膜12を減圧ＣＶＤ法によって形成す
る。
置の製造方法によると、まず図１（ａ）に示すように、
Si2H6 ガスを流量 200cc/min、装置内の圧力 0.2 Torr
、基板温度 450℃の条件でグレインサイズの大きいア
モルファスシリコン膜12を減圧ＣＶＤ法によって形成す
る。
【００２１】このとき、ウエハ11がウエハ支持具13Ｃに
よって当該装置13に設置され、Si2H 6 ガスがガス導入口
13Ａから導入され、反応済のガスが排気口13Ｂから排気
される（図３参照）。
よって当該装置13に設置され、Si2H 6 ガスがガス導入口
13Ａから導入され、反応済のガスが排気口13Ｂから排気
される（図３参照）。
【００２２】次に、図１（ｂ）に示すように、窒素
（N2）ガスを流量200cc/min 、装置内の圧力 0.2Torr、
基板温度 650℃の条件で３時間アニール（熱処理）した
後、常圧に戻す。
（N2）ガスを流量200cc/min 、装置内の圧力 0.2Torr、
基板温度 650℃の条件で３時間アニール（熱処理）した
後、常圧に戻す。
【００２３】このとき、図３に示すガス導入口13Ａから
N2ガスが導入され、反応済のガスが排気口13Ｂから排気
される。すると、図１（ｃ）に示すように、アモルファ
スシリコン膜12が多結晶化され、その表面に凹凸が形成
された多結晶シリコン12Ａが形成される。なお、多結晶
シリコン12Ａは多結晶半導体膜の一例である。
N2ガスが導入され、反応済のガスが排気口13Ｂから排気
される。すると、図１（ｃ）に示すように、アモルファ
スシリコン膜12が多結晶化され、その表面に凹凸が形成
された多結晶シリコン12Ａが形成される。なお、多結晶
シリコン12Ａは多結晶半導体膜の一例である。
【００２４】次いで、熱酸化などによって、多結晶シリ
コン12Ａ上に、SiO2膜12Ｂを形成する。（図２（ｄ））
なお、SiO2膜12Ｂは誘電体膜の一例である。さらに、Si
O2膜12Ｂ上に、通常の方法で多結晶シリコン12Ｃを形成
する。これにより、図２（ｅ）に示すように、SiO2膜12
Ｂを挟んで、多結晶シリコン12Ａ，12Ｃを電極としたキ
ャパシタが構成される。
コン12Ａ上に、SiO2膜12Ｂを形成する。（図２（ｄ））
なお、SiO2膜12Ｂは誘電体膜の一例である。さらに、Si
O2膜12Ｂ上に、通常の方法で多結晶シリコン12Ｃを形成
する。これにより、図２（ｅ）に示すように、SiO2膜12
Ｂを挟んで、多結晶シリコン12Ａ，12Ｃを電極としたキ
ャパシタが構成される。
【００２５】以上説明したように、本発明の実施例に係
る半導体装置の製造方法によれば、アモルファスシリコ
ン膜12を減圧（ 0.2Torr）の条件のもとでウエハ11上に
成膜する工程と、ウエハ11を、減圧（ 0.2Torr）の条件
のもとで、アモルファスシリコン膜12の成膜温度（ 450
℃）よりも高い温度にして不活性ガス（窒素ガス）雰囲
気でアニールし、アモルファスシリコン膜12を多結晶化
して多結晶シリコン膜12Ａを形成する工程とを含んでい
る。
る半導体装置の製造方法によれば、アモルファスシリコ
ン膜12を減圧（ 0.2Torr）の条件のもとでウエハ11上に
成膜する工程と、ウエハ11を、減圧（ 0.2Torr）の条件
のもとで、アモルファスシリコン膜12の成膜温度（ 450
℃）よりも高い温度にして不活性ガス（窒素ガス）雰囲
気でアニールし、アモルファスシリコン膜12を多結晶化
して多結晶シリコン膜12Ａを形成する工程とを含んでい
る。
【００２６】このため、実験により、図１（ｃ）に示す
ように、低温で成膜した膜質の良いアモルファスシリコ
ン膜12の表面に、凹凸が形成される。なお、本発明に係
る半導体装置の製造方法において、図２に示すように、
ウエハ11の上に形成された多結晶シリコン膜12Ａの上に
SiO2膜12Ｂを形成する工程と、SiO2膜12Ｂの上に多結晶
シリコン膜12Ｃを形成する工程とを有し、かつ多結晶シ
リコン膜12Ａ，SiO2膜12Ｂ及び多結晶シリコン膜12Ｃに
よってキャパシタを構成することを特徴とする。
ように、低温で成膜した膜質の良いアモルファスシリコ
ン膜12の表面に、凹凸が形成される。なお、本発明に係
る半導体装置の製造方法において、図２に示すように、
ウエハ11の上に形成された多結晶シリコン膜12Ａの上に
SiO2膜12Ｂを形成する工程と、SiO2膜12Ｂの上に多結晶
シリコン膜12Ｃを形成する工程とを有し、かつ多結晶シ
リコン膜12Ａ，SiO2膜12Ｂ及び多結晶シリコン膜12Ｃに
よってキャパシタを構成することを特徴とする。
【００２７】このため、キャパシタの一方の電極を構成
する多結晶シリコン膜12Ａに形成された凹凸によって、
該多結晶シリコン膜12Ａの表面積が増大する。これによ
り、多結晶シリコン膜12Ａ，12Ｃ及びSiO2膜12Ｂによっ
て構成され、多結晶シリコン膜12Ａ，12Ｃを電極とする
キャパシタの容量を増大することが可能になる。また、
当該キャパシタは膜質の良いアモルファスシリコン膜12
を基にしているので、その電気的性質も向上している。
する多結晶シリコン膜12Ａに形成された凹凸によって、
該多結晶シリコン膜12Ａの表面積が増大する。これによ
り、多結晶シリコン膜12Ａ，12Ｃ及びSiO2膜12Ｂによっ
て構成され、多結晶シリコン膜12Ａ，12Ｃを電極とする
キャパシタの容量を増大することが可能になる。また、
当該キャパシタは膜質の良いアモルファスシリコン膜12
を基にしているので、その電気的性質も向上している。
【００２８】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、非晶質半導体膜を減圧条件
のもとで半導体基板上に成膜する工程と、半導体基板
を、減圧条件のもとで、非晶質半導体膜の成膜温度より
も高い温度にして不活性ガス雰囲気で熱処理し、非晶質
半導体膜を多結晶化して多結晶半導体膜を形成する工程
とを含んでいる。
体装置の製造方法によれば、非晶質半導体膜を減圧条件
のもとで半導体基板上に成膜する工程と、半導体基板
を、減圧条件のもとで、非晶質半導体膜の成膜温度より
も高い温度にして不活性ガス雰囲気で熱処理し、非晶質
半導体膜を多結晶化して多結晶半導体膜を形成する工程
とを含んでいる。
【００２９】このため、低温で成膜した膜質の良い非晶
質半導体膜の表面にも、熱処理の工程後に凹凸が形成さ
れる。なお、本発明に係る半導体装置の製造方法におい
て、多結晶半導体膜から成る第１の電極の上に誘電体膜
を形成する工程と、誘電体膜の上に多結晶半導体膜から
成る第２の電極を形成する工程とを有し、かつ第１の電
極，誘電体膜及び第２の電極によってキャパシタを構成
することを特徴とする。
質半導体膜の表面にも、熱処理の工程後に凹凸が形成さ
れる。なお、本発明に係る半導体装置の製造方法におい
て、多結晶半導体膜から成る第１の電極の上に誘電体膜
を形成する工程と、誘電体膜の上に多結晶半導体膜から
成る第２の電極を形成する工程とを有し、かつ第１の電
極，誘電体膜及び第２の電極によってキャパシタを構成
することを特徴とする。
【００３０】これにより、第１の電極，誘電体膜及び第
２の電極によって構成されたキャパシタの容量の増大が
可能になる。また、当該キャパシタは膜質の良い非晶質
半導体膜から成るので、電気的性質も向上している。
２の電極によって構成されたキャパシタの容量の増大が
可能になる。また、当該キャパシタは膜質の良い非晶質
半導体膜から成るので、電気的性質も向上している。
【図１】本発明の実施例に係る半導体装置の製造方法の
工程図（その１）である。
工程図（その１）である。
【図２】本発明の実施例に係る半導体装置の製造方法の
工程図（その２）である。
工程図（その２）である。
【図３】本発明の実施例に係る半導体装置の製造方法を
実施する装置の構成図である。
実施する装置の構成図である。
【図４】従来例に係る半導体装置の製造方法の説明図で
ある。
ある。
11…ウエハ（半導体基板）、 12…アモルファスシリコン膜（非晶質半導体膜）、 12Ａ，12Ｃ…多結晶シリコン膜（多結晶半導体膜）、 12Ｂ…誘電体膜、 13…縦型ＣＶＤ成長装置、 13Ａ…ガス導入口、 13Ｂ…排気口、 13Ｃ…ウエハ支持具。
Claims (4)
- 【請求項１】 非晶質半導体膜（12）を減圧条件のもと
に膜表面が平坦になる温度で半導体基板（11）上に成膜
する工程と、 前記半導体基板（11）を、減圧条件のままで、前記非晶
質半導体膜（12）の成膜温度よりも高い温度にして不活
性ガス雰囲気で熱処理し、前記非晶質半導体膜（12）を
多結晶化して表面に凹凸のある多結晶半導体膜（12Ａ）
を形成して該多結晶半導体膜（12Ａ）をキャパシタ用の
第１の電極となす工程と、 前記第１の電極の上に該キャパシタ用の誘電体膜（12
Ｂ）を形成する工程と、 前記誘電体膜（12Ｂ）の上に前記キャパシタ用の第２の
電極を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記減圧の圧力は約０．２Torr程度であること
を特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記成膜温度は450 ℃程度であり、前記熱処理
の際の温度は650 ℃程度であることを特徴とする半導体
装置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記不活性ガスは窒素ガスであることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12205092A JPH05326397A (ja) | 1992-05-14 | 1992-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12205092A JPH05326397A (ja) | 1992-05-14 | 1992-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326397A true JPH05326397A (ja) | 1993-12-10 |
Family
ID=14826372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12205092A Withdrawn JPH05326397A (ja) | 1992-05-14 | 1992-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326397A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
-
1992
- 1992-05-14 JP JP12205092A patent/JPH05326397A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355236B2 (ja) | 半導体メモリ装置のキャパシタ製造方法 | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| JP2697645B2 (ja) | 半導体装置の製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3159796B2 (ja) | 半導体素子の製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JPH05326397A (ja) | 半導体装置の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH06151753A (ja) | 半導体素子の製造方法 | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH0621390A (ja) | 半導体装置の製造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP3045158B1 (ja) | ＣＶＤ−ＴｉＮ膜の成膜方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| KR100343452B1 (ko) | 반도체 장치의 유전막 제조방법 | |
| KR100522420B1 (ko) | 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법 | |
| JP2570760B2 (ja) | 配線形成方法 | |
| KR980012099A (ko) | 반도체 장치의 제조방법 | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JPH03280466A (ja) | 半導体装置の絶縁膜製造方法 | |
| JPH0831818A (ja) | 絶縁薄膜の形成方法 | |
| JPH09213892A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |