JP3045158B1 - ＣＶＤ−ＴｉＮ膜の成膜方法 - Google Patents
ＣＶＤ−ＴｉＮ膜の成膜方法Info
- Publication number
- JP3045158B1 JP3045158B1 JP10337542A JP33754298A JP3045158B1 JP 3045158 B1 JP3045158 B1 JP 3045158B1 JP 10337542 A JP10337542 A JP 10337542A JP 33754298 A JP33754298 A JP 33754298A JP 3045158 B1 JP3045158 B1 JP 3045158B1
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- forming
- gas
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【要約】
【課題】 リーク電流の小さい容量素子等の半導体装置
を作製できるＣＶＤ−ＴｉＮ膜の成膜方法を提供する。 【解決手段】 本方法は、酸化タンタル（Ｔａ2 Ｏ5 ）
膜上に窒化チタン（ＴｉＮ）をＣＶＤ法により成膜する
ＣＶＤ−ＴｉＮ膜の成膜方法にであって、酸化タンタル
膜上にＣＶＤ−ＴｉＮ膜を成膜する工程の前に、酸化タ
ンタルに対する非反応性ガス雰囲気中で、酸化タンタル
膜が形成された基板を５００℃以上７００℃以下の温度
に加熱する工程を有する。
を作製できるＣＶＤ−ＴｉＮ膜の成膜方法を提供する。 【解決手段】 本方法は、酸化タンタル（Ｔａ2 Ｏ5 ）
膜上に窒化チタン（ＴｉＮ）をＣＶＤ法により成膜する
ＣＶＤ−ＴｉＮ膜の成膜方法にであって、酸化タンタル
膜上にＣＶＤ−ＴｉＮ膜を成膜する工程の前に、酸化タ
ンタルに対する非反応性ガス雰囲気中で、酸化タンタル
膜が形成された基板を５００℃以上７００℃以下の温度
に加熱する工程を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＶＤ−ＴｉＮ膜
の成膜方法に関し、更に詳細には、容量素子のプレート
電極として最適な、漏れ電流の小さい酸化タンタル（Ｔ
ａ2 Ｏ5 ）膜上にＣＶＤ−ＴｉＮ膜を成膜する方法に関
するものである。
の成膜方法に関し、更に詳細には、容量素子のプレート
電極として最適な、漏れ電流の小さい酸化タンタル（Ｔ
ａ2 Ｏ5 ）膜上にＣＶＤ−ＴｉＮ膜を成膜する方法に関
するものである。
【０００２】
【従来の技術】半導体装置、例えばＤＲＡＭのメモリセ
ルをＭＯＳＦＥＴと共に構成する容量素子は、通常、容
量電極（下部電極）と、容量電極上に形成された容量膜
と、容量膜上に成膜されたプレート電極とから構成され
ている。半導体装置の微細化に伴い、小型でしかも大き
な静電容量を有する容量素子が要求されており、これに
応じて容量膜には酸化タンタル（Ｔａ2 Ｏ5 ）膜を、プ
レート電極にはＣＶＤ−ＴｉＮ膜をそれぞれ用いた容量
素子が、提案されている。
ルをＭＯＳＦＥＴと共に構成する容量素子は、通常、容
量電極（下部電極）と、容量電極上に形成された容量膜
と、容量膜上に成膜されたプレート電極とから構成され
ている。半導体装置の微細化に伴い、小型でしかも大き
な静電容量を有する容量素子が要求されており、これに
応じて容量膜には酸化タンタル（Ｔａ2 Ｏ5 ）膜を、プ
レート電極にはＣＶＤ−ＴｉＮ膜をそれぞれ用いた容量
素子が、提案されている。
【０００３】ここで、図１（ａ）及び（ｂ）を参照し
て、上述の容量素子を作製する際の従来のＣＶＤ−Ｔｉ
Ｎ膜の成膜方法を説明する。先ず、図１（ａ）に示すよ
うに、シリコン基板１上に絶縁膜２を成膜し、次いで絶
縁膜２にコンタクトホールを形成する。続いて、コンタ
クトホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎ
ｍ程度のポリシリコン膜からなる容量電極３を形成す
る。この容量電極３上にはＨＳＧなどを形成しても良
い。次いで、このスタック電極３上にＴａ2 Ｏ5 のよう
な誘電体からなる容量膜４をＣＶＤ法などで厚さ１０ｎ
ｍ程度成膜する。
て、上述の容量素子を作製する際の従来のＣＶＤ−Ｔｉ
Ｎ膜の成膜方法を説明する。先ず、図１（ａ）に示すよ
うに、シリコン基板１上に絶縁膜２を成膜し、次いで絶
縁膜２にコンタクトホールを形成する。続いて、コンタ
クトホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎ
ｍ程度のポリシリコン膜からなる容量電極３を形成す
る。この容量電極３上にはＨＳＧなどを形成しても良
い。次いで、このスタック電極３上にＴａ2 Ｏ5 のよう
な誘電体からなる容量膜４をＣＶＤ法などで厚さ１０ｎ
ｍ程度成膜する。
【０００４】次いで、図１（ｂ）に示すように、ＣＶＤ
成膜装置を使って、容量膜４上にＣＶＤ−ＴｉＮ膜を成
膜し、プレート電極５を形成する。ＣＶＤ−ＴｉＮ膜
は、四塩化チタン、アンモニア、窒素を原料ガスとし、
基板温度を４００℃〜７００℃、ＣＶＤ成膜装置の成膜
チャンバ（以下、簡単に成膜チャンバと言う）内の圧力
を数torr〜２０torrとした成膜条件の下で行う。
成膜装置を使って、容量膜４上にＣＶＤ−ＴｉＮ膜を成
膜し、プレート電極５を形成する。ＣＶＤ−ＴｉＮ膜
は、四塩化チタン、アンモニア、窒素を原料ガスとし、
基板温度を４００℃〜７００℃、ＣＶＤ成膜装置の成膜
チャンバ（以下、簡単に成膜チャンバと言う）内の圧力
を数torr〜２０torrとした成膜条件の下で行う。
【０００５】図６にＣＶＤ−ＴｉＮ膜の成膜工程でのガ
ス導入ステップを示す。縦軸に使用するガスの流量、横
軸に時間を示す。成膜ステップは、基板加熱ステップ、
ＣＶＤ−ＴｉＮ膜の成膜ステップ、成膜チャンバ内をガ
スパージするガスパージステップからなる。基板加熱ス
テップのチャンバ雰囲気としてＮＨ3 ガスもしくはその
他のＴａ2Ｏ5 膜に対する反応性のガスを用いる。ＣＶ
Ｄ−ＴｉＮ膜の成膜ステップでは、ＴｉＣｌ4 ガスを数
〜４０sccm、ＮＨ3 ガスを数１００〜１０００sccm、Ｎ
2 ガスを数１００〜３０００sccmのガスの流量で導入す
る。成膜ステップに続いて、ＮＨ3 ガス中で基板を保持
する保持ステップがあってもよい。成膜チャンバのガス
パージステップでは、ＴｉＣｌ4 ガス及びＮＨ3 ガス以
外の不活性ガスを用いて、成膜チャンバの生成物ガス及
び未反応ガスをパージする。成膜ステップに次いで、図
３に示すように、多結晶シリコン膜６を成長させた後
に、ＣＶＤ−ＴｉＮ膜及び多結晶シリコン膜をパターニ
ングしてプレート電極５を形成する。
ス導入ステップを示す。縦軸に使用するガスの流量、横
軸に時間を示す。成膜ステップは、基板加熱ステップ、
ＣＶＤ−ＴｉＮ膜の成膜ステップ、成膜チャンバ内をガ
スパージするガスパージステップからなる。基板加熱ス
テップのチャンバ雰囲気としてＮＨ3 ガスもしくはその
他のＴａ2Ｏ5 膜に対する反応性のガスを用いる。ＣＶ
Ｄ−ＴｉＮ膜の成膜ステップでは、ＴｉＣｌ4 ガスを数
〜４０sccm、ＮＨ3 ガスを数１００〜１０００sccm、Ｎ
2 ガスを数１００〜３０００sccmのガスの流量で導入す
る。成膜ステップに続いて、ＮＨ3 ガス中で基板を保持
する保持ステップがあってもよい。成膜チャンバのガス
パージステップでは、ＴｉＣｌ4 ガス及びＮＨ3 ガス以
外の不活性ガスを用いて、成膜チャンバの生成物ガス及
び未反応ガスをパージする。成膜ステップに次いで、図
３に示すように、多結晶シリコン膜６を成長させた後
に、ＣＶＤ−ＴｉＮ膜及び多結晶シリコン膜をパターニ
ングしてプレート電極５を形成する。
【０００６】
【発明が解決しようとする課題】しかし、上述した従来
の方法で成膜したＣＶＤ−ＴｉＮ膜を容量膜とする容量
素子では、リーク電流が発生し、かつ静電容量の減少が
大きいという問題があった。
の方法で成膜したＣＶＤ−ＴｉＮ膜を容量膜とする容量
素子では、リーク電流が発生し、かつ静電容量の減少が
大きいという問題があった。
【０００７】そこで、本発明の目的は、リーク電流の小
さい容量素子等の半導体装置を作製できるＣＶＤ−Ｔｉ
Ｎ膜の成膜方法を提供することである。
さい容量素子等の半導体装置を作製できるＣＶＤ−Ｔｉ
Ｎ膜の成膜方法を提供することである。
【０００８】
【課題を解決するための手段】本発明者は、リーク電流
が大きい原因を追求した過程で、次のことを見いだし
た。即ち、従来のＣＶＤ−ＴｉＮ膜の成膜方法では、Ｃ
ＶＤ−ＴｉＮ膜の成膜ステップ前に行う基板加熱ステッ
プで、ＮＨ3 ガスを流して基板を加熱し、次いでＴａ2
Ｏ5 膜上にＣＶＤ−ＴｉＮ膜を成膜してプレート電極を
形成しているために、ＮＨ3 によるＴａ2 Ｏ5 膜の還元
が起こり、Ｔａ2 Ｏ5 膜が劣化し、そのために、リーク
電流が大きくなることを見い出した。そして、Ｔａ2 Ｏ
5 膜の劣化を防止し、リーク電流を低減させるには、Ｃ
ＶＤ−ＴｉＮ膜の成膜時に窒素、アルゴン、水素などの
Ｔａ2 Ｏ5 に対する非反応性、即ち不活性ガス中で基板
加熱を行い、それに続いて四塩化チタンとアンモニアを
供給してＣＶＤ−ＴｉＮ膜を成膜することにより、良好
な容量膜を保持できることを見い出し、本発明を完成す
るに到った。
が大きい原因を追求した過程で、次のことを見いだし
た。即ち、従来のＣＶＤ−ＴｉＮ膜の成膜方法では、Ｃ
ＶＤ−ＴｉＮ膜の成膜ステップ前に行う基板加熱ステッ
プで、ＮＨ3 ガスを流して基板を加熱し、次いでＴａ2
Ｏ5 膜上にＣＶＤ−ＴｉＮ膜を成膜してプレート電極を
形成しているために、ＮＨ3 によるＴａ2 Ｏ5 膜の還元
が起こり、Ｔａ2 Ｏ5 膜が劣化し、そのために、リーク
電流が大きくなることを見い出した。そして、Ｔａ2 Ｏ
5 膜の劣化を防止し、リーク電流を低減させるには、Ｃ
ＶＤ−ＴｉＮ膜の成膜時に窒素、アルゴン、水素などの
Ｔａ2 Ｏ5 に対する非反応性、即ち不活性ガス中で基板
加熱を行い、それに続いて四塩化チタンとアンモニアを
供給してＣＶＤ−ＴｉＮ膜を成膜することにより、良好
な容量膜を保持できることを見い出し、本発明を完成す
るに到った。
【０００９】上記目的を達成するために、上述の知見に
基づいて、本発明に係るＣＶＤ−ＴｉＮ膜の成膜方法
は、ＣＶＤ成膜装置内で、酸化物からなる誘電体膜上に
窒化チタン（ＴｉＮ）をＣＶＤ法により成膜するＣＶＤ
−ＴｉＮ膜の成膜方法において、誘電体膜を構成する酸
化物に対する非反応性ガス雰囲気中で誘電体膜が形成さ
れた基板をＣＶＤ成膜装置内で加熱する工程と、同じＣ
ＶＤ成膜装置内で誘電体膜上にＣＶＤ−ＴｉＮ膜を成膜
する工程とを有することを特徴としている。
基づいて、本発明に係るＣＶＤ−ＴｉＮ膜の成膜方法
は、ＣＶＤ成膜装置内で、酸化物からなる誘電体膜上に
窒化チタン（ＴｉＮ）をＣＶＤ法により成膜するＣＶＤ
−ＴｉＮ膜の成膜方法において、誘電体膜を構成する酸
化物に対する非反応性ガス雰囲気中で誘電体膜が形成さ
れた基板をＣＶＤ成膜装置内で加熱する工程と、同じＣ
ＶＤ成膜装置内で誘電体膜上にＣＶＤ−ＴｉＮ膜を成膜
する工程とを有することを特徴としている。
【００１０】ＣＶＤ−ＴｉＮ膜の成膜前の加熱は、ＣＶ
Ｄ−ＴｉＮ膜の成膜条件に適合するように基板温度を整
える目的と、基板裏面に吸着したガスを基板から除去す
る目的とを有する。加熱ステップは、基板が所定の加熱
温度に到達すれば、終了する。
Ｄ−ＴｉＮ膜の成膜条件に適合するように基板温度を整
える目的と、基板裏面に吸着したガスを基板から除去す
る目的とを有する。加熱ステップは、基板が所定の加熱
温度に到達すれば、終了する。
【００１１】好適には、本ＣＶＤ−ＴｉＮ膜の成膜方法
は、酸化タンタル（Ｔａ2 Ｏ5 ）膜上に窒化チタン（Ｔ
ｉＮ）をＣＶＤ法により成膜するＣＶＤ−ＴｉＮ膜の成
膜方法において、酸化タンタル膜上にＣＶＤ−ＴｉＮ膜
を成膜する工程の前に、酸化タンタルに対する非反応性
ガス雰囲気中で、酸化タンタル膜が形成された基板を加
熱する工程を有することを特徴としている。
は、酸化タンタル（Ｔａ2 Ｏ5 ）膜上に窒化チタン（Ｔ
ｉＮ）をＣＶＤ法により成膜するＣＶＤ−ＴｉＮ膜の成
膜方法において、酸化タンタル膜上にＣＶＤ−ＴｉＮ膜
を成膜する工程の前に、酸化タンタルに対する非反応性
ガス雰囲気中で、酸化タンタル膜が形成された基板を加
熱する工程を有することを特徴としている。
【００１２】本発明方法では、ＣＶＤ−ＴｉＮ膜の成膜
直前に、酸化タンタルに対する非反応性ガス雰囲気で基
板を加熱することにより、容量膜の劣化が起こらないの
で、漏れ電流を抑制することができる。
直前に、酸化タンタルに対する非反応性ガス雰囲気で基
板を加熱することにより、容量膜の劣化が起こらないの
で、漏れ電流を抑制することができる。
【００１３】好適には、加熱温度は、４００℃以上７０
０℃以下の温度である。また、酸化タンタルに対する非
反応性ガス雰囲気は、ＮＨ3 ガスを含まない。例えば、
不活性ガス雰囲気は、窒素ガス、アルゴンガスを含む希
ガス、水素ガス及びそれらの混合ガスのいずれかのガス
からなる。
０℃以下の温度である。また、酸化タンタルに対する非
反応性ガス雰囲気は、ＮＨ3 ガスを含まない。例えば、
不活性ガス雰囲気は、窒素ガス、アルゴンガスを含む希
ガス、水素ガス及びそれらの混合ガスのいずれかのガス
からなる。
【００１４】ＣＶＤ−ＴｉＮ膜の成膜工程では、四塩化
チタン（ＴｉＣｌ4 ）及びアンモニア（ＮＨ3 ）を含む
混合ガスにより、ＣＶＤ−ＴｉＮ膜を成膜する。本発明
方法で成膜するＣＶＤ−ＴｉＮ膜の用途には制約はない
が、例えば、容量素子の容量膜として酸化タンタル膜を
成膜し、プレート電極としてＣＶＤ−ＴｉＮ膜を形成す
ると、良好な容量素子を作製することができる。
チタン（ＴｉＣｌ4 ）及びアンモニア（ＮＨ3 ）を含む
混合ガスにより、ＣＶＤ−ＴｉＮ膜を成膜する。本発明
方法で成膜するＣＶＤ−ＴｉＮ膜の用途には制約はない
が、例えば、容量素子の容量膜として酸化タンタル膜を
成膜し、プレート電極としてＣＶＤ−ＴｉＮ膜を形成す
ると、良好な容量素子を作製することができる。
【００１５】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係るＣＶＤ−ＴｉＮ膜の成膜
方法を容量素子のプレート電極の形成に適用した、実施
形態の一の例であって、図１（ａ）及び（ｂ）は本実施
形態例の成膜方法を適用して、容量素子を製造する際の
積層構造の断面図である。先ず、図１（ａ）に示すよう
に、シリコン基板１上に絶縁膜２を成膜し、次いで絶縁
膜２にコンタクトホールを形成する。続いて、コンタク
トホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎｍ
程度のポリシリコンからなる容量電極３を形成する。こ
の容量電極３上にはＨＳＧなどを形成しても良い。次い
で、このスタック電極３上にＴａ2 Ｏ5 のような誘電体
からなる容量膜４をＣＶＤ法などで厚さ１０ｎｍ程度成
膜する。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係るＣＶＤ−ＴｉＮ膜の成膜
方法を容量素子のプレート電極の形成に適用した、実施
形態の一の例であって、図１（ａ）及び（ｂ）は本実施
形態例の成膜方法を適用して、容量素子を製造する際の
積層構造の断面図である。先ず、図１（ａ）に示すよう
に、シリコン基板１上に絶縁膜２を成膜し、次いで絶縁
膜２にコンタクトホールを形成する。続いて、コンタク
トホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎｍ
程度のポリシリコンからなる容量電極３を形成する。こ
の容量電極３上にはＨＳＧなどを形成しても良い。次い
で、このスタック電極３上にＴａ2 Ｏ5 のような誘電体
からなる容量膜４をＣＶＤ法などで厚さ１０ｎｍ程度成
膜する。
【００１６】次いで、図１（ｂ）に示すように、容量膜
４上にＣＶＤ−ＴｉＮ膜を成膜し、ＣＶＤ−ＴｉＮ膜か
らなるプレート電極５を形成する。ＣＶＤ−ＴｉＮ膜
は、四塩化チタン、アンモニア、窒素を原料ガスとし、
基板温度を４００℃〜７００℃、圧力を数torrから２０
torrの成膜条件の下で行う。
４上にＣＶＤ−ＴｉＮ膜を成膜し、ＣＶＤ−ＴｉＮ膜か
らなるプレート電極５を形成する。ＣＶＤ−ＴｉＮ膜
は、四塩化チタン、アンモニア、窒素を原料ガスとし、
基板温度を４００℃〜７００℃、圧力を数torrから２０
torrの成膜条件の下で行う。
【００１７】本実施形態例の方法に従ってＣＶＤ−Ｔｉ
Ｎ膜を成膜する際の各ステップの条件を図２（ｂ）に示
す。図２（ｂ）では、横軸に使用するガスの導入時間、
縦軸に導入したガスの流量を示す。ＣＶＤ−ＴｉＮ膜の
成膜工程は、先ず、酸化タンタルに対する非反応性ガ
ス、又は不活性ガス、例えばＮ2 ガスのみを導入して基
板を加熱する基板加熱ステップと、Ｎ2 ガスに加えて反
応ガスとしてＴｉＣｌ4 ガス及びＮＨ3 ガスを導入する
ＣＶＤ−ＴｉＮ膜の成膜ステップ、ＴｉＣｌ4 ガスの導
入を停止し、引き続きＮ2 ガス及びＮＨ3 ガスを導入し
て、成膜チャンバ内をパージするガスパージステップと
から構成されている。基板加熱ステップでは、基板裏面
に吸着したガスの除去も行うために、加熱温度を５００
〜７００℃とする。
Ｎ膜を成膜する際の各ステップの条件を図２（ｂ）に示
す。図２（ｂ）では、横軸に使用するガスの導入時間、
縦軸に導入したガスの流量を示す。ＣＶＤ−ＴｉＮ膜の
成膜工程は、先ず、酸化タンタルに対する非反応性ガ
ス、又は不活性ガス、例えばＮ2 ガスのみを導入して基
板を加熱する基板加熱ステップと、Ｎ2 ガスに加えて反
応ガスとしてＴｉＣｌ4 ガス及びＮＨ3 ガスを導入する
ＣＶＤ−ＴｉＮ膜の成膜ステップ、ＴｉＣｌ4 ガスの導
入を停止し、引き続きＮ2 ガス及びＮＨ3 ガスを導入し
て、成膜チャンバ内をパージするガスパージステップと
から構成されている。基板加熱ステップでは、基板裏面
に吸着したガスの除去も行うために、加熱温度を５００
〜７００℃とする。
【００１８】基板加熱ステップでの成膜チャンバ内のガ
ス雰囲気は、ＮＨ3 ガスもしくはその他反応性のガスを
導入することなく、窒素、アルゴン、水素などの不活性
ガスを用いる。ＣＶＤ−ＴｉＮ膜の成膜ステップでは、
ＴｉＣｌ4 ガスを数〜４０sccm、ＮＨ 3 ガスを数１００
〜１０００sccm、Ｎ2 ガスを数１００〜３０００sccmの
流量で導入する。この成膜ステップに続いて、ＮＨ3 ガ
ス中で基板を保持する保持ステップがあってもよい。成
膜チャンバ内のガスパージステップは、ＴｉＣｌ4 及び
ＮＨ3 以外の不活性ガスを用いてチャンバ内の生成ガス
及び未反応ガスをパージする。続いて、図３に示すよう
に、プレート電極５上に、多結晶シリコン膜６を成長さ
せ、パターニングして所望の容量素子を形成する。
ス雰囲気は、ＮＨ3 ガスもしくはその他反応性のガスを
導入することなく、窒素、アルゴン、水素などの不活性
ガスを用いる。ＣＶＤ−ＴｉＮ膜の成膜ステップでは、
ＴｉＣｌ4 ガスを数〜４０sccm、ＮＨ 3 ガスを数１００
〜１０００sccm、Ｎ2 ガスを数１００〜３０００sccmの
流量で導入する。この成膜ステップに続いて、ＮＨ3 ガ
ス中で基板を保持する保持ステップがあってもよい。成
膜チャンバ内のガスパージステップは、ＴｉＣｌ4 及び
ＮＨ3 以外の不活性ガスを用いてチャンバ内の生成ガス
及び未反応ガスをパージする。続いて、図３に示すよう
に、プレート電極５上に、多結晶シリコン膜６を成長さ
せ、パターニングして所望の容量素子を形成する。
【００１９】本実施形態例のＣＶＤ−ＴｉＮ膜の成膜方
法によれば、ＣＶＤ−ＴｉＮ膜の成膜前にＮＨ3 による
Ｔａ2 Ｏ5 膜表面の還元が起こらないので、Ｔａ2 Ｏ5
膜の劣化が起こらず、漏れ電流の小さいＴａ2 Ｏ5 膜上
に窒化チタン膜を形成することができる。よって、容量
素子の容量電気特性を安定化させることができる。
法によれば、ＣＶＤ−ＴｉＮ膜の成膜前にＮＨ3 による
Ｔａ2 Ｏ5 膜表面の還元が起こらないので、Ｔａ2 Ｏ5
膜の劣化が起こらず、漏れ電流の小さいＴａ2 Ｏ5 膜上
に窒化チタン膜を形成することができる。よって、容量
素子の容量電気特性を安定化させることができる。
【００２０】実施形態例２ 本実施形態例は、本発明に係るＣＶＤ−ＴｉＮ膜の成膜
方法を容量素子の形成に適用した、実施形態の別の例で
あって、図４は本実施形態例の方法によって製造された
容量素子の構成を示す断面図である。先ず、実施形態例
１の容量素子と同様に、シリコン基板１上に絶縁膜２を
成膜し、次いで絶縁膜２にコンタクトホールを形成す
る。続いて、コンタクトホールを埋め込みつつ絶縁膜２
上に厚さ１０００ｎｍ程度の第１の容量電極８を形成す
る。この容量電極３上にはＨＳＧなどを形成しても良
い。このスタック電極３上に更に第２の容量電極９を形
成し、次いで、Ｔａ2 Ｏ5からなる容量膜５をＣＶＤ法
などで厚さ１０ｎｍ程度成膜する。容量膜５上にＣＶＤ
−ＴｉＮ膜を成膜し、プレート電極６とする。この成膜
時の基板加熱ステップで、不活性ガス、例えばＮ2 ガス
を用いる。多結晶シリコン膜７を成長させた後、多結晶
シリコン膜７及びプレート電極６をパターニングして容
量素子を形成する。
方法を容量素子の形成に適用した、実施形態の別の例で
あって、図４は本実施形態例の方法によって製造された
容量素子の構成を示す断面図である。先ず、実施形態例
１の容量素子と同様に、シリコン基板１上に絶縁膜２を
成膜し、次いで絶縁膜２にコンタクトホールを形成す
る。続いて、コンタクトホールを埋め込みつつ絶縁膜２
上に厚さ１０００ｎｍ程度の第１の容量電極８を形成す
る。この容量電極３上にはＨＳＧなどを形成しても良
い。このスタック電極３上に更に第２の容量電極９を形
成し、次いで、Ｔａ2 Ｏ5からなる容量膜５をＣＶＤ法
などで厚さ１０ｎｍ程度成膜する。容量膜５上にＣＶＤ
−ＴｉＮ膜を成膜し、プレート電極６とする。この成膜
時の基板加熱ステップで、不活性ガス、例えばＮ2 ガス
を用いる。多結晶シリコン膜７を成長させた後、多結晶
シリコン膜７及びプレート電極６をパターニングして容
量素子を形成する。
【００２１】実施形態例３ 本実施形態例は、本発明に係るＣＶＤ−ＴｉＮ膜の成膜
方法を容量素子の形成に適用した、実施形態の更に別の
例であって、図５は本実施形態例の方法によって製造さ
れた容量素子の構成を示す断面図である。先ず、図５に
示すように、シリコン基板１を覆う第１の絶縁膜１０上
に更に第２の絶縁膜１１を成膜した後、凹型の容量電極
４を形成する。この容量電極４上にはＨＳＧなどが形成
されていてもよい。このスタック電極４上にＴａ2 Ｏ5
からなる容量膜５をＣＶＤ法などで厚さ１０ｎｍ程度成
膜する。容量膜５上にＣＶＤ−ＴｉＮ膜を成膜をして、
プレート電極６とする。この成膜時の基板加熱ステップ
では、不活性ガスを用いる。次いで、多結晶シリコン膜
７を成長させた後に、多結晶シリコン膜７及びプレート
電極６をパターニングして容量素子を形成する。
方法を容量素子の形成に適用した、実施形態の更に別の
例であって、図５は本実施形態例の方法によって製造さ
れた容量素子の構成を示す断面図である。先ず、図５に
示すように、シリコン基板１を覆う第１の絶縁膜１０上
に更に第２の絶縁膜１１を成膜した後、凹型の容量電極
４を形成する。この容量電極４上にはＨＳＧなどが形成
されていてもよい。このスタック電極４上にＴａ2 Ｏ5
からなる容量膜５をＣＶＤ法などで厚さ１０ｎｍ程度成
膜する。容量膜５上にＣＶＤ−ＴｉＮ膜を成膜をして、
プレート電極６とする。この成膜時の基板加熱ステップ
では、不活性ガスを用いる。次いで、多結晶シリコン膜
７を成長させた後に、多結晶シリコン膜７及びプレート
電極６をパターニングして容量素子を形成する。
【００２２】
【発明の効果】本発明によれば、誘電体膜、例えば酸化
タンタル膜上にＣＶＤ−ＴｉＮ膜を成膜する工程の前
に、酸化タンタルに対する非反応性ガス雰囲気で基板を
加熱することにより、容量膜の劣化が起こらないので、
漏れ電流を抑制することができ、容量特性の劣化が抑制
できることである。従来のＣＶＤ−ＴｉＮ膜の成膜方法
では、ＣＶＤ−ＴｉＮ成膜直前に成膜用の反応ガスであ
るＮＨ3 ガスを流しているので、ＮＨ3 ガスによるＴａ
2 Ｏ5 膜の還元による劣化が起こる。本発明では、基板
加熱ステップで不活性ガスを用いているので、Ｔａ2 Ｏ
5 膜の劣化は起こらず、良好な容量特性がえられる。
タンタル膜上にＣＶＤ−ＴｉＮ膜を成膜する工程の前
に、酸化タンタルに対する非反応性ガス雰囲気で基板を
加熱することにより、容量膜の劣化が起こらないので、
漏れ電流を抑制することができ、容量特性の劣化が抑制
できることである。従来のＣＶＤ−ＴｉＮ膜の成膜方法
では、ＣＶＤ−ＴｉＮ成膜直前に成膜用の反応ガスであ
るＮＨ3 ガスを流しているので、ＮＨ3 ガスによるＴａ
2 Ｏ5 膜の還元による劣化が起こる。本発明では、基板
加熱ステップで不活性ガスを用いているので、Ｔａ2 Ｏ
5 膜の劣化は起こらず、良好な容量特性がえられる。
【図１】図１（ａ）及び（ｂ）は実施形態例１の製造方
法を適用して、容量素子を製造する際の積層構造の断面
図である。
法を適用して、容量素子を製造する際の積層構造の断面
図である。
【図２】実施形態例１のＣＶＤ−ＴｉＮ膜の成膜時のガ
ス導入ステップを示すグラフである。
ス導入ステップを示すグラフである。
【図３】図１（ｂ）に続いて、実施形態例１の製造方法
を適用して、容量素子を製造する際の積層構造の断面図
である。
を適用して、容量素子を製造する際の積層構造の断面図
である。
【図４】実施形態例２の製造方法を適用して、容量素子
を製造する際の積層構造の断面図である。
を製造する際の積層構造の断面図である。
【図５】実施形態例３の製造方法を適用して、容量素子
を製造する際の積層構造の断面図である。
を製造する際の積層構造の断面図である。
【図６】従来のＣＶＤ−ＴｉＮ膜の成膜時のガス導入ス
テップを示すグラフである。
テップを示すグラフである。
１ シリコン基板 ２ 絶縁膜 ３ 容量下部電極 ４ 容量膜（酸化タンタル膜） ５ プレート電極（窒化チタン膜） ６、７ 多結晶シリコン膜 ８ 第１の容量電極 ９ 第２の容量電極 １０ 第１の絶縁膜 １１ 第２の絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 16/00 - 16/56 H01L 21/28 - 21/288 H01L 21/768 H01L 21/8239 - 21/8247 H01L 27/04 H01L 27/10 - 27/11 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (7)
- 【請求項１】 ＣＶＤ成膜装置内で、酸化物からなる誘
電体膜上に窒化チタン（ＴｉＮ）をＣＶＤ法により成膜
するＣＶＤ−ＴｉＮ膜の成膜方法において、誘電体膜を構成する酸化物に対する非反応性ガス雰囲気
中で誘電体膜が形成された基板をＣＶＤ成膜装置内で加
熱する工程と、 同じＣＶＤ成膜装置内で誘電体膜上にＣＶＤ−ＴｉＮ膜
を成膜する工程と を有することを特徴とするＣＶＤ−Ｔ
ｉＮ膜の成膜方法。 - 【請求項２】 酸化物からなる誘電体膜が、酸化タンタ
ル（Ｔａ2 Ｏ5 ）膜であることを特徴とする請求項１に
記載のＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項３】 加熱温度は、４００℃以上７００℃以下
の温度であることを特徴とする請求項２に記載のＣＶＤ
−ＴｉＮ膜の成膜方法。 - 【請求項４】 酸化タンタルに対する非反応性ガス雰囲
気は、ＮＨ3 ガスを含まないことを特徴とする請求項２
又は３に記載のＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項５】 酸化タンタルに対する非反応性ガス雰囲
気は、窒素ガス、アルゴンガスを含む希ガス、水素ガス
及びそれらの混合ガスのいずれかのガスからなることを
特徴とする請求項２又は３に記載のＣＶＤ−ＴｉＮ膜の
成膜方法。 - 【請求項６】 四塩化チタン（ＴｉＣｌ4 ）及びアンモ
ニア（ＮＨ3 ）を含む混合ガスにより、ＣＶＤ−ＴｉＮ
膜を成膜することを特徴とする請求項１から３のうちの
いずれか１項に記載のＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項７】 容量素子の容量膜として酸化タンタル膜
を成膜し、プレート電極としてＣＶＤ−ＴｉＮ膜を形成
することを特徴とする請求項２から６のうちのいずれか
１項に記載のＣＶＤ−ＴｉＮ膜の成膜方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337542A JP3045158B1 (ja) | 1998-11-27 | 1998-11-27 | ＣＶＤ−ＴｉＮ膜の成膜方法 |
| KR1019990053274A KR100347400B1 (ko) | 1998-11-27 | 1999-11-27 | 반도체 장치의 제조 방법 |
| US09/450,351 US20020006739A1 (en) | 1998-11-27 | 1999-11-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337542A JP3045158B1 (ja) | 1998-11-27 | 1998-11-27 | ＣＶＤ−ＴｉＮ膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3045158B1 true JP3045158B1 (ja) | 2000-05-29 |
| JP2000160341A JP2000160341A (ja) | 2000-06-13 |
Family
ID=18309642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337542A Expired - Fee Related JP3045158B1 (ja) | 1998-11-27 | 1998-11-27 | ＣＶＤ−ＴｉＮ膜の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045158B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763559B1 (ko) | 2006-07-18 | 2007-10-04 | 삼성전자주식회사 | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 |
| US11056345B2 (en) | 2017-12-19 | 2021-07-06 | Asm Ip Holding B.V. | Method for manufacturing semiconductor device |
-
1998
- 1998-11-27 JP JP10337542A patent/JP3045158B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000160341A (ja) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690052B2 (en) | Semiconductor device having a capacitor with a multi-layer dielectric | |
| JP3127348B2 (ja) | 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法 | |
| WO2002017337A2 (en) | LOWER THERMAL BUDGET SiON BARRIER FOR MIS TANOX STACK CAPACITOR | |
| JP3355236B2 (ja) | 半導体メモリ装置のキャパシタ製造方法 | |
| JPH08264733A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2000058878A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP2687758B2 (ja) | 半導体装置の製造方法 | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US7192888B1 (en) | Low selectivity deposition methods | |
| US20020160565A1 (en) | Capacitor for semiconductor devices and a method of fabricating such capacitors | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| KR20020051062A (ko) | 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법 | |
| US6797583B2 (en) | Method of manufacturing capacitor in semiconductor devices | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| KR20010108995A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP3045158B1 (ja) | ＣＶＤ−ＴｉＮ膜の成膜方法 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| KR100347400B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP3395115B2 (ja) | 半導体装置の製造方法 | |
| KR100546163B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JP2000150826A (ja) | 半導体集積回路装置の製造方法 | |
| KR100382610B1 (ko) | 고집적 디램용 셀 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |