JP3159796B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3159796B2 JP3159796B2 JP19853892A JP19853892A JP3159796B2 JP 3159796 B2 JP3159796 B2 JP 3159796B2 JP 19853892 A JP19853892 A JP 19853892A JP 19853892 A JP19853892 A JP 19853892A JP 3159796 B2 JP3159796 B2 JP 3159796B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- doped
- rough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体素子、中でも
ＤＲＡＭ（ダイナミック ランダムアクセスメモリ）な
どにおける主としてキャパシタ下部電極の形成方法に関
するものである。
ＤＲＡＭ（ダイナミック ランダムアクセスメモリ）な
どにおける主としてキャパシタ下部電極の形成方法に関
するものである。
【０００２】
【従来の技術】従来より、表面に凹凸を有する粗面ポリ
シリコン膜をＤＲＡＭのキャパシタ下部電極に利用する
ことにより、通常のポリシリコン膜を電極に用いた時に
くらべ、同一セル面積において２．０〜２．５倍の蓄積
容量が得られることが知られている。この粗面ポリシリ
コン膜の成膜は、通常のＬＰＣＶＤ（減圧化学的気相成
長）装置を用いて５６０〜５８０℃，０．０５〜０．５
Ｔｏｒｒの条件でＳｉＨ4 ガスを用いて行われる。
シリコン膜をＤＲＡＭのキャパシタ下部電極に利用する
ことにより、通常のポリシリコン膜を電極に用いた時に
くらべ、同一セル面積において２．０〜２．５倍の蓄積
容量が得られることが知られている。この粗面ポリシリ
コン膜の成膜は、通常のＬＰＣＶＤ（減圧化学的気相成
長）装置を用いて５６０〜５８０℃，０．０５〜０．５
Ｔｏｒｒの条件でＳｉＨ4 ガスを用いて行われる。
【０００３】
【発明が解決しようとする課題】しかし、以上述べた粗
面ポリシリコン膜をキャパシタ電極として利用するため
には、粗面ポリシリコン成膜後、不純物を膜中に拡散
し、導電性をもたせる必要がある。
面ポリシリコン膜をキャパシタ電極として利用するため
には、粗面ポリシリコン成膜後、不純物を膜中に拡散
し、導電性をもたせる必要がある。
【０００４】また、導電性をもたすためにＳｉＨ4 とＰ
Ｈ3 を同時に流すことにより、ドープドポリシリコンも
しくはドープドアモルファスシリコンを形成しても表面
は粗面にならず、容量をかせげないという問題点があっ
た。
Ｈ3 を同時に流すことにより、ドープドポリシリコンも
しくはドープドアモルファスシリコンを形成しても表面
は粗面にならず、容量をかせげないという問題点があっ
た。
【０００５】この発明は、以上述べた粗面ポリシリコン
膜成膜後の不純物拡散工程を除去するため、ＬＰＣＶＤ
法での粗面ポリシリコン成膜中に不純物を膜中に混入
し、導電性をもたせ、キャパシタ電極として使用するこ
とを目的とする。
膜成膜後の不純物拡散工程を除去するため、ＬＰＣＶＤ
法での粗面ポリシリコン成膜中に不純物を膜中に混入
し、導電性をもたせ、キャパシタ電極として使用するこ
とを目的とする。
【０００６】
【課題を解決するための手段】前記目的のためこの発明
は、ＤＲＡＭのキャパシタ電極製造において、ＬＰＣＶ
Ｄ法にて、ＰＨ3 、ＳｉＨ4 を用いてリンドープアモル
ファスシリコン膜を堆積させ、その上に同一炉内でＳｉ
Ｈ4 を用いてノンドープのアモルファスシリコン膜を堆
積させ、その後同一炉内で熱処理を行うようにしたもの
で、成膜中に不純物を混入し、なおかつ膜表面に０．０
５〜０．２μｍ程度の凹凸をもたせるようにしたもので
BR>ある。
は、ＤＲＡＭのキャパシタ電極製造において、ＬＰＣＶ
Ｄ法にて、ＰＨ3 、ＳｉＨ4 を用いてリンドープアモル
ファスシリコン膜を堆積させ、その上に同一炉内でＳｉ
Ｈ4 を用いてノンドープのアモルファスシリコン膜を堆
積させ、その後同一炉内で熱処理を行うようにしたもの
で、成膜中に不純物を混入し、なおかつ膜表面に０．０
５〜０．２μｍ程度の凹凸をもたせるようにしたもので
BR>ある。
【０００７】
【作用】前述したように本発明は、同一炉内で膜中に不
純物を拡散させ、導電性を持たせるようにしたので、こ
れまでのインプランテーション、不純物拡散工程が不要
になる。かつ、上層にＳｉＨ4 のみでアモルファスシリ
コン膜（またはノンドープポリシリコン）を形成するこ
とで、表面に凹凸を有する導電性の膜が形成できる。ま
た従来の粗面ポリシリコン電極にくらべ不純物濃度を均
一にすることができる。
純物を拡散させ、導電性を持たせるようにしたので、こ
れまでのインプランテーション、不純物拡散工程が不要
になる。かつ、上層にＳｉＨ4 のみでアモルファスシリ
コン膜（またはノンドープポリシリコン）を形成するこ
とで、表面に凹凸を有する導電性の膜が形成できる。ま
た従来の粗面ポリシリコン電極にくらべ不純物濃度を均
一にすることができる。
【０００８】
【実施例】図１に本発明の実施例の工程を断面図で示
し、以下に説明する。
し、以下に説明する。
【０００９】まず、シリコン基板１を９５０℃，ｗｅｔ
Ｏ2 で酸化し、酸化膜２を１０００Åの厚さ形成する。
次に、ＳｉＨ4 ガス，ＰＨ3 ガスを用いたＬＰＣＶＤ法
で、反応温度５５０℃〜５８０℃，反応圧力０．１〜
０．５Ｔｏｒｒ，ＳｉＨ4 流量は１０００ＳＣＣＭ、Ｐ
Ｈ3 はＨｅベースの１％で流量は１５０ＳＣＣＭ、平均
デポジションレート３０Å／ｍｉｎで厚さ１０００〜３
０００Åのリンドープアモルファスシリコン膜３を形成
する。この時のリンドープアモルファスシリコン膜３の
リン濃度は５×１０20ａｔｍ／ｃｍ3 である。その後、
同一炉で炉内温度は同じまま、ＳｉＨ4 ガスのみを用い
て、反応圧力０．１〜０．５Ｔｏｒｒでリンドープアモ
ルファスシリコン膜３上にアモルファスシリコン膜４
（ノンドープトポリシリコンでもよい）を３００〜１０
００Å堆積する（図１（ａ））。
Ｏ2 で酸化し、酸化膜２を１０００Åの厚さ形成する。
次に、ＳｉＨ4 ガス，ＰＨ3 ガスを用いたＬＰＣＶＤ法
で、反応温度５５０℃〜５８０℃，反応圧力０．１〜
０．５Ｔｏｒｒ，ＳｉＨ4 流量は１０００ＳＣＣＭ、Ｐ
Ｈ3 はＨｅベースの１％で流量は１５０ＳＣＣＭ、平均
デポジションレート３０Å／ｍｉｎで厚さ１０００〜３
０００Åのリンドープアモルファスシリコン膜３を形成
する。この時のリンドープアモルファスシリコン膜３の
リン濃度は５×１０20ａｔｍ／ｃｍ3 である。その後、
同一炉で炉内温度は同じまま、ＳｉＨ4 ガスのみを用い
て、反応圧力０．１〜０．５Ｔｏｒｒでリンドープアモ
ルファスシリコン膜３上にアモルファスシリコン膜４
（ノンドープトポリシリコンでもよい）を３００〜１０
００Å堆積する（図１（ａ））。
【００１０】その後、同一炉内、同一温度で真空中ある
いはＮ2 雰囲気中で熱処理を行う。このとき、アモルフ
ァスシリコン膜４表面からシリコン原子のマイグレーシ
ョンにより結晶粒が成長し、表面に結晶粒の大きさが
０．０５〜０．２μｍの凹凸をもったリンドープ粗面ポ
リシリコン膜５が形成される（図１（ｂ））。
いはＮ2 雰囲気中で熱処理を行う。このとき、アモルフ
ァスシリコン膜４表面からシリコン原子のマイグレーシ
ョンにより結晶粒が成長し、表面に結晶粒の大きさが
０．０５〜０．２μｍの凹凸をもったリンドープ粗面ポ
リシリコン膜５が形成される（図１（ｂ））。
【００１１】その後（あるいはリンドープ粗面ポリシリ
コン膜５表面に酸化膜を形成してその後でよい）、６０
０℃〜８５０℃，Ｎ2 などの不活性ガス雰囲気中で１時
間〜１５時間熱処理し、膜５の結晶化を行う。この時、
膜５表面からの結晶化はおこらず、表面の凹凸の形状が
変化することはない。
コン膜５表面に酸化膜を形成してその後でよい）、６０
０℃〜８５０℃，Ｎ2 などの不活性ガス雰囲気中で１時
間〜１５時間熱処理し、膜５の結晶化を行う。この時、
膜５表面からの結晶化はおこらず、表面の凹凸の形状が
変化することはない。
【００１２】その後、このリンドープ粗面ポリシリコン
膜５をキャパシタの下部電極として利用し、この上に誘
電膜６としてシリコン酸化膜／シリコン窒化膜の複合膜
６、その上に上部電極７を形成しキャパシタ部を作製す
る（図１（ｃ））。
膜５をキャパシタの下部電極として利用し、この上に誘
電膜６としてシリコン酸化膜／シリコン窒化膜の複合膜
６、その上に上部電極７を形成しキャパシタ部を作製す
る（図１（ｃ））。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、同一炉内で膜中に不純物を拡散させ、導電性を持た
せることができる。即ち、従来ＰＨ3 とＳｉＨ4 での成
膜では粗面化できなかったが、上層にＳｉＨ4 のみでア
モルファスシリコン（ノンドープトポリシリコンでもよ
い）を積層させたことにより、粗面化できるとともに導
電性をもたせられる。従って、これまでのインプランテ
ーション、不純物拡散工程が不要になる。かつ、表面に
凹凸を有するので、無論、キャパシタとしての蓄積電荷
量がこれまでのリンドープポリシリコン膜にくらべ、２
〜２．５倍得られる。また従来の粗面ポリシリコン電極
にくらべ不純物濃度を均一にすることができる。
ば、同一炉内で膜中に不純物を拡散させ、導電性を持た
せることができる。即ち、従来ＰＨ3 とＳｉＨ4 での成
膜では粗面化できなかったが、上層にＳｉＨ4 のみでア
モルファスシリコン（ノンドープトポリシリコンでもよ
い）を積層させたことにより、粗面化できるとともに導
電性をもたせられる。従って、これまでのインプランテ
ーション、不純物拡散工程が不要になる。かつ、表面に
凹凸を有するので、無論、キャパシタとしての蓄積電荷
量がこれまでのリンドープポリシリコン膜にくらべ、２
〜２．５倍得られる。また従来の粗面ポリシリコン電極
にくらべ不純物濃度を均一にすることができる。
【図１】本発明の実施例。
１ シリコン基板 ２ 酸化膜 ３ リンドープアモルファスシリコン膜 ４ アモルファスシリコン膜 ５ リンドープ粗面ポリシリコン膜 ６ 誘電膜 ７ 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▲丸 正樹 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 平５−315543（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/205 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 ＣＶＤ装置を用いて、所望の温度下で半
導体基板上に不純物を導入したアモルファスシリコン膜
を形成する工程と、 前記温度下における前記ＣＶＤ装置内で、前記アモルフ
ァスシリコン膜上に不純物が導入されない第１シリコン
膜を形成した後、前記温度下における前記ＣＶＤ装置内
で、第１の熱処理を行ない、前記表面に凹凸を有するシ
リコン膜を形成する工程と、 前記凹凸を有するシリコン膜を形成した後、第２の熱処
理を行ない、前記アモルファスシリコン膜に導入された
前記不純物を前記表面に凹凸を有するシリコン膜に拡散
する工程とを有することを特徴とする半導体素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19853892A JP3159796B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19853892A JP3159796B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645521A JPH0645521A (ja) | 1994-02-18 |
| JP3159796B2 true JP3159796B2 (ja) | 2001-04-23 |
Family
ID=16392825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19853892A Expired - Fee Related JP3159796B2 (ja) | 1992-07-24 | 1992-07-24 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159796B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671833B2 (ja) * | 1994-11-11 | 1997-11-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5663090A (en) * | 1995-06-29 | 1997-09-02 | Micron Technology, Inc. | Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs |
| US5856007A (en) * | 1995-07-18 | 1999-01-05 | Sharan; Sujit | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices |
| US5639685A (en) * | 1995-10-06 | 1997-06-17 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon |
| KR100333129B1 (ko) * | 1998-12-24 | 2002-09-26 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
| KR100338818B1 (ko) * | 1999-12-29 | 2002-05-31 | 박종섭 | 반도체장치의 전하저장전극 형성방법 |
| KR100636661B1 (ko) * | 1999-12-30 | 2006-10-23 | 주식회사 하이닉스반도체 | 고신뢰성 커패시터 제조방법 |
| US20100133654A1 (en) * | 2007-06-25 | 2010-06-03 | Hee Han | Method for manufacturing capacitor of semiconductor |
-
1992
- 1992-07-24 JP JP19853892A patent/JP3159796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645521A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US5885869A (en) | Method for uniformly doping hemispherical grain polycrystalline silicon | |
| US6015743A (en) | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| US6699752B2 (en) | Formation of conductive rugged silicon | |
| JPH09298278A (ja) | 容量素子及びその製造方法 | |
| JPH07211871A (ja) | 半導体素子の電荷貯蔵電極形成方法 | |
| US6087240A (en) | Method of forming rough polysilicon surfaces suitable for capacitor construction | |
| JP2839076B2 (ja) | 半導体装置およびその製造方法 | |
| US6146967A (en) | Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG | |
| US6143620A (en) | Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction | |
| JP3159796B2 (ja) | 半導体素子の製造方法 | |
| JP2674963B2 (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US6221730B1 (en) | Fabrication method of semiconductor device with HSG configuration | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH05175456A (ja) | 半導体素子の製造方法 | |
| JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3251256B2 (ja) | 半導体装置の製造方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| JP3034377B2 (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| JPH0786434A (ja) | 半導体装置の製造方法 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |