JP2859864B2 - Ｂｐｓｇ膜の表面平坦化方法 - Google Patents
Ｂｐｓｇ膜の表面平坦化方法Info
- Publication number
- JP2859864B2 JP2859864B2 JP8336172A JP33617296A JP2859864B2 JP 2859864 B2 JP2859864 B2 JP 2859864B2 JP 8336172 A JP8336172 A JP 8336172A JP 33617296 A JP33617296 A JP 33617296A JP 2859864 B2 JP2859864 B2 JP 2859864B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- bpsg film
- film
- heat treatment
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000005380 borophosphosilicate glass Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000001556 precipitation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子製造工
程においてウェハ表面を平坦化するための方法に関する
もので、特にウェハ表面にボロホスホシリケート・ガラ
ス(Borophosphosilicate glass；以下、ＢＰＳＧと略称
する）膜を形成して結晶欠損を防止することが可能なＢ
ＰＳＧ膜の表面平坦化方法に関する。
程においてウェハ表面を平坦化するための方法に関する
もので、特にウェハ表面にボロホスホシリケート・ガラ
ス(Borophosphosilicate glass；以下、ＢＰＳＧと略称
する）膜を形成して結晶欠損を防止することが可能なＢ
ＰＳＧ膜の表面平坦化方法に関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９５−５０９９７号（１
９９５年１２月１６日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９５−５０９９７号（１
９９５年１２月１６日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】従来から半導体装置の高密度集積化がな
され、また伝導性膜を多層に形成することによって、活
性領域をより一層広げる試みがなされており、これによ
って必要とする工程の数が増大している。したがって、
作業を続ける上でウェハ表面の平坦化が必要とされる。
このような平坦化は、ＢＰＳＧ膜によって実施されてい
る。
され、また伝導性膜を多層に形成することによって、活
性領域をより一層広げる試みがなされており、これによ
って必要とする工程の数が増大している。したがって、
作業を続ける上でウェハ表面の平坦化が必要とされる。
このような平坦化は、ＢＰＳＧ膜によって実施されてい
る。
【０００４】ウェハ表面平坦化のために適用される従来
のＢＰＳＧ膜製造工程を以下説明する。
のＢＰＳＧ膜製造工程を以下説明する。
【０００５】先ず、平坦化特性を向上させるために通常
ホウ素およびリンの濃度を高く維持しながらプラズマ強
化化学蒸着(Plasma Enhanced Chemical Vapor Depositi
on以下、ＰＥＣＶＤと略称する）または大気圧化学蒸
着(Atmosphric Pressure Chemical Vapor Deposition；
以下、ＡＰＣＶＤと略称する）方式でＢＰＳＧ膜をウェ
ハに蒸着する。
ホウ素およびリンの濃度を高く維持しながらプラズマ強
化化学蒸着(Plasma Enhanced Chemical Vapor Depositi
on以下、ＰＥＣＶＤと略称する）または大気圧化学蒸
着(Atmosphric Pressure Chemical Vapor Deposition；
以下、ＡＰＣＶＤと略称する）方式でＢＰＳＧ膜をウェ
ハに蒸着する。
【０００６】このようにしてＢＰＳＧ膜が蒸着されたウ
ェハを、約８００℃に保たれた拡散炉に置く。その後、
拡散炉内の温度を約８５０〜９００℃程に高め、Ｎ2 雰
囲気下でフローのための熱処理を施してＢＳＧ膜の表面
を平坦化させる。表面平坦化終了後、拡散炉内の温度を
約６５０〜８００℃程に下げ、ウェハを拡散炉から取り
出す。
ェハを、約８００℃に保たれた拡散炉に置く。その後、
拡散炉内の温度を約８５０〜９００℃程に高め、Ｎ2 雰
囲気下でフローのための熱処理を施してＢＳＧ膜の表面
を平坦化させる。表面平坦化終了後、拡散炉内の温度を
約６５０〜８００℃程に下げ、ウェハを拡散炉から取り
出す。
【０００７】
【発明が解決しようとする課題】しかし、上記従来の方
法においてそのようなかたちでフローを進めてＢＰＳＧ
膜の平坦化を行う場合、フローを改善するために過剰に
不純物としてドーピングされたホウ素および燐は、ＢＰ
ＳＧ表面外側へ拡散しようとする傾向が強いため、フロ
ーの進行中にＢＰＳＧ膜表面における不純物濃度が飽和
濃度以上に増加するようになる。このような状態でウェ
ハを高温の拡散炉から室温の拡散炉外へ取り出すと、ウ
ェハ表面は急激な温度変化と大気中の水分により表面で
飽和濃度以上の不純物が結晶形態で析出する。このよう
な表面に析出された結晶欠陥は、素子のパターン形成を
妨げるのみならず、導体間の絶縁特性の不良を引起すと
いう解決すべき課題を有する。
法においてそのようなかたちでフローを進めてＢＰＳＧ
膜の平坦化を行う場合、フローを改善するために過剰に
不純物としてドーピングされたホウ素および燐は、ＢＰ
ＳＧ表面外側へ拡散しようとする傾向が強いため、フロ
ーの進行中にＢＰＳＧ膜表面における不純物濃度が飽和
濃度以上に増加するようになる。このような状態でウェ
ハを高温の拡散炉から室温の拡散炉外へ取り出すと、ウ
ェハ表面は急激な温度変化と大気中の水分により表面で
飽和濃度以上の不純物が結晶形態で析出する。このよう
な表面に析出された結晶欠陥は、素子のパターン形成を
妨げるのみならず、導体間の絶縁特性の不良を引起すと
いう解決すべき課題を有する。
【０００８】従って、本発明は上記課題を解決し、半導
体装置の製造にとって有用なＢＰＳＧ膜の表面を平坦化
する方法を提供することを目的とする。
体装置の製造にとって有用なＢＰＳＧ膜の表面を平坦化
する方法を提供することを目的とする。
【０００９】また、本発明は、高不純密度ＢＰＳＧ膜の
ためのフロー・プロセスに過程でＢＰＳＧ膜表面に結晶
欠陥が生ずるのを防止するＢＰＳＧ膜の表面平坦化方法
を提供することを目的とする。
ためのフロー・プロセスに過程でＢＰＳＧ膜表面に結晶
欠陥が生ずるのを防止するＢＰＳＧ膜の表面平坦化方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明にもとづくＢＰＳＧ膜の表面平坦化方法は、
半導体ウェハ上のＢＰＳＧ膜の表面を平坦化する方法に
おいて、ホウ素とリンとを含有するＢＳＰＧ膜を半導体
ウェハ上に蒸着する第１段階と、温度および圧力がそれ
ぞれ６５０〜７５０℃および１０〜１００ｍＴｏｒｒの
範囲内に維持された所定の反応炉にＢＰＳＧ膜が形成さ
れた半導体ウェハを置き、この半導体ウェハを上記温度
および上記圧力下で熱処理することにより、ＢＰＳＧ膜
の表面でのホウ素およびリンの濃度を低下させる第２段
階と、反応炉の温度を所定の温度にまで上げ、かつ所定
の雰囲気中でＢＰＳＧ膜をその所定の温度で熱処理する
第３段階と、反応炉でＢＰＳＧ膜の表面に薄い保護酸化
膜を蒸着する第４段階と、反応炉の温度を所定の温度に
まで下げて該所定の温度でもって熱処理する第５段階と
を有することを特徴とする。
に、本発明にもとづくＢＰＳＧ膜の表面平坦化方法は、
半導体ウェハ上のＢＰＳＧ膜の表面を平坦化する方法に
おいて、ホウ素とリンとを含有するＢＳＰＧ膜を半導体
ウェハ上に蒸着する第１段階と、温度および圧力がそれ
ぞれ６５０〜７５０℃および１０〜１００ｍＴｏｒｒの
範囲内に維持された所定の反応炉にＢＰＳＧ膜が形成さ
れた半導体ウェハを置き、この半導体ウェハを上記温度
および上記圧力下で熱処理することにより、ＢＰＳＧ膜
の表面でのホウ素およびリンの濃度を低下させる第２段
階と、反応炉の温度を所定の温度にまで上げ、かつ所定
の雰囲気中でＢＰＳＧ膜をその所定の温度で熱処理する
第３段階と、反応炉でＢＰＳＧ膜の表面に薄い保護酸化
膜を蒸着する第４段階と、反応炉の温度を所定の温度に
まで下げて該所定の温度でもって熱処理する第５段階と
を有することを特徴とする。
【００１１】好ましくは、前記第２段階の前記所定の反
応炉はＬＰＣＶＤ装置である。
応炉はＬＰＣＶＤ装置である。
【００１２】
【００１３】
【００１４】好ましくは、前記第２段階における熱処理
時間は、４０〜１００分である。
時間は、４０〜１００分である。
【００１５】好ましくは、前記第３段階における前記所
定の温度は、８５０〜９００℃である。
定の温度は、８５０〜９００℃である。
【００１６】好ましくは、前記第３段階の熱処理は、Ｎ
2 雰囲気で行われる。
2 雰囲気で行われる。
【００１７】好ましくは、前記第３段階の熱処理時間
は、１５〜４５分である。
は、１５〜４５分である。
【００１８】好ましくは、前記第４段階における前記保
護酸化膜は、Ｎ2 ＯおよびＳｉＨ2Ｃｌ2 ガスを利用し
て形成される。
護酸化膜は、Ｎ2 ＯおよびＳｉＨ2Ｃｌ2 ガスを利用し
て形成される。
【００１９】好ましくは、前記第５段階における前記所
定の温度は、６５０〜７５０℃である。
定の温度は、６５０〜７５０℃である。
【００２０】好ましくは、前記保護酸化膜の厚さは、１
００〜２００Åである。
００〜２００Åである。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明にも
とづくＢＰＳＧ膜の表面の平坦化方法を詳細に説明す
る。
とづくＢＰＳＧ膜の表面の平坦化方法を詳細に説明す
る。
【００２２】先ず、本発明に係る表面平坦化用ＢＰＳＧ
膜のフロー工程では、低圧化学蒸着（Low Presssure Ch
emical Vapor Deposition 、以下ＬＰＣＶＤと略す）を
通じて３段階熱処理により結晶欠陥の生成を防止する。
膜のフロー工程では、低圧化学蒸着（Low Presssure Ch
emical Vapor Deposition 、以下ＬＰＣＶＤと略す）を
通じて３段階熱処理により結晶欠陥の生成を防止する。
【００２３】これを具体的にみれば、先ず、ＰＥＣＶＤ
またはＡＰＣＶＤ方式でウェハにＢＰＳＧ膜を蒸着す
る。この際、平坦化特性を向上させるために通常ホウ素
およびリンの濃度を高く維持する。一般に、ホウ素の濃
度を４．５重量％ないし５．５重量％とし、一方リンの
濃度を４．２重量％ないし５．５重量％とする。
またはＡＰＣＶＤ方式でウェハにＢＰＳＧ膜を蒸着す
る。この際、平坦化特性を向上させるために通常ホウ素
およびリンの濃度を高く維持する。一般に、ホウ素の濃
度を４．５重量％ないし５．５重量％とし、一方リンの
濃度を４．２重量％ないし５．５重量％とする。
【００２４】すでに述べたように、平坦化を行うために
ホウ素およびリンのような不純物を過剰にドーピングす
ると、該不純物がＢＰＳＧ膜表面から外へ拡散してしま
う傾向がある。高温の状態にある拡散炉からウェハを室
温に取り出すと、過剰に飽和された不純物がウェハ表面
の急激な温度変化と大気中の水分とにより表面で飽和濃
度以上の不純物が結晶形態で析出する。このような結晶
欠陥を防ぐために、ＢＰＳＧ膜によって被服されたウェ
ハを最初に約６５０℃〜７５０℃に維持されたＬＰＣＶ
Ｄ装置内に置く。つづいて、この温度で、かつ反応炉内
部の圧力が１０〜１００ｍＴｏｒｒ程の低圧状態で４０
ないし１００分熱処理を行う（１段階熱処理）。
ホウ素およびリンのような不純物を過剰にドーピングす
ると、該不純物がＢＰＳＧ膜表面から外へ拡散してしま
う傾向がある。高温の状態にある拡散炉からウェハを室
温に取り出すと、過剰に飽和された不純物がウェハ表面
の急激な温度変化と大気中の水分とにより表面で飽和濃
度以上の不純物が結晶形態で析出する。このような結晶
欠陥を防ぐために、ＢＰＳＧ膜によって被服されたウェ
ハを最初に約６５０℃〜７５０℃に維持されたＬＰＣＶ
Ｄ装置内に置く。つづいて、この温度で、かつ反応炉内
部の圧力が１０〜１００ｍＴｏｒｒ程の低圧状態で４０
ないし１００分熱処理を行う（１段階熱処理）。
【００２５】この時点で、ＢＰＳＧ膜の表面でホウ素お
よびリンが外へ抜け出す（out -diffusion) ため、ＢＰ
ＳＧ膜の表面濃度は減少し、抜け出たホウ素およびリン
はポンピングにより反応炉の外へ直ちに抜き出される。
よびリンが外へ抜け出す（out -diffusion) ため、ＢＰ
ＳＧ膜の表面濃度は減少し、抜け出たホウ素およびリン
はポンピングにより反応炉の外へ直ちに抜き出される。
【００２６】続いて、反応炉の温度を８５０〜９００℃
（２段階熱処理）に上げた後、Ｎ2雰囲気で約１５分〜
４５分間熱処理をして、ＢＰＳＧ膜をフローさせること
により、表面平坦化をさせる。
（２段階熱処理）に上げた後、Ｎ2雰囲気で約１５分〜
４５分間熱処理をして、ＢＰＳＧ膜をフローさせること
により、表面平坦化をさせる。
【００２７】表面平坦化が完了すると、直ちにＮ2 Ｏガ
スとＳｉＨ2 Ｃｌ2 ガスを利用してＢＰＳＧ膜の表面に
薄い保護酸化膜を約１００〜２００Å程蒸着した後、反
応炉の温度を約６５０℃〜７５０℃（３段階熱処理）に
低めた後にウェハを取り出す。
スとＳｉＨ2 Ｃｌ2 ガスを利用してＢＰＳＧ膜の表面に
薄い保護酸化膜を約１００〜２００Å程蒸着した後、反
応炉の温度を約６５０℃〜７５０℃（３段階熱処理）に
低めた後にウェハを取り出す。
【００２８】以上の通り、本発明に係るＢＰＳＧ膜の結
晶欠陥は以下の３点から防止できる。
晶欠陥は以下の３点から防止できる。
【００２９】第一に、ＬＰＣＶＤ装置で低圧の状態を維
持し、約６５０℃〜７５０℃の低温で長時間熱処理を施
すことにより、ＢＰＳＧ膜の表面でホウ素と燐の濃度を
減少させて表面における結晶析出率を減少させる。
持し、約６５０℃〜７５０℃の低温で長時間熱処理を施
すことにより、ＢＰＳＧ膜の表面でホウ素と燐の濃度を
減少させて表面における結晶析出率を減少させる。
【００３０】第二に、低温熱処理後、直ちに反応炉の温
度をＢＰＳＧ膜のフロー可能温度である８５０〜９００
℃程に上げた後、平坦化のための熱処理を施し、連続的
にＮ2 ＯとＳｉＨ2 Ｃｌ2 ガスを利用してＢＰＳＧ膜の
表面に酸化膜を蒸着させることにより、表面保護膜を形
成して結晶析出可能性を無くする。
度をＢＰＳＧ膜のフロー可能温度である８５０〜９００
℃程に上げた後、平坦化のための熱処理を施し、連続的
にＮ2 ＯとＳｉＨ2 Ｃｌ2 ガスを利用してＢＰＳＧ膜の
表面に酸化膜を蒸着させることにより、表面保護膜を形
成して結晶析出可能性を無くする。
【００３１】第三に、３段階の熱処理により表面におけ
る結晶析出可能性を最大限低めた後、ウェハを室温の反
応炉外へ取り出す。その結果、表面の急激な温度変化と
大気中の水分による結晶析出は生じない。
る結晶析出可能性を最大限低めた後、ウェハを室温の反
応炉外へ取り出す。その結果、表面の急激な温度変化と
大気中の水分による結晶析出は生じない。
【００３２】
【発明の効果】以上説明したように、本発明にもとづく
ＢＰＳＧ膜の表面平坦化方法は、後続工程における素子
パターニング形成を妨げて、導体間の絶縁不良を惹き起
こすＢＰＳＧ膜表面の結晶析出を防止することにより、
半導体素子の特性と収率を向上させる効果がある。
ＢＰＳＧ膜の表面平坦化方法は、後続工程における素子
パターニング形成を妨げて、導体間の絶縁不良を惹き起
こすＢＰＳＧ膜表面の結晶析出を防止することにより、
半導体素子の特性と収率を向上させる効果がある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン ヨン ソック 大韓民国 キュンキド イチョンクン ブバリウム アミ−リ サン 136−１ ヒュンダイ エレクトロニクス イン ダストリーズ カムパニー リミテッド 内 (72)発明者 キム ウイ シック 大韓民国 キュンキド イチョンクン ブバリウム アミ−リ サン 136−１ ヒュンダイ エレクトロニクス イン ダストリーズ カムパニー リミテッド 内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316
Claims (9)
- 【請求項１】 半導体ウェハ上のＢＰＳＧ膜の表面を平
坦化する方法において、 ホウ素とリンとを含有するＢＳＰＧ膜を半導体ウェハ上
に蒸着する第１段階と、温度および圧力がそれぞれ６５０〜７５０℃および１０
〜１００ｍＴｏｒｒの範囲内 に維持された所定の反応炉
に前記ＢＰＳＧ膜が形成された半導体ウェハを置き、前
記半導体ウェハを前記温度および前記圧力下で熱処理す
ることにより、前記ＢＰＳＧ膜の表面でのホウ素および
リンの濃度を低下させる第２段階と、 前記反応炉の温度を所定の温度にまで上げ、かつ所定の
雰囲気中で前記ＢＰＳＧ膜を前記所定の温度で熱処理す
る第３段階と、 前記反応炉で前記ＢＰＳＧ膜の表面に薄い保護酸化膜を
蒸着する第４段階と、 前記反応炉の温度を所定の温度にまで下げて該所定の温
度でもって熱処理する第５段階とを有することを特徴と
するＢＰＳＧ膜の表面平坦化方法。 - 【請求項２】 請求項１に記載の方法において、前記第
２段階の前記所定の反応炉はＬＰＣＶＤ装置であること
を特徴とするＢＰＳＧ膜の表面平坦化方法。 - 【請求項３】 請求項１に記載の方法において、前記第
２段階における熱処理時間は、４０〜１００分であるこ
とを特徴とするＢＰＳＧ膜の表面平坦化方法。 - 【請求項４】 請求項１に記載の方法において、前記第
３段階における前記所定の温度は、８５０〜９００℃で
あることを特徴とするＢＰＳＧ膜の表面平坦化方法。 - 【請求項５】 請求項１に記載の方法において、前記第
３段階の熱処理は、Ｎ2 雰囲気で行われることを特徴と
するＢＰＳＧ膜の表面平坦化方法。 - 【請求項６】 請求項１に記載の方法において、前記第
３段階の熱処理時間は、１５〜４５分であることを特徴
とするＢＰＳＧ膜の表面平坦化方法。 - 【請求項７】 請求項１に記載の方法において、前記第
４段階における前記保護酸化膜は、Ｎ2 ＯおよびＳｉＨ
2 Ｃｌ2 ガスを利用して形成されることを特徴とするＢ
ＰＳＧ膜の表面平坦化方法。 - 【請求項８】 請求項１に記載の方法において、前記第
５段階における前記所定の温度は、６５０〜７５０℃で
あることを特徴とするＢＰＳＧ膜の表面平坦化方法。 - 【請求項９】 請求項７に記載の方法において、前記保
護酸化膜の厚さは、１００〜２００Åであることを特徴
とするＢＰＳＧ膜の表面平坦化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050997A KR100214073B1 (ko) | 1995-12-16 | 1995-12-16 | 비피에스지막 형성방법 |
| KR1995-50997 | 1995-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181071A JPH09181071A (ja) | 1997-07-11 |
| JP2859864B2 true JP2859864B2 (ja) | 1999-02-24 |
Family
ID=19440781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8336172A Expired - Fee Related JP2859864B2 (ja) | 1995-12-16 | 1996-12-16 | Ｂｐｓｇ膜の表面平坦化方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2859864B2 (ja) |
| KR (1) | KR100214073B1 (ja) |
| CN (1) | CN1159489A (ja) |
| DE (1) | DE19651778A1 (ja) |
| GB (1) | GB2308229A (ja) |
| TW (1) | TW308714B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994616B2 (ja) | 1998-02-12 | 1999-12-27 | キヤノン販売株式会社 | 下地表面改質方法及び半導体装置の製造方法 |
| US6051849A (en) | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6265289B1 (en) | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| US6255198B1 (en) | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US6177688B1 (en) | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| KR20120098095A (ko) * | 2011-02-28 | 2012-09-05 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538722B2 (ja) * | 1991-06-20 | 1996-10-02 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
-
1995
- 1995-12-16 KR KR1019950050997A patent/KR100214073B1/ko not_active IP Right Cessation
-
1996
- 1996-11-16 TW TW085114063A patent/TW308714B/zh active
- 1996-12-05 GB GB9625363A patent/GB2308229A/en not_active Withdrawn
- 1996-12-12 DE DE19651778A patent/DE19651778A1/de not_active Withdrawn
- 1996-12-16 JP JP8336172A patent/JP2859864B2/ja not_active Expired - Fee Related
- 1996-12-16 CN CN96121564A patent/CN1159489A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB9625363D0 (en) | 1997-01-22 |
| DE19651778A1 (de) | 1997-06-19 |
| KR100214073B1 (ko) | 1999-08-02 |
| KR970052884A (ko) | 1997-07-29 |
| CN1159489A (zh) | 1997-09-17 |
| JPH09181071A (ja) | 1997-07-11 |
| GB2308229A (en) | 1997-06-18 |
| TW308714B (ja) | 1997-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315116B2 (ja) | 低比抵抗窒化チタン膜の製造方法 | |
| US6284316B1 (en) | Chemical vapor deposition of titanium | |
| US6365519B2 (en) | Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| JPH08264733A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| CA1266805A (en) | Semiconductor fabrication | |
| JP2874618B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JP3159796B2 (ja) | 半導体素子の製造方法 | |
| US6433434B1 (en) | Apparatus having a titanium alloy layer | |
| US6245673B1 (en) | Method of forming tungsten silicide film | |
| JP2799858B2 (ja) | 半導体デバイスの平坦化方法 | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPH088336A (ja) | 半導体装置及びその製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| KR960013154B1 (ko) | 반도체 소자 제조방법 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR950000659B1 (ko) | 실사이드 형성방법 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH05326397A (ja) | 半導体装置の製造方法 | |
| JPH03237744A (ja) | 半導体装置の製造方法 | |
| JPH04129223A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |