JPH088336A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH088336A JPH088336A JP6134393A JP13439394A JPH088336A JP H088336 A JPH088336 A JP H088336A JP 6134393 A JP6134393 A JP 6134393A JP 13439394 A JP13439394 A JP 13439394A JP H088336 A JPH088336 A JP H088336A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- boron
- dopant
- phosphorus
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 リフローにより平坦化される絶縁層を有する
半導体装置及びその製造方法に関し、絶縁層のドーパン
ト再結晶粒析出を防止し歩留り及び信頼性を向上する。 【構成】 該半導体基板１上に、有機シリコン化合物と
オゾンを含む酸素ガスと硼素ドーパントガス及び燐ドー
パントガスを供給し、常圧もしくは低圧の化学気相成長
手段により、リフローに適した所定の硼素プラス燐のド
ーパント濃度を有する硼素燐珪酸ガラスからなる主絶縁
層２を成長する工程と、該主絶縁層２の成長に引続い
て、該主絶縁層２上に、水との反応により硼素もしくは
燐ドーパントの再結晶化が起こらない程度の低ドーパン
ト濃度を有し且つ該主絶縁層２より薄い表面絶縁層３を
化学気相成長手段により成長する工程と、熱処理により
該主絶縁層２をリフローする工程とを有して形成される
半導体装置。
半導体装置及びその製造方法に関し、絶縁層のドーパン
ト再結晶粒析出を防止し歩留り及び信頼性を向上する。 【構成】 該半導体基板１上に、有機シリコン化合物と
オゾンを含む酸素ガスと硼素ドーパントガス及び燐ドー
パントガスを供給し、常圧もしくは低圧の化学気相成長
手段により、リフローに適した所定の硼素プラス燐のド
ーパント濃度を有する硼素燐珪酸ガラスからなる主絶縁
層２を成長する工程と、該主絶縁層２の成長に引続い
て、該主絶縁層２上に、水との反応により硼素もしくは
燐ドーパントの再結晶化が起こらない程度の低ドーパン
ト濃度を有し且つ該主絶縁層２より薄い表面絶縁層３を
化学気相成長手段により成長する工程と、熱処理により
該主絶縁層２をリフローする工程とを有して形成される
半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に有機シリコン化合物とオゾンを含む酸
素ガスと硼素ドーパント及び燐ドーパントを原料とする
常圧もしくは低圧の化学気相成長手段により低温でリフ
ロー可能な硼素燐珪酸ガラス(BPSG)からなる絶縁層を設
けた際、水分との反応によるドーパント結晶粒の析出に
より該絶縁層表面の平坦性が経時的に劣化するのを防止
する半導体装置の構造及びその製造方法に関する。
方法に係り、特に有機シリコン化合物とオゾンを含む酸
素ガスと硼素ドーパント及び燐ドーパントを原料とする
常圧もしくは低圧の化学気相成長手段により低温でリフ
ロー可能な硼素燐珪酸ガラス(BPSG)からなる絶縁層を設
けた際、水分との反応によるドーパント結晶粒の析出に
より該絶縁層表面の平坦性が経時的に劣化するのを防止
する半導体装置の構造及びその製造方法に関する。
【０００２】近年の高集積化され且つ高速化される半導
体装置においては、低温において平坦化が図れる絶縁層
が配線下の絶縁層として望まれており、そのために、リ
フロー温度が低く且つリフロー後の平坦性が優れた、有
機シリコン化合物の特にテトラエチルオルソシリケート
(TEOS)とオゾン(O3)を含む酸素(O2)ガスと硼素(B) ドー
パント及び燐(P) ドーパントを原料とする常圧もしくは
低圧の化学気相成長手段により形成したBPSG即ちO3-TEO
S 系BPSGによる絶縁層が開発されている。
体装置においては、低温において平坦化が図れる絶縁層
が配線下の絶縁層として望まれており、そのために、リ
フロー温度が低く且つリフロー後の平坦性が優れた、有
機シリコン化合物の特にテトラエチルオルソシリケート
(TEOS)とオゾン(O3)を含む酸素(O2)ガスと硼素(B) ドー
パント及び燐(P) ドーパントを原料とする常圧もしくは
低圧の化学気相成長手段により形成したBPSG即ちO3-TEO
S 系BPSGによる絶縁層が開発されている。
【０００３】しかし、このBPSG絶縁層には、吸湿性が強
く、且つドーパント濃度が高いために水分との経時的な
反応によって絶縁層中にドーパントの再結晶粒が発生
し、この再結晶粒により、パターニング精度やエッチン
グ精度が低下したり、また表面の平坦性が損なわれて上
部配線の断線を招くという問題があり、改善が望まれて
いる。
く、且つドーパント濃度が高いために水分との経時的な
反応によって絶縁層中にドーパントの再結晶粒が発生
し、この再結晶粒により、パターニング精度やエッチン
グ精度が低下したり、また表面の平坦性が損なわれて上
部配線の断線を招くという問題があり、改善が望まれて
いる。
【０００４】
【従来の技術】従来の高密度・高集積化される半導体装
置において、配線に直に接する配線下のリフローによる
平坦化が可能な絶縁層には、絶縁層を形成する際の化学
気相成長（ＣＶＤ）において、シリコン(Si)の原料に無
機シリコン化合物ガスを用いた例えがモノシラン(SiH4)
系BPSG層が用いられていた。
置において、配線に直に接する配線下のリフローによる
平坦化が可能な絶縁層には、絶縁層を形成する際の化学
気相成長（ＣＶＤ）において、シリコン(Si)の原料に無
機シリコン化合物ガスを用いた例えがモノシラン(SiH4)
系BPSG層が用いられていた。
【０００５】図３は配線下の絶縁膜にSiH4系BPSG絶縁層
を用いた従来のＤＲＡＭセルの断面を模式的に示したも
のである。この図において、51はｐ型Si基板、52はフィ
ールド酸化膜、53はキャパシタ酸化膜、54はポリSiから
なる蓄積電極、55はゲート酸化膜、56はポリSiあるいは
ポリサイド等からなるゲート電極、57D はｎ+ 型ドレイ
ン領域（ビットライン）、57S はｎ+ 型ソース領域、58
はSiH4系BPSG絶縁層、59はアルミニウム(Al)もしくはそ
の合金からなるAl配線（ワードライン）を示している。
を用いた従来のＤＲＡＭセルの断面を模式的に示したも
のである。この図において、51はｐ型Si基板、52はフィ
ールド酸化膜、53はキャパシタ酸化膜、54はポリSiから
なる蓄積電極、55はゲート酸化膜、56はポリSiあるいは
ポリサイド等からなるゲート電極、57D はｎ+ 型ドレイ
ン領域（ビットライン）、57S はｎ+ 型ソース領域、58
はSiH4系BPSG絶縁層、59はアルミニウム(Al)もしくはそ
の合金からなるAl配線（ワードライン）を示している。
【０００６】上記SiH4系BPSG絶縁層58のリフローには元
来 900℃以上の高温が望ましい。しかしながら、近時の
高集積化され且つ高速化される上記ＤＲＡＭ等の半導体
装置においては、特性の変動を抑えるためにリフロー温
度は 850℃以下に抑えられる。そのため上記SiH4系BPSG
絶縁層58においては、成長に際してのステップカバレッ
ジ性の悪さに加えてリフローが不十分になって、図３に
示されるように、BPSG絶縁層58の表面に高く急峻な段差
部60が残留し、その上面にスパッタ法等により形成され
るAl配線59が、前記段差部60上で59a で示すように極端
に薄く形成され、断線や信頼性の低下を生ずるという問
題が生じていた。
来 900℃以上の高温が望ましい。しかしながら、近時の
高集積化され且つ高速化される上記ＤＲＡＭ等の半導体
装置においては、特性の変動を抑えるためにリフロー温
度は 850℃以下に抑えられる。そのため上記SiH4系BPSG
絶縁層58においては、成長に際してのステップカバレッ
ジ性の悪さに加えてリフローが不十分になって、図３に
示されるように、BPSG絶縁層58の表面に高く急峻な段差
部60が残留し、その上面にスパッタ法等により形成され
るAl配線59が、前記段差部60上で59a で示すように極端
に薄く形成され、断線や信頼性の低下を生ずるという問
題が生じていた。
【０００７】そこで従来、前記SiH4系BPSG絶縁層よりも
ステップカバレッジ性が良く、且つ前記 850℃以下の低
温度において十分にリフローされ、良好な平坦化面が得
られる絶縁層として、有機シリコン化合物の特にテトラ
エチルオルソシリケート(TEOS)とオゾン(O3)を含む酸素
(O2)ガスと硼素(B) ドーパント及び燐(P) ドーパントを
原料とする常圧もしくは低圧の化学気相成長手段により
形成するBPSG即ちO3-TEOS 系BPSG絶縁層が提供された。
ステップカバレッジ性が良く、且つ前記 850℃以下の低
温度において十分にリフローされ、良好な平坦化面が得
られる絶縁層として、有機シリコン化合物の特にテトラ
エチルオルソシリケート(TEOS)とオゾン(O3)を含む酸素
(O2)ガスと硼素(B) ドーパント及び燐(P) ドーパントを
原料とする常圧もしくは低圧の化学気相成長手段により
形成するBPSG即ちO3-TEOS 系BPSG絶縁層が提供された。
【０００８】しかしこのO3-TEOS 系BPSG絶縁層はそれ自
体の吸湿性が強く、しかもP とB との合計のドーパント
濃度が高いために、気相成長後２〜３時間程度の間に雰
囲気中から吸収した水分との反応によりBPSG絶縁層内に
ドーパントのP やB の再結晶化が起こり、BPSG絶縁層の
表面にウオーターマークなる大きなP やB の再結晶粒に
よる突起が発生する。
体の吸湿性が強く、しかもP とB との合計のドーパント
濃度が高いために、気相成長後２〜３時間程度の間に雰
囲気中から吸収した水分との反応によりBPSG絶縁層内に
ドーパントのP やB の再結晶化が起こり、BPSG絶縁層の
表面にウオーターマークなる大きなP やB の再結晶粒に
よる突起が発生する。
【０００９】このプロセスを示したのが、図４のO3-TEO
S 系BPSG絶縁層の従来の問題点を示す模式図である。即
ち同図は、成長直後には同図(a) に示すように、O3-TEO
S 系BPSG絶縁層内のドーパントP 及びB は総て酸化物の
五酸化燐(P2O5)、酸化硼素(B2O3)になって存在してお
り、成長後２〜３時間後には、同図(b) に示すように、
表面部のP2O5及びB2O3が吸収した雰囲気中の水分(H2O)
と反応してドーパントであるP あるいはB の結晶を析出
し、析出したP あるいはB の結晶が順次再結晶化されて
P 玉結晶あるいはB 玉結晶と呼ばれる大きな粒径のP 或
いはB 再結晶粒が表面に生ずる状態が示されている。
S 系BPSG絶縁層の従来の問題点を示す模式図である。即
ち同図は、成長直後には同図(a) に示すように、O3-TEO
S 系BPSG絶縁層内のドーパントP 及びB は総て酸化物の
五酸化燐(P2O5)、酸化硼素(B2O3)になって存在してお
り、成長後２〜３時間後には、同図(b) に示すように、
表面部のP2O5及びB2O3が吸収した雰囲気中の水分(H2O)
と反応してドーパントであるP あるいはB の結晶を析出
し、析出したP あるいはB の結晶が順次再結晶化されて
P 玉結晶あるいはB 玉結晶と呼ばれる大きな粒径のP 或
いはB 再結晶粒が表面に生ずる状態が示されている。
【００１０】なお、リフロー状態を最適化した再結晶の
上記BPSG絶縁層のB 濃度は３〜５wt％、P 濃度は５〜７
wt％で、合計のドーパント濃度は８〜12wt％である。こ
のように、従来の単層構造のO3-TEOS 系BPSG絶縁層を用
いた配線下の絶縁層においてはリフローによる平坦性は
優れているものの、経時的なドーパント結晶の析出によ
り表面に大きな突起を生じ、この突起のために、当該絶
縁層上に形成されるレジストマスクのパターニング精度
の低下や、絶縁層自体を選択エッチングする際のエッチ
ングレートのばらつき、上部に形成される配線層の品質
低下等を生じ、半導体装置製造歩留りや信頼性を劣化さ
せるという問題があった。
上記BPSG絶縁層のB 濃度は３〜５wt％、P 濃度は５〜７
wt％で、合計のドーパント濃度は８〜12wt％である。こ
のように、従来の単層構造のO3-TEOS 系BPSG絶縁層を用
いた配線下の絶縁層においてはリフローによる平坦性は
優れているものの、経時的なドーパント結晶の析出によ
り表面に大きな突起を生じ、この突起のために、当該絶
縁層上に形成されるレジストマスクのパターニング精度
の低下や、絶縁層自体を選択エッチングする際のエッチ
ングレートのばらつき、上部に形成される配線層の品質
低下等を生じ、半導体装置製造歩留りや信頼性を劣化さ
せるという問題があった。
【００１１】
【発明が解決しようとする課題】そこで本発明は、低温
で平坦性に優れたリフローが可能なO3-TEOS 系BPSG絶縁
層における経時的な吸湿による硼素再結晶粒や燐再結晶
粒の成長を防止し、その表面の平坦性を維持することを
目的とする。
で平坦性に優れたリフローが可能なO3-TEOS 系BPSG絶縁
層における経時的な吸湿による硼素再結晶粒や燐再結晶
粒の成長を防止し、その表面の平坦性を維持することを
目的とする。
【００１２】
【課題を解決するための手段】上記課題の解決は、硼素
燐珪酸ガラスからなる主絶縁層と、該主絶縁層より薄い
表面絶縁層とからなる絶縁層を半導体基板上に有し、該
表面絶縁層が、該主絶縁層の硼素プラス燐のドーパント
濃度より低い硼素濃度を有する硼珪酸ガラス、または該
主絶縁層の硼素プラス燐のドーパント濃度より低い燐濃
度を有する燐珪酸ガラス、または該主絶縁層の硼素プラ
ス燐のドーパント濃度より低い硼素プラス燐のドーパン
ト濃度を有する硼素燐珪酸ガラス、またはノンドープの
珪酸ガラスからなる本発明による半導体装置、または、
半導体基板上に被着層の凹凸を緩和しほぼ平坦化するよ
うに絶縁層を形成するに際して、該半導体基板上に、有
機シリコン化合物とオゾンを含む酸素ガスと硼素ドーパ
ント及び燐ドーパントを原料とする常圧もしくは低圧の
化学気相成長手段により、リフローに適した所定の硼素
プラス燐のドーパント濃度を有する硼素燐珪酸ガラスか
らなる主絶縁層を形成する工程と、該主絶縁層の形成に
引続いて、該主絶縁層上に、水との反応により硼素もし
くは燐ドーパントの再結晶化が起こらない程度の低ドー
パント濃度を有し且つ該主絶縁層より薄い表面絶縁層を
化学気相成長手段により形成する工程と、熱処理により
該主絶縁層をリフローする工程とを有する本発明による
半導体装置の製造方法によって達成される。
燐珪酸ガラスからなる主絶縁層と、該主絶縁層より薄い
表面絶縁層とからなる絶縁層を半導体基板上に有し、該
表面絶縁層が、該主絶縁層の硼素プラス燐のドーパント
濃度より低い硼素濃度を有する硼珪酸ガラス、または該
主絶縁層の硼素プラス燐のドーパント濃度より低い燐濃
度を有する燐珪酸ガラス、または該主絶縁層の硼素プラ
ス燐のドーパント濃度より低い硼素プラス燐のドーパン
ト濃度を有する硼素燐珪酸ガラス、またはノンドープの
珪酸ガラスからなる本発明による半導体装置、または、
半導体基板上に被着層の凹凸を緩和しほぼ平坦化するよ
うに絶縁層を形成するに際して、該半導体基板上に、有
機シリコン化合物とオゾンを含む酸素ガスと硼素ドーパ
ント及び燐ドーパントを原料とする常圧もしくは低圧の
化学気相成長手段により、リフローに適した所定の硼素
プラス燐のドーパント濃度を有する硼素燐珪酸ガラスか
らなる主絶縁層を形成する工程と、該主絶縁層の形成に
引続いて、該主絶縁層上に、水との反応により硼素もし
くは燐ドーパントの再結晶化が起こらない程度の低ドー
パント濃度を有し且つ該主絶縁層より薄い表面絶縁層を
化学気相成長手段により形成する工程と、熱処理により
該主絶縁層をリフローする工程とを有する本発明による
半導体装置の製造方法によって達成される。
【００１３】
【作用】図１は本発明の原理説明用断面図で、図中の１
は基板、２はO3-TEOS 系BPSGからなりリフローに適した
高ドーパント濃度を有する厚い主絶縁層、３はBSG 、PS
G 、NSG 、または主絶縁層より低ドーパント濃度のBPSG
の何れかからなる薄い表面絶縁層、４は配線下の絶縁
層、５は金属配線を示す。
は基板、２はO3-TEOS 系BPSGからなりリフローに適した
高ドーパント濃度を有する厚い主絶縁層、３はBSG 、PS
G 、NSG 、または主絶縁層より低ドーパント濃度のBPSG
の何れかからなる薄い表面絶縁層、４は配線下の絶縁
層、５は金属配線を示す。
【００１４】前述したようにO3-TEOS 系BPSGからなる主
絶縁層２の表面部に、吸収した水分とドーパントの反応
によってドーパントであるB 及びP の再結晶粒を発生す
る現象は、B とP との合計のドーパント濃度が８wt％近
傍以上において生ずることが確かめられている。
絶縁層２の表面部に、吸収した水分とドーパントの反応
によってドーパントであるB 及びP の再結晶粒を発生す
る現象は、B とP との合計のドーパント濃度が８wt％近
傍以上において生ずることが確かめられている。
【００１５】一方、 850℃以下の望ましい低温度におい
て平坦性に優れたリフローが可能なBPSG層のB 及びP の
合計ドーパント濃度は８〜12wt％である。従って、この
ようなドーパント濃度のBPSG層を用いて形成される主絶
縁層２には、ドーパント濃度のばらつき等によって上記
B 及びP の再結晶粒が発生する可能性は非常に高い。
て平坦性に優れたリフローが可能なBPSG層のB 及びP の
合計ドーパント濃度は８〜12wt％である。従って、この
ようなドーパント濃度のBPSG層を用いて形成される主絶
縁層２には、ドーパント濃度のばらつき等によって上記
B 及びP の再結晶粒が発生する可能性は非常に高い。
【００１６】そこで本発明においては、上記高ドーパン
ト濃度を有する主絶縁層２に雰囲気中の水分を到達させ
ないために、主絶縁層２上に、水分を遮蔽する表面絶縁
層３として、ドーパント濃度が再結晶粒を発生する限界
濃度を大きく下回り水分との反応により再結晶粒が発生
することがなく、しかも、主絶縁層２と同様にO3-TEOS
系の薄いBSG 層、PSG 層、NSG 層、低ドーパント濃度BP
SG層を成長させ、かかる表面絶縁層３と該表面絶縁層３
に覆われた前記主絶縁層２を用いて配線下の絶縁層４を
構成する。
ト濃度を有する主絶縁層２に雰囲気中の水分を到達させ
ないために、主絶縁層２上に、水分を遮蔽する表面絶縁
層３として、ドーパント濃度が再結晶粒を発生する限界
濃度を大きく下回り水分との反応により再結晶粒が発生
することがなく、しかも、主絶縁層２と同様にO3-TEOS
系の薄いBSG 層、PSG 層、NSG 層、低ドーパント濃度BP
SG層を成長させ、かかる表面絶縁層３と該表面絶縁層３
に覆われた前記主絶縁層２を用いて配線下の絶縁層４を
構成する。
【００１７】従って、吸水性を有する主絶縁層２が直に
雰囲気に触れて雰囲気中の水分を吸収することがなくな
るので、主絶縁層２の表面部に水分との反応によりドー
パントの再結晶粒が発生することがなくなる。
雰囲気に触れて雰囲気中の水分を吸収することがなくな
るので、主絶縁層２の表面部に水分との反応によりドー
パントの再結晶粒が発生することがなくなる。
【００１８】また本発明においては、上記のように表面
絶縁層３に、主絶縁層２と同様のO3-TEOS 系の化学気相
成長(CVD) によるBSG 層、PSG 層、NSG 層、低ドーパン
ト濃度BPSG層を用い、それらの表面絶縁層３は、主絶縁
層２の成長完了に引き続いて、同一装置内で、P ドーパ
ントガスの供給、またはB ドーパントガスの供給、或い
はB ドーパントガス及びP ドーパントガス両方の供給を
停止するか、或いはPドーパントガス及びB ドーパント
ガスの供給量を減少した状態で成長せしめられる。
絶縁層３に、主絶縁層２と同様のO3-TEOS 系の化学気相
成長(CVD) によるBSG 層、PSG 層、NSG 層、低ドーパン
ト濃度BPSG層を用い、それらの表面絶縁層３は、主絶縁
層２の成長完了に引き続いて、同一装置内で、P ドーパ
ントガスの供給、またはB ドーパントガスの供給、或い
はB ドーパントガス及びP ドーパントガス両方の供給を
停止するか、或いはPドーパントガス及びB ドーパント
ガスの供給量を減少した状態で成長せしめられる。
【００１９】従って本発明に係る配線下の絶縁層４は、
特別な装置及び工程を設けずに容易に形成され、製造コ
ストの増大を招くことはない。以上の諸点から本発明に
よれば、低温リフローによる平坦化性に優れ、且つドー
パントの再結晶化による表面平坦性の劣化を生ずること
のない配線下の絶縁層４が、装置、工程の増加によるコ
ストの増大を伴わずに容易に達成される。従って本発明
は高集積化される半導体装置の製造歩留りや信頼性の向
上、製造コストの低減に寄与するところが大きい。
特別な装置及び工程を設けずに容易に形成され、製造コ
ストの増大を招くことはない。以上の諸点から本発明に
よれば、低温リフローによる平坦化性に優れ、且つドー
パントの再結晶化による表面平坦性の劣化を生ずること
のない配線下の絶縁層４が、装置、工程の増加によるコ
ストの増大を伴わずに容易に達成される。従って本発明
は高集積化される半導体装置の製造歩留りや信頼性の向
上、製造コストの低減に寄与するところが大きい。
【００２０】
【実施例】以下本発明を、拡散層ビットラインを持つＤ
ＲＡＭを製造する際の一実施例について、図２を参照し
て具体的に説明する。
ＲＡＭを製造する際の一実施例について、図２を参照し
て具体的に説明する。
【００２１】図２(a) 参照 本発明の方法を用いて、Al合金薄膜等により形成される
例えばワード配線が配設される配線下の絶縁層が平坦化
されるＤＲＡＭセルを形成するに際しては、本発明の方
法に先だって、通常のＤＲＡＭの製造手法に従って、例
えばｐ型Si基板11の表面にセル領域Acを分離するフィー
ルド酸化膜12を形成し、次いでセル領域Ac上に例えば熱
酸化によりキャパシタ膜（誘電体膜）13を形成し、次い
でこの基板１上に第１のポリSi層（導電性を有する）を
形成し、次いで前記第１のポリSi層及び前記キャパシタ
膜13を一括パターニングし、セル領域Ac上に前記キャパ
シタ膜13をSi基板１との間に有する前記第１のポリSi層
による蓄積電極14を形成する。
例えばワード配線が配設される配線下の絶縁層が平坦化
されるＤＲＡＭセルを形成するに際しては、本発明の方
法に先だって、通常のＤＲＡＭの製造手法に従って、例
えばｐ型Si基板11の表面にセル領域Acを分離するフィー
ルド酸化膜12を形成し、次いでセル領域Ac上に例えば熱
酸化によりキャパシタ膜（誘電体膜）13を形成し、次い
でこの基板１上に第１のポリSi層（導電性を有する）を
形成し、次いで前記第１のポリSi層及び前記キャパシタ
膜13を一括パターニングし、セル領域Ac上に前記キャパ
シタ膜13をSi基板１との間に有する前記第１のポリSi層
による蓄積電極14を形成する。
【００２２】次いで、熱酸化等により表出するSi基板11
面及び蓄積電極14の表面にゲート酸化膜15を形成し、次
いで基板上に第２のポリSi層（導電性を有する）を形成
し、次いで前記第２のポリSi層とその下部のゲート酸化
膜15を一括パターニングして、ゲート酸化膜15を介しSi
基板11上から蓄積電極14上にオーバラップする第２のポ
リSi層によるゲート電極16を形成し、次いで前記ゲート
電極16、蓄積電極14及びフィールド酸化膜12をマスクに
してｐ型Si基板11内に選択的に砒素をイオン注入し、活
性化熱処理を行ってｎ+ 型ドレイン領域（ビットライ
ン）17D 及びｎ+型ソース領域17S を形成する。
面及び蓄積電極14の表面にゲート酸化膜15を形成し、次
いで基板上に第２のポリSi層（導電性を有する）を形成
し、次いで前記第２のポリSi層とその下部のゲート酸化
膜15を一括パターニングして、ゲート酸化膜15を介しSi
基板11上から蓄積電極14上にオーバラップする第２のポ
リSi層によるゲート電極16を形成し、次いで前記ゲート
電極16、蓄積電極14及びフィールド酸化膜12をマスクに
してｐ型Si基板11内に選択的に砒素をイオン注入し、活
性化熱処理を行ってｎ+ 型ドレイン領域（ビットライ
ン）17D 及びｎ+型ソース領域17S を形成する。
【００２３】図２(b) 参照 次いで、上記ＤＲＡＭセル（ワードラインを除く）の形
成されている基板上に、例えば常圧のＣＶＤ法により、
厚さ5000〜9000Å程度で、B 濃度３〜５wt％、P 濃度５
〜７wt％程度のO3-TEOS 系BPSG主絶縁層18A を成長させ
る。
成されている基板上に、例えば常圧のＣＶＤ法により、
厚さ5000〜9000Å程度で、B 濃度３〜５wt％、P 濃度５
〜７wt％程度のO3-TEOS 系BPSG主絶縁層18A を成長させ
る。
【００２４】成長条件は例えば次の通りとする。 原料ガスの流量 TEOS １〜３ slm 硼酸トリエチル(TEB) 0.5〜1.5 slm 燐酸トリエチル(TMP) 0.5〜1.5 slm 3-5%Ｏ3 含有Ｏ2 ５〜10 slm N2キャリアガス 20〜30 slm 成長温度（基板温度） 380〜420 ℃ なお、低圧成長を行う場合は、上記条件で且つ成長装置
内のガス圧を 200-600Torrに調整する。
内のガス圧を 200-600Torrに調整する。
【００２５】上記O3-TEOS 系BPSG主絶縁層18A の形成に
先だって、該主絶縁層18A からのソース領域17S 、ドレ
イン領域17D 、ゲート電極16、蓄積電極14内へのドーパ
ントの拡散を阻止するために前記基板の全面上に薄いCV
D-SiO2膜を形成することもあるが、本発明に関係ないの
でここでは省略する。
先だって、該主絶縁層18A からのソース領域17S 、ドレ
イン領域17D 、ゲート電極16、蓄積電極14内へのドーパ
ントの拡散を阻止するために前記基板の全面上に薄いCV
D-SiO2膜を形成することもあるが、本発明に関係ないの
でここでは省略する。
【００２６】図２(c) 参照 次いで、上記主絶縁層18A の成長の後、その基板を上記
主絶縁層18A の成長を行ったＣＶＤ装置内で基板温度を
上記 380〜420 ℃程度の温度に保持した状態のまま、上
記原料ガスの中のTEB の供給を停止し、上記主絶縁膜層
18A の成長に引き続いて上記O3-TEOS 系BPSG主絶縁層18
A 上に厚さ 100〜300 Å程度、P 濃度が５〜７wt％程度
のO3-TEOS 系PSG 表面絶縁層18B を成長させる。ここ
で、O3-TEOS 系BPSG主絶縁層18A 上がO3-TEOS 系PSG 表
面絶縁層18B で被覆された平坦化前の配線下の絶縁層18
が完成する。
主絶縁層18A の成長を行ったＣＶＤ装置内で基板温度を
上記 380〜420 ℃程度の温度に保持した状態のまま、上
記原料ガスの中のTEB の供給を停止し、上記主絶縁膜層
18A の成長に引き続いて上記O3-TEOS 系BPSG主絶縁層18
A 上に厚さ 100〜300 Å程度、P 濃度が５〜７wt％程度
のO3-TEOS 系PSG 表面絶縁層18B を成長させる。ここ
で、O3-TEOS 系BPSG主絶縁層18A 上がO3-TEOS 系PSG 表
面絶縁層18B で被覆された平坦化前の配線下の絶縁層18
が完成する。
【００２７】なお、O3-TEOS 系の絶縁層はSiH4系の絶縁
層に比べて成長時の流動性が良いので、凹部の側面やア
スペクト比の大きい凹部底面へも比較的厚く成長する。 図２(d) 参照 次いで、上記表面絶縁層18B の成長を終わった基板をN2
中または空気中で 820〜850 ℃に加熱しO3-TEOS 系BPSG
主絶縁層18A をリフローする。O3-TEOS 系BPSGは低温に
おけるリフロー性に優れ、上記 820〜850 ℃程度の低温
度においても十分に流動し、その表面は十分に平坦化さ
れる。
層に比べて成長時の流動性が良いので、凹部の側面やア
スペクト比の大きい凹部底面へも比較的厚く成長する。 図２(d) 参照 次いで、上記表面絶縁層18B の成長を終わった基板をN2
中または空気中で 820〜850 ℃に加熱しO3-TEOS 系BPSG
主絶縁層18A をリフローする。O3-TEOS 系BPSGは低温に
おけるリフロー性に優れ、上記 820〜850 ℃程度の低温
度においても十分に流動し、その表面は十分に平坦化さ
れる。
【００２８】そしてその際、表面絶縁層18B は非常に薄
いので、リフローされる主絶縁層18A の表面に沿って変
形し、表面が平坦化された、O3-TEOS 系BPSG主絶縁層18
A とその表面を覆う薄いO3-TEOS 系PSG 表面絶縁層18B
からなる本発明に係る配線下の絶縁層18が完成する。
いので、リフローされる主絶縁層18A の表面に沿って変
形し、表面が平坦化された、O3-TEOS 系BPSG主絶縁層18
A とその表面を覆う薄いO3-TEOS 系PSG 表面絶縁層18B
からなる本発明に係る配線下の絶縁層18が完成する。
【００２９】このように本発明に係る配線下の絶縁層18
においては、表面が５〜７wt％程度の低ドーパント濃度
を有し再結晶粒を発生しないPSG 表面絶縁層18B に覆わ
れていて、雰囲気中の水分が、主絶縁層である水分と反
応してドーパントの再結晶粒を発生し易いドーパント濃
度８wt％程度のBPSG主絶縁層18A に到達することがなく
なり、主絶縁層18A の表面部にドーパントの結晶粒が析
出し突起を生ずることがなくなる。
においては、表面が５〜７wt％程度の低ドーパント濃度
を有し再結晶粒を発生しないPSG 表面絶縁層18B に覆わ
れていて、雰囲気中の水分が、主絶縁層である水分と反
応してドーパントの再結晶粒を発生し易いドーパント濃
度８wt％程度のBPSG主絶縁層18A に到達することがなく
なり、主絶縁層18A の表面部にドーパントの結晶粒が析
出し突起を生ずることがなくなる。
【００３０】図２(e) 参照 次いで、上記配線下の絶縁層18に通常通り図示しない配
線のコンタクトホールを形成した後、該絶縁層18上に、
通常のスパッタリング工程及びパターニング工程を経
て、例えばAl合金からなるワード配線19を形成し、本発
明に係るＤＲＡＭが完成する。
線のコンタクトホールを形成した後、該絶縁層18上に、
通常のスパッタリング工程及びパターニング工程を経
て、例えばAl合金からなるワード配線19を形成し、本発
明に係るＤＲＡＭが完成する。
【００３１】なおここで、前記のように配線下の絶縁層
18にはドーパントの再結晶粒による突起が形成されてい
ないので、前記コンタクトホールの形成精度、ワード配
線のパターニング精度は向上し、且つワード配線の変形
も防止される。
18にはドーパントの再結晶粒による突起が形成されてい
ないので、前記コンタクトホールの形成精度、ワード配
線のパターニング精度は向上し、且つワード配線の変形
も防止される。
【００３２】上記実施例においては、O3-TEOS 系BPSG主
絶縁層18A 上を覆う表面絶縁層18BをO3-TEOS 系PSG 表
面絶縁層によって形成したが、この表面絶縁層18B はO3
-TEOS 系BSG 層、O3-TEOS 系NSG 層、低ドーパント濃度
のO3-TEOS 系BPSG層用いて形成してもよい。
絶縁層18A 上を覆う表面絶縁層18BをO3-TEOS 系PSG 表
面絶縁層によって形成したが、この表面絶縁層18B はO3
-TEOS 系BSG 層、O3-TEOS 系NSG 層、低ドーパント濃度
のO3-TEOS 系BPSG層用いて形成してもよい。
【００３３】そして、O3-TEOS 系BSG 表面絶縁層の形成
に際しては、前記同様O3-TEOS 系BPSG主絶縁層成長後、
同ＣＶＤ装置内で基板温度を成長温度に保持した状態の
まま、上記原料ガスの中のTMP の供給のみを停止し、上
記主絶縁膜層18A の成長に引き続いて成長させる。厚さ
は、PSG 層の場合と同様 100〜300 Å程度でよい。この
場合、BSG 表面絶縁層のB 濃度は３〜５wt％程度の低濃
度になる。
に際しては、前記同様O3-TEOS 系BPSG主絶縁層成長後、
同ＣＶＤ装置内で基板温度を成長温度に保持した状態の
まま、上記原料ガスの中のTMP の供給のみを停止し、上
記主絶縁膜層18A の成長に引き続いて成長させる。厚さ
は、PSG 層の場合と同様 100〜300 Å程度でよい。この
場合、BSG 表面絶縁層のB 濃度は３〜５wt％程度の低濃
度になる。
【００３４】また、O3-TEOS 系NSG 表面絶縁層の形成に
際しては、TEB とTMP の量ドーパントガスの供給のみを
停止して成長させる。厚さは、同様 100〜300 Åでよ
い。また、低ドーパント濃度のO3-TEOS 系BPSG表面絶縁
層の形成に際しては、TEBとTMP の供給量を各々１／２
程度に減量すればよい。この場合も、厚さは 100〜300
Å程度でよい。更にまた、本発明において、表面絶縁層
に、無機系の原料ガスであるSiH4系の原料ガス及び無機
系のドーパントガスであるPH3 、BH3 をを用いるＣＶＤ
法によって形成したBSG 、PSG 、NSG あるいは低ドーパ
ント濃度のBPSGを用いても同様の効果を得ることができ
る。但しその場合、成長装置が別になるので、その点
で、装置費用及び工程が増加を生ずる。
際しては、TEB とTMP の量ドーパントガスの供給のみを
停止して成長させる。厚さは、同様 100〜300 Åでよ
い。また、低ドーパント濃度のO3-TEOS 系BPSG表面絶縁
層の形成に際しては、TEBとTMP の供給量を各々１／２
程度に減量すればよい。この場合も、厚さは 100〜300
Å程度でよい。更にまた、本発明において、表面絶縁層
に、無機系の原料ガスであるSiH4系の原料ガス及び無機
系のドーパントガスであるPH3 、BH3 をを用いるＣＶＤ
法によって形成したBSG 、PSG 、NSG あるいは低ドーパ
ント濃度のBPSGを用いても同様の効果を得ることができ
る。但しその場合、成長装置が別になるので、その点
で、装置費用及び工程が増加を生ずる。
【００３５】
【発明の効果】以上説明のように本発明に係る配線下の
絶縁膜は従来より低温でリフローすることが可能であ
り、且つ優れた平坦性を有する。
絶縁膜は従来より低温でリフローすることが可能であ
り、且つ優れた平坦性を有する。
【００３６】更にまた、雰囲気中の水分と反応してドー
パントの再結晶化し、その再結晶粒により表面の平坦性
が損なわれることもない。従って本発明によれば、該絶
縁層上に形成される各種パターンのパターニング精度及
び絶縁層自体のエッチング精度の向上、該絶縁層上に形
成される配線の変形防止等が図れ、本発明は高集積化さ
れる半導体装置の製造歩留り及び信頼性の向上に寄与す
るところが大きい。
パントの再結晶化し、その再結晶粒により表面の平坦性
が損なわれることもない。従って本発明によれば、該絶
縁層上に形成される各種パターンのパターニング精度及
び絶縁層自体のエッチング精度の向上、該絶縁層上に形
成される配線の変形防止等が図れ、本発明は高集積化さ
れる半導体装置の製造歩留り及び信頼性の向上に寄与す
るところが大きい。
【図１】 本発明の原理説明用断面図
【図２】 本発明の一実施例の製造工程断面図
【図３】 従来のＤＲＡＭセルの模式断面図
【図４】 O3-TEOS 系BPSG絶縁層の従来の問題点を示す
模式図
模式図
１ 基板 ２ O3-TEOS 系BPSG主絶縁層 ３ BSG 、PSG 、NSG 、または低濃度BPSGの何れかから
なる表面絶縁層 ４ 配線下の絶縁層 ５ 金属配線 11 ｐ型Si基板 12 フィールド酸化膜 13 キャパシタ膜 14 蓄積電極 15 ゲート酸化膜 16 ゲート電極 17S ｎ+ 型ソース領域 17D ｎ+ 型ドレイン領域 18A O3-TEOS 系BPSG主絶縁層 18B O3-TEOS 系PSG 表面絶縁層 19 ワード配線
なる表面絶縁層 ４ 配線下の絶縁層 ５ 金属配線 11 ｐ型Si基板 12 フィールド酸化膜 13 キャパシタ膜 14 蓄積電極 15 ゲート酸化膜 16 ゲート電極 17S ｎ+ 型ソース領域 17D ｎ+ 型ドレイン領域 18A O3-TEOS 系BPSG主絶縁層 18B O3-TEOS 系PSG 表面絶縁層 19 ワード配線
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108
Claims (8)
- 【請求項１】 硼素燐珪酸ガラスからなる主絶縁層(2)
と、該主絶縁層(2)より薄い表面絶縁層(3) とからなる
絶縁層(4) を半導体基板(1) 上に有し、該表面絶縁層
(3) が、該主絶縁層(2) の硼素プラス燐のドーパント濃
度より低い硼素濃度を有する硼珪酸ガラス、または該主
絶縁層(2) の硼素プラス燐のドーパント濃度より低い燐
濃度を有する燐珪酸ガラス、または該主絶縁層(2) の硼
素プラス燐のドーパント濃度より低い硼素プラス燐のド
ーパント濃度を有する硼素燐珪酸ガラス、またはノンド
ープの珪酸ガラスからなることを特徴とする半導体装
置。 - 【請求項２】 半導体基板(1) 上に被着層の凹凸を緩和
しほぼ平坦化するように絶縁層(4) を形成するに際し
て、 該半導体基板(1) 上に、有機シリコン化合物とオゾンを
含む酸素ガスと硼素ドーパントガス及び燐ドーパントガ
スを供給し、常圧もしくは低圧の化学気相成長手段によ
り、リフローに適した所定の硼素プラス燐のドーパント
濃度を有する硼素燐珪酸ガラスからなる主絶縁層(2) を
成長する工程と、 該主絶縁層(2) の成長に引続いて、該主絶縁層(2) 上
に、水との反応により硼素もしくは燐ドーパントの再結
晶化が起こらない程度の低ドーパント濃度を有し且つ該
主絶縁層(2) より薄い表面絶縁層(3) を、化学気相成長
手段により成長する工程と、 熱処理により該主絶縁層(2) をリフローする工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記表面絶縁層(3) が硼珪酸ガラスより
なり、該表面絶縁層(3) の成長が、前記主絶縁層(2) の
成長に引き続き同一装置内で、燐ドーパントガスの供給
のみを停止してなされることを特徴とする請求項２記載
の半導体装置の製造方法。 - 【請求項４】 前記表面絶縁層(3) が燐珪酸ガラスより
なり、該表面絶縁層(3) の成長が、前記主絶縁層(2) の
成長に引き続き同一装置内で、硼素ドーパントガスの供
給のみを停止してなされることを特徴とする請求項２記
載の半導体装置の製造方法。 - 【請求項５】 前記表面絶縁層(3) がノンドープの珪酸
ガラスよりなり、該表面絶縁層(3) の成長が、前記主絶
縁層(2) の成長に引き続き同一装置内で、燐及び硼素ド
ーパントガスの供給のみを停止してなされることを特徴
とする請求項２記載の半導体装置の製造方法。 - 【請求項６】 前記表面絶縁層(3) が硼素燐珪酸ガラス
よりなり、該表面絶縁層(3) の成長が、前記主絶縁層
(2) の成長に引き続き同一装置内で、燐及び硼素ドーパ
ントガスの供給量のみを減少してなされることを特徴と
する請求項２記載の半導体装置の製造方法。 - 【請求項７】 前記有機シリコン化合物が、テトラエチ
ルオルソシリケートからなることを特徴とする請求項２
記載の半導体装置の製造方法。 - 【請求項８】 前記表面絶縁層(3) が、硼珪酸ガラス、
燐珪酸ガラスもしくは硼素燐珪酸ガラスからなり、その
化学気相成長手段が、無機系のシリコン原料ガス及びド
ーパントガスを用いて行う化学気相成長手段によりなる
ことを特徴とする請求項２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134393A JPH088336A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6134393A JPH088336A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088336A true JPH088336A (ja) | 1996-01-12 |
Family
ID=15127357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6134393A Withdrawn JPH088336A (ja) | 1994-06-16 | 1994-06-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088336A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236105B1 (en) | 1996-10-09 | 2001-05-22 | Nec Corporation | Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations |
| US6352943B2 (en) | 1998-05-20 | 2002-03-05 | Semiconductor Process Laboratory Co., Ltd. | Method of film formation and method for manufacturing semiconductor device |
| US7241703B2 (en) | 2003-05-30 | 2007-07-10 | Matsushita Electric Industrial Co., Ltd. | Film forming method for semiconductor device |
-
1994
- 1994-06-16 JP JP6134393A patent/JPH088336A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236105B1 (en) | 1996-10-09 | 2001-05-22 | Nec Corporation | Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations |
| US6352943B2 (en) | 1998-05-20 | 2002-03-05 | Semiconductor Process Laboratory Co., Ltd. | Method of film formation and method for manufacturing semiconductor device |
| US7241703B2 (en) | 2003-05-30 | 2007-07-10 | Matsushita Electric Industrial Co., Ltd. | Film forming method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940172B2 (en) | Chemical vapor deposition of titanium | |
| US5312774A (en) | Method for manufacturing a semiconductor device comprising titanium | |
| US5633211A (en) | Semiconductor device and process | |
| JPH08264733A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US8900992B2 (en) | Methods of forming a ruthenium material, methods of forming a capacitor, and related electronic systems | |
| JP2937140B2 (ja) | 半導体装置の製造方法 | |
| KR100522427B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6737357B2 (en) | Method for manufacturing a semiconductor device | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| JPH088336A (ja) | 半導体装置及びその製造方法 | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH07245342A (ja) | 半導体装置ならびにその製造方法 | |
| US6808977B2 (en) | Method of manufacturing semiconductor device | |
| JPH0547758A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| KR100448238B1 (ko) | 반도체 장치 제조 방법 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 | |
| JPH09153490A (ja) | 半導体装置及びその製造方法 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| KR100260525B1 (ko) | 반도체소자의도전층형성방법 | |
| KR19980035476A (ko) | 반도체장치의 배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |