KR100448238B1 - 반도체 장치 제조 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 장치 제조 분야

2. 발명이 해결하고자 하는 기술적 과제

다결정 실리콘막 내의 불순물이 기판의 접합 영역으로 확산됨으로써 발생하는 접합 누설 전류 발생을 막고 정전 용량을 향상시킬 수 있는 반도체 장치 제조 방법을 제공한다.

3. 발명의 해결 방법의 요지

콘택홀을 통하여 기판 접합 영역에 접촉하는 실리콘막을 하부의 비도핑 실리콘막과 상부의 도핑된 다결정 실리콘막으로 이루어지는 이중 구조로 형성하여 불순물이 접합 영역으로 확산되는 것을 방지한다. 또한, 열공정으로 하부 실리콘막 표면에 요철을 형성하여 그 상부에 형성되는 도핑 다결정 실리콘막의 표면에도 요철이 형성되도록 하여 정전 용량을 향상시킨다.

4. 발명의 중요한 용도

반도체 제조 공정에 이용됨

Description

반도체 장치 제조 방법

본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 접합 누설 전류를 감소시키고 정전 용량을 증가시킬 수 있는 반도체 장치 제조 방법에 관한 것이다.

디램 소자의 비트 라인(bit line), 캐패시터의 전하 저장 전극을 형성하기 위한 도핑된 다결정 실리콘막은 콘택홀을 통하여 반도체 기판과 접촉되는데 후속 열처리 과정에서 도핑된 다결정 실리콘막 내의 불순물이 접합으로 빠져나와 접합 누설 전류가 발생하는 문제점이 있다.

이하, 첨부된 도면 도1을 참조하여 종래 기술에 따른 비트 라인 및 전하 저장 전극 형성 방법을 설명한다.

도시된 바와 같이 트랜지스터 등을 포함한 소정의 하부층이 형성된 반도체 기판(11) 상에 절연막(12)을 형성하고 식각하여 비트 라인을 형성하기 위한 콘택홀을 형성한다. 이어서, 상기 콘택홀 측벽에 절연막(13)을 형성하고 콘택홀 바닥의 자연 산화막을 제거한 후, 콘택홀 내에 도핑된 다결정 실리콘막(14)과 텅스텐 실리사이드막(15)을 증착하고 패터닝하여 비트 라인을 완성한다.

다음으로, 비트 라인과 전하 저장 전극을 절연하기 위하여 전체 구조 상부에 절연막(16)을 형성하고 식각하여 전하 저장 전극을 형성하기 위한 콘택홀을 형성한다. 이어서, 상기 비트 라인과 전하 저장 전극 사이의 충분한 절연을 위해 상기 콘택홀의 측벽에 절연막(17)을 형성하고, 콘택홀의 바닥 부분에 생성된 자연 산화막을 제거하기 위해 NH₄OH와 HF가 혼합된 용액을 이용한 습식 식각을 한다.

다음으로, 약 550℃ 온도, N₂ 분위기의 저압화학기상증착(LPCVD, low pressure chemical vapor deposition) 챔버(chamber)로 기판을 이동하고 약 580 ℃ 온도, 0.5 Torr의 압력 조건에서 SiH₄ 가스를 2000cc, PH₃가스를 135cc 흘려 도핑된 다결정 실리콘막(18)을 1000Å 증착한다. 이어서, 산화막(도시하지 않음)을 형성한 후 산화막과 상기 다결정 실리콘막(18)을 패터닝하여 전하 저장 전극을 형성한다.

다음으로, 실린더형 캐패시터 측벽의 접착을 양호하게 하기 위해 NH₄OH과 HF 혼합 용액으로 습식 식각을 하고, 약 550℃ 온도, N₂ 분위기에서 저압화학기상증착 챔버로 기판을 이동하고 약 580 ℃ 온도에서 SiH₄ 가스를 2000cc, PH₃ 가스를 135cc 흘려 0.5 Torr의 압력 조건으로 도핑된 다결정 실리콘막(19)을 1200Å 증착한다. 이어서, 상기 다결정 실리콘막(19)을 전면 식각하여 실리더 측벽을 형성하고 산화막을 제거한다.

상기와 같은 방법으로 비트라인 및 전하 저장전극을 다결정 실리콘막을 증착하였을 경우 후속 열공정시 다결정 실리콘막 내의 불순물이 반도체 기판의 접합으로 이동하여 접합의 농도를 변화시킨다. 불순물이 하부층에 형성된 트랜지스터의 드레인 영역에 확산되어 드레인 영역의 농도를 변화시킴으로서 드레인과 게이트가 중첩되는 지역의 전기장을 상승시켜 게이트 유도 드레인 누설(gate induced drain leakage) 전류를 유발하여 디램 소자 등의 리프레쉬(Refresh) 특성을 열화시킨다. 또한, 전하 저장 전극을 형성하기 위한 다결정 실리콘의 경우 표면이 평탄하여 정전 용량의 증가에 한계가 있는 단점이 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 접합 누설 전류를 억제하고 정전 용량을 증가시킬 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 반도체 장치 제조 방법에 있어서, 소정의 하부층이 형성된 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 비정질 비도핑 실리콘막을 증착하는 단계; 상기 비정질 비도핑 실리콘막을 열처리하여 표면에 요철을 갖는 실리콘막을 형성하는 단계; 및 도핑된 다결정 실리콘막을 상기 실리콘막의 요철이 나타나는 두께로 상기 표면에 요철을 갖는 실리콘막 상에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

본 발명은 실리콘막을 같은 챔버에서 이중으로 형성하여 실리콘 기판과 접촉하는 실리콘막의 불순물 농도를 감소시켜 접합 특성 향상 및 게이트 유도 드레인 누설 전류를 감소시키며, 요철이 있는 실리콘막을 형성하여 정전 용량을 증가시키는 방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 비트 라인 및 전하 저장 전극 형성 방법을 설명한다.

도2에 도시한 바와 같이 트랜지스터 등을 포함한 소정의 하부층이 형성된 반도체 기판(21) 상에 절연막(22)을 형성하고 선택 식각하여 비트 라인을 형성하기 위한 콘택홀을 형성한다. 이어서, 상기 콘택홀 측벽에 절연막(23)을 형성하고, 콘택홀 바닥의 자연산화막을 제거한다.

다음으로, 약 550℃ 온도, N₂ 분위기의 저압화학기상증착 챔버로 기판을 이동하고 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 등의 가스를 600cc 흘려 550 ± 30 ℃ 온도, 0.01 내지 10 Torr의 압력에서 비정질의 비도핑 실리콘막(24)을 100 내지 500 Å 두께로 증착한다. 이어서, 미반응 가스를 펌프(pump)를 이용하여 강제로 빼내거나 N₂ 또는 Ar 등의 비활성 기체로 불어내어 비활성 기체를 0.01 내지 100 ℓ 정도 흘리면서 0.01 Torr 내지 10 Torr 정도의 진공 상태에서 분당 5 ± 5℃ 비율로 온도를 증가시켜 챔버내 온도가 약 580 ℃가 되도록한다. 상기 550 ± 30 ℃ 온도에서 비정질로 증착되었던 상기 실리콘막(24)은 다결정으로 변하면서 표면이 평탄하지 않고 요철이 발생한다. 이어서, 580 ± 30℃ 온도에서 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 등의 가스를 2000cc, PH₃ 가스를 135cc 흘려 0.01 내지 10 Torr 압력에서 500 내지 1500 Å 두께의 도핑된 다결정 실리콘막(25)을 상기 실리콘막(24) 상에 증착한다. 이때, 상기 도핑된 다결정 실리콘막(25)의 두께는 하부의 실리콘막(24) 표면 요철이 도핑된 다결정 실리콘막(25)의 표면에 나타나도록 결정된다. 이어서, 상기 도핑된 다결정 실리콘막(25) 상에 텅스텐 실리사이드막(26)을 형성하고, 텅스텐 실리사이드막(26), 도핑된 다결정 실리콘막(25), 비도핑 실리콘(24)을 패터닝하여 비트 라인을 형성한다.

다음으로, 비트 라인과 전하 저장 전극을 절연하기 위하여 전체 구조 상부에 절연막(27)을 형성하고 식각하여 전하 저장 전극을 형성하기 위한 콘택홀을 형성한다. 이어서, 상기 비트 라인과 전하 저장 전극 사이의 충분한 절연을 위해 상기 콘택홀의 측벽에 절연막(28)을 형성하고, 콘택홀의 바닥 부분에 생성된 자연산화막을 제거하기 위해 NH₄OH와 HF가 혼합된 용액을 이용한 습식 식각을 한다.

다음으로, 약 550 ℃ 온도, N₂ 분위기의 저압화학기상증착 챔버로 기판을 이동하고 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 등의 가스를 600 cc 흘려 550 ± 30 ℃ 온도, 0.5 Torr의 압력에서 비정질의 비도핑 실리콘막(29) 200 Å을 증착한다. 이어서, 미반응 가스를 펌프(pump)를 이용하여 강제로 빼내거나 N₂ 또는 Ar 등의 비활성 기체로 불어내어 비활성 기체를 0.01 내지 100 ℓ 정도 흘리면서 0.01 Torr 내지 10 Torr 정도의 진공 상태에서 분당 5 ± 5℃ 비율로 온도를 증가시켜 챔버내 온도가 약 580 ℃가 되도록한다. 상기 550 ± 30 ℃ 온도에서 증착된 비정질로 증착되었던 상기 실리콘막(29)은 다결정으로 변하면서 표면이 평탄하지 않고 요철이 발생한다. 이어서, 580 ± 30℃ 온도에서 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 등의 가스를 2000 cc, PH₃ 가스를 135 cc 흘려 0.01내지 10 Torr 압력에서 도핑된 다결정 실리콘막(30)을 상기 실리콘막(29) 상에 증착한다. 이때, 상기 도핑된 다결정 실리콘막(30)의 두께는 하부의 실리콘막(29) 표면 요철이 도핑된 다결정 실리콘막(30)의 표면에 나타나도록 결정된다.

다음으로, 실린더형 캐패시터 측벽의 접착을 양호하게 하기 위해 NH₄OH과 HF 혼합 용액으로 습식 식각을 하고, 상기 실리콘막(24, 29) 증착 방법과 동일한 방법으로 실리콘막(31)을 200 Å 형성하고, 상기 도핑된 다결정 실리콘막(25, 30) 증착 방법과 동일한 방법으로 도핑된 다결정 실리콘막(32)을 1000 Å 형성한 후 전면 식각하여 실린더 측벽을 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 이중 구조의 실리콘막에서 하부 실리콘막의 불순물 농도가 상부 실리콘막보다 적고, 하부의 실리콘막의 결정립이 크기 때문에 후속 열공정시 상부층의 불순물이 실리콘 기판으로 확산되는 정도를 감소할수 있다. 따라서 접합 누설 전류를 감소할 수 있으며 소자 분리를 위한 필드 산화막 하부에 주입된 불순물과의 반응이 감소하여 필드 산화막 하부로 빠지는 누설도 억제할 수 있다. 또한, 전하 저장 전극과 게이트 사이의 중첩 마진을 증가시킬 수 있다.

또한, 실리콘막의 요철로 인한 표면적이 증대됨으로 캐패시터의 정전의 용량을 증가시킬 수 있어서 소자의 리프레쉬 특성을 향상시킬 수 있다.

또한, 이중 구조의 실리콘막을 인시튜(in-situ)로 진행할 수 있어 공정이 단순하다. 또한, 초기에 SiH₄ 가스만으로 실리콘막을 형성하기 때문에 종래 실리콘 기판과 PH₃ 가스의 반응에 의한 오염의 발생을 억제할 수 있다.

도1은 종래 기술에 따른 비트 라인 및 전하 저장 전극 형성 방법.

도2는 본 발명의 일실시예에 따른 비트 라인 및 전하 저장 전극 형성 방법.

* 도면의 주요 부분에 대한 설명

11, 21: 반도체 기판

12, 13, 16, 17, 22, 23, 27, 28: 절연막

14, 18, 19, 25, 29, 31: 도핑된 다결정 실리콘막

15, 26: 텅스텐 실리사이드막

24, 30: 실리콘막

Claims (16)

1. 소정의 하부층이 형성된 반도체 기판 상에 절연막을 형성하는 단계;

   상기 절연막을 식각하여 콘택홀을 형성하는 단계;

   상기 콘택홀 내에 비정질 비도핑 실리콘막을 증착하는 단계;

   상기 비정질 비도핑 실리콘막을 열처리하여 표면에 요철을 갖는 실리콘막을 형성하는 단계; 및

   도핑된 다결정 실리콘막을 상기 실리콘막의 요철이 나타나는 두께로 상기 표면에 요철을 갖는 실리콘막 상에 형성하는 단계를 포함하여 이루어지는 반도체 장치 제조 방법.
2. 제 1 항에 있어서

   상기 도핑된 다결정 실리콘막을 형성한 후,

   산화막을 형성하는 단계;

   상기 산화막, 도핑된 다결정 실리콘막, 표면에 요철을 갖는 실리콘막을 패터닝하는 단계;

   상기 전체 구조 상에 비정질 실리콘막을 형성하는 단계;

   상기 비정질 실리콘막을 열처리하여 표면에 요철을 갖는 실리콘막을 형성하는 단계;

   상기 비정질 실리콘막 및 표면에 요철을 갖는 실리콘막을 전면 식각하여 측벽을 형성하는 단계; 및

   상기 산화막을 제거하는 단계를 더 포함하는 반도체 장치 제조 방법.
3. 제 1 항에 있어서,

   상기 콘택홀을 형성하는 단계 후,

   상기 콘택홀 측벽에 절연막을 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
4. 제 1 항에 있어서,

   상기 비정질 비도핑 실리콘막 및 상기 도핑된 다결정 실리콘막을 저압화학기상증착법으로 형성하는 반도체 장치 제조 방법.
5. 제 1 항 또는 제 4 항에 있어서,

   상기 비정질 비도핑 실리콘막을 100 내지 500 Å 두께로 형성하는 반도체 장치 제조 방법.
6. 제 1 항에 있어서,

   상기 비정질 비도핑 실리콘막을 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 가스 중의 어느 하나를 이용하여 형성하는 반도체 장치 제조 방법.
7. 제 1 항 또는 제 4 항에 있어서,

   상기 비정질 비도핑 실리콘막을 520 내지 580 ℃ 온도 및 0.01 내지 10 torr의 압력에서 형성하는 반도체 장치 제조 방법.
8. 제 1 항 또는 제 7 항에 있어서,

   상기 비정질 비도핑 실리콘막의 열처리 단계는 0.01 내지 10 torr 정도의 진공 상태에서 분당 10 ℃가 넘지 않는 비율로 온도를 증가시키는 반도체 장치 제조 방법.
9. 제 1 항 또는 제 5 항에 있어서

   상기 도핑된 다결정 실리콘막을 500 내지 1500 Å 두께로 형성하는 반도체 장치 제조 방법.
10. 제 1 항에 있어서

    상기 도핑된 다결정 실리콘막을 SiH₄, SiH₂Cl₂, Si₂H₂Cl₂, Si₂H₆, SiHCl₃, SiCl₄, SiH₃Cl 가스 중의 어느 하나와 PH₃ 가스를 혼합한 가스를 이용하여 형성하는 반도체 장치 제조 방법.
11. 제 1 항에 있어서

    상기 도핑된 다결정 실리콘막을 550 내지 610 ℃ 온도, 0.01 내지 10 Torr 압력에서 형성하는 반도체 장치 제조 방법.
12. 제 3 항에 있어서,

    상기 콘택홀 측벽에 절연막을 형성하는 단계 후,

    상기 콘택홀 바닥의 자연산화막을 제거하는 단계를 더 포함하는 반도체 장치 제조 방법.
13. 제 3 항에 있어서,

    상기 콘택홀 바닥의 자연산화막을 제거하는 단계는 NH₄OH와 HF가 혼합된 용액을 이용한 습식 식각으로 이루어지는 반도체 장치 제조 방법.
14. 제 6 항에 있어서

    상기 가스의 양은 600 cc 인 반도체 장치 제조 방법.
15. 제 10 항에 있어서,

    상기 PH₃ 가스의 양은 135 cc이고 PH₃ 가스와 혼합되는 가스의 양은 2000 cc인 반도체 장치 제조 방법.
16. 제 1 항에 있어서,

    상기 비정질 비도핑 실리콘막 및 상기 도핑된 다결정 실리콘막을 동일 챔버에서 형성하는 반도체 장치 제조 방법.

Images