JPH07245342A - 半導体装置ならびにその製造方法 - Google Patents
半導体装置ならびにその製造方法Info
- Publication number
- JPH07245342A JPH07245342A JP3275794A JP3275794A JPH07245342A JP H07245342 A JPH07245342 A JP H07245342A JP 3275794 A JP3275794 A JP 3275794A JP 3275794 A JP3275794 A JP 3275794A JP H07245342 A JPH07245342 A JP H07245342A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- lower layer
- semiconductor device
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】多層配線構造をもつ半導体集積回路からなる半
導体装置の層間絶縁に用いるＢＰＳＧ膜を、配線構造の
より微細化に対応し、フロー特性がより高いく、水分吸
収はより少なく、かつ表面が滑らかな膜とする。 【構成】ＢＰＳＧ膜を２層構成の膜とし、下層膜３は
Ｂ：４〜５重量％，Ｐ：５〜６重量％と、Ｂ，Ｐ互いの
濃度割合は従来に等しくしながらＢ，Ｐの高濃度な膜と
してフロー特性を高め、成膜後に真空中で高温アニール
処理を行って析出物を生じることなくリフローさせ、微
細構造の隙間を密に埋めながら均一かつ緻密な膜とす
る。上層膜４はＢ：１〜２重量％，Ｐ：８．５〜９．５
重量％と、Ｐが高濃度でＢが低濃度の膜として下層膜３
への水分滲透を防止し、かつ下層膜３と同様の熱処理に
より、表面の滑らかな膜とする。
導体装置の層間絶縁に用いるＢＰＳＧ膜を、配線構造の
より微細化に対応し、フロー特性がより高いく、水分吸
収はより少なく、かつ表面が滑らかな膜とする。 【構成】ＢＰＳＧ膜を２層構成の膜とし、下層膜３は
Ｂ：４〜５重量％，Ｐ：５〜６重量％と、Ｂ，Ｐ互いの
濃度割合は従来に等しくしながらＢ，Ｐの高濃度な膜と
してフロー特性を高め、成膜後に真空中で高温アニール
処理を行って析出物を生じることなくリフローさせ、微
細構造の隙間を密に埋めながら均一かつ緻密な膜とす
る。上層膜４はＢ：１〜２重量％，Ｐ：８．５〜９．５
重量％と、Ｐが高濃度でＢが低濃度の膜として下層膜３
への水分滲透を防止し、かつ下層膜３と同様の熱処理に
より、表面の滑らかな膜とする。
Description
【０００１】
【産業上の利用分野】この発明は、多層配線構造をもつ
半導体集積回路として構成される半導体装置ならびにこ
の装置の製造方法に関する。
半導体集積回路として構成される半導体装置ならびにこ
の装置の製造方法に関する。
【０００２】
【従来の技術】多層配線構造をもつ半導体集積回路で
は、各層の回路が絶縁膜で覆われる。このうち、最外層
回路に到るまでの各層回路を覆う絶縁膜、いわゆる層間
絶縁膜にＢＰＳＧ膜を用いる場合、従来は、膜を１層構
成とし、膜中のＰを約４重量％，Ｂを約３重量％とし
て、常圧ＣＶＤ法または減圧ＣＶＤ法で膜を形成し、そ
の後膜形成時よりも高温で熱処理をして膜をリフローさ
せ、配線間等の構造間隙を密に埋めながら膜を緻密にし
たものが用いられている。周知のごとく、ＰおよびＢ
は、それぞれＶＢ族およびIII Ｂ族の元素であって、半
導体装置形成時のドーピングに用いられる不純物元素で
ある。ＰおよびＢがドーピングされたＳｉＯ2 膜を層間
絶縁膜とする場合、従来、ＰおよびＢの膜中濃度をそれ
ぞれ４および３重量％程度としているが、これは、Ｐの
場合、Ｐの濃度が高すぎると、配線に用いるＡｌ金属を
腐食させることになり、また、Ｂを含まないＰＳＧ膜で
Ｐの濃度が低すぎるとクラックを生じることがあること
に配慮したものであり、またＢの場合、Ｂの濃度が高す
ぎると水分吸収が大きくなり、Ａｌと水分との反応によ
りＡｌ配線の断線を生じ、低すぎると、配線もしくは回
路素子の微細な隙間を埋めるのに必要なフロー特性が低
下することに配慮したものである。また、膜形成方法と
して、上記常圧ＣＶＤ法または減圧ＣＶＤ法は、これも
周知のごとく、いずれも、通常ＳｉＯ2 で作られた円筒
状の反応管内に被処理基板を挿入し、反応管を囲む加熱
炉で反応管内の温度を上昇させ、反応管内が所定温度に
上昇したところで原料ガスを常圧（７６０Ｔｏｒｒ）あ
るいは１Ｔｏｒｒ前後以下の低圧力で反応管内に送り込
みながら被処理基板上に目的の膜を形成するものであ
る。このＢＰＳＧ膜は、不純物として、ＰＨ3 ，Ｂ2 Ｈ
6 等の水素化物をＳｉＨ4 ＋Ｏ2 に適当なモル比で混合
させ、この混合ガスを４００〜７００℃で反応させて形
成するもので、以下の反応によって形成される。
は、各層の回路が絶縁膜で覆われる。このうち、最外層
回路に到るまでの各層回路を覆う絶縁膜、いわゆる層間
絶縁膜にＢＰＳＧ膜を用いる場合、従来は、膜を１層構
成とし、膜中のＰを約４重量％，Ｂを約３重量％とし
て、常圧ＣＶＤ法または減圧ＣＶＤ法で膜を形成し、そ
の後膜形成時よりも高温で熱処理をして膜をリフローさ
せ、配線間等の構造間隙を密に埋めながら膜を緻密にし
たものが用いられている。周知のごとく、ＰおよびＢ
は、それぞれＶＢ族およびIII Ｂ族の元素であって、半
導体装置形成時のドーピングに用いられる不純物元素で
ある。ＰおよびＢがドーピングされたＳｉＯ2 膜を層間
絶縁膜とする場合、従来、ＰおよびＢの膜中濃度をそれ
ぞれ４および３重量％程度としているが、これは、Ｐの
場合、Ｐの濃度が高すぎると、配線に用いるＡｌ金属を
腐食させることになり、また、Ｂを含まないＰＳＧ膜で
Ｐの濃度が低すぎるとクラックを生じることがあること
に配慮したものであり、またＢの場合、Ｂの濃度が高す
ぎると水分吸収が大きくなり、Ａｌと水分との反応によ
りＡｌ配線の断線を生じ、低すぎると、配線もしくは回
路素子の微細な隙間を埋めるのに必要なフロー特性が低
下することに配慮したものである。また、膜形成方法と
して、上記常圧ＣＶＤ法または減圧ＣＶＤ法は、これも
周知のごとく、いずれも、通常ＳｉＯ2 で作られた円筒
状の反応管内に被処理基板を挿入し、反応管を囲む加熱
炉で反応管内の温度を上昇させ、反応管内が所定温度に
上昇したところで原料ガスを常圧（７６０Ｔｏｒｒ）あ
るいは１Ｔｏｒｒ前後以下の低圧力で反応管内に送り込
みながら被処理基板上に目的の膜を形成するものであ
る。このＢＰＳＧ膜は、不純物として、ＰＨ3 ，Ｂ2 Ｈ
6 等の水素化物をＳｉＨ4 ＋Ｏ2 に適当なモル比で混合
させ、この混合ガスを４００〜７００℃で反応させて形
成するもので、以下の反応によって形成される。
【０００３】ＳｉＨ4 ＋ＰＨ3 ＋Ｂ2 Ｈ6 ＋Ｏ2 →Ｓｉ
Ｏ2 ＋Ｐ2 Ｏ3 ＋Ｂ2 Ｏ3 ＋Ｈ2 Ｏ
Ｏ2 ＋Ｐ2 Ｏ3 ＋Ｂ2 Ｏ3 ＋Ｈ2 Ｏ
【０００４】
【発明が解決しようとする課題】半導体集積回路の微細
化が進み、トランジスタやキャパシタ等の回路素子の構
造が細かくなり、このために、層間絶縁膜として、より
微細な構造の隙間を巣を生じることなく埋めることので
きる高いフロー特性と、すでに形成した回路素子や配線
上に層間絶縁膜を介して上層回路を積み上げたときに、
積み上げた上層回路を覆う絶縁膜の内部応力等による配
線断線等の支障が生じないよう、上層回路の下地層とし
て滑らかな表面状態が求められている。しかし、従来の
技術では、フロー特性をさらに向上させるために、Ｂ，
Ｐの濃度を従来の濃度割合を保持しながら高くして行く
と、膜形成後の高温処理時に膜の表面にＢ，Ｐそれぞれ
の酸化物が折出して膜表面に突起を生じ、上層回路の配
線がこの突起に乗った状態で絶縁膜に覆われると、絶縁
膜は膜形成後に行われるアニール処理の前後で内部応力
の変動を生じるため、アニール処理後の応力で配線が断
線するという問題が生じる。また、Ｂの濃度を高くして
Ｐの濃度をそのままにするとフロー特性はさらに向上す
るが、膜がより多く水分を吸収し、膜中の水分とＡｌ配
線とが反応してやはりＡｌ配線の断線が生じる。また、
Ｐを高濃度にすると、水分をブロックする効果が現れる
が、フロー特性が低下するという問題があった。
化が進み、トランジスタやキャパシタ等の回路素子の構
造が細かくなり、このために、層間絶縁膜として、より
微細な構造の隙間を巣を生じることなく埋めることので
きる高いフロー特性と、すでに形成した回路素子や配線
上に層間絶縁膜を介して上層回路を積み上げたときに、
積み上げた上層回路を覆う絶縁膜の内部応力等による配
線断線等の支障が生じないよう、上層回路の下地層とし
て滑らかな表面状態が求められている。しかし、従来の
技術では、フロー特性をさらに向上させるために、Ｂ，
Ｐの濃度を従来の濃度割合を保持しながら高くして行く
と、膜形成後の高温処理時に膜の表面にＢ，Ｐそれぞれ
の酸化物が折出して膜表面に突起を生じ、上層回路の配
線がこの突起に乗った状態で絶縁膜に覆われると、絶縁
膜は膜形成後に行われるアニール処理の前後で内部応力
の変動を生じるため、アニール処理後の応力で配線が断
線するという問題が生じる。また、Ｂの濃度を高くして
Ｐの濃度をそのままにするとフロー特性はさらに向上す
るが、膜がより多く水分を吸収し、膜中の水分とＡｌ配
線とが反応してやはりＡｌ配線の断線が生じる。また、
Ｐを高濃度にすると、水分をブロックする効果が現れる
が、フロー特性が低下するという問題があった。
【０００５】本発明の目的は、各層回路のより微細化に
対応し、層間絶縁膜としてフロー特性がさらに高く、水
分吸収はより少なく、かつ表面が滑らかなＢＰＳＧ膜を
形成することである。
対応し、層間絶縁膜としてフロー特性がさらに高く、水
分吸収はより少なく、かつ表面が滑らかなＢＰＳＧ膜を
形成することである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、請求項第１項に記載のごとく、
ＢＰＳＧ膜を２層構成の膜とし、下層をＰが５〜６重量
％，Ｂが４〜５重量％の膜、上層をＰが８．５〜９．５
％重量％，Ｂが１〜２％重量％の膜とするとともに、こ
の膜の製造方法として、請求項第３項に記載のごとく、
ＣＶＤ法により、請求項第１項記載の下層膜を形成した
後、真空中で７５０〜９５０℃の温度に適宜の時間保持
し、この保持につづき、ＣＶＤ法により、請求項第１項
記載の上層膜を形成し、上層膜形成後真空中で７５０〜
９５０℃の温度に適宜の時間保持する工程で２層構成の
ＢＰＳＧ膜を製造する方法をとるものとする。
に、本発明においては、請求項第１項に記載のごとく、
ＢＰＳＧ膜を２層構成の膜とし、下層をＰが５〜６重量
％，Ｂが４〜５重量％の膜、上層をＰが８．５〜９．５
％重量％，Ｂが１〜２％重量％の膜とするとともに、こ
の膜の製造方法として、請求項第３項に記載のごとく、
ＣＶＤ法により、請求項第１項記載の下層膜を形成した
後、真空中で７５０〜９５０℃の温度に適宜の時間保持
し、この保持につづき、ＣＶＤ法により、請求項第１項
記載の上層膜を形成し、上層膜形成後真空中で７５０〜
９５０℃の温度に適宜の時間保持する工程で２層構成の
ＢＰＳＧ膜を製造する方法をとるものとする。
【０００７】なお、ＢＰＳＧ膜の下層膜は、請求項第２
項に記載のごとく、ＣＶＤ法で形成した，不純物を含ま
ないＳｉＯ2 膜を下地層として形成するのが望ましい。
項に記載のごとく、ＣＶＤ法で形成した，不純物を含ま
ないＳｉＯ2 膜を下地層として形成するのが望ましい。
【０００８】
【作用】上記課題の解決に当たり、本発明者は、従来の
１層構成のＢＰＳＧ膜において、Ｂ，Ｐの濃度を高くし
て高フロー特性を目指したときの膜形成後の高温熱処理
時の酸化物の析出が、高温熱処理を空気中で行っている
ために酸化の程度が前記反応式よりもさらに進むことに
よるものであることを確認した。従って、ＢとＰとの濃
度の割合を従来通りに保ちつつＢ，Ｐの濃度を高くして
より高いフロー特性を得ながら析出物の発生を抑えるた
めには、高温熱処理を真空中で行えばよいことが分っ
た。しかし、Ｂの濃度が高くなるために水分吸収量を抑
える方法がさらに必要になる。そこで、請求項第１項に
記載のごとくＢＰＳＧ膜を２層構成の膜とし、下層をＰ
が５〜６重量％，Ｂが４〜５重量％の膜、上層をＰが
８．５〜９．５％重量％，Ｂが１〜２％重量％の膜とす
れば、下層膜を高フロー膜として高温処理時に析出物の
発生なくリフローさせ、微細構造の隙間を巣が生じない
ように埋め、かつ上層膜の高濃度Ｐにより，下層膜の高
濃度Ｂに吸収されようとする水分をブロックすることが
できる。この場合、上層膜の形成は、下層膜をまず単体
として完成された膜質，性状の膜とするために、請求項
第３項に記載のごとく、下層膜形成後、真空中で下層膜
を高温処理してから行う。そして、上層膜が、形成され
たら、同様に、真空中で高温処理を行って膜をリフロー
させると、Ｂの濃度は低いながらも膜の表面がより滑ら
かとなり、目的とする膜を得ることができる。
１層構成のＢＰＳＧ膜において、Ｂ，Ｐの濃度を高くし
て高フロー特性を目指したときの膜形成後の高温熱処理
時の酸化物の析出が、高温熱処理を空気中で行っている
ために酸化の程度が前記反応式よりもさらに進むことに
よるものであることを確認した。従って、ＢとＰとの濃
度の割合を従来通りに保ちつつＢ，Ｐの濃度を高くして
より高いフロー特性を得ながら析出物の発生を抑えるた
めには、高温熱処理を真空中で行えばよいことが分っ
た。しかし、Ｂの濃度が高くなるために水分吸収量を抑
える方法がさらに必要になる。そこで、請求項第１項に
記載のごとくＢＰＳＧ膜を２層構成の膜とし、下層をＰ
が５〜６重量％，Ｂが４〜５重量％の膜、上層をＰが
８．５〜９．５％重量％，Ｂが１〜２％重量％の膜とす
れば、下層膜を高フロー膜として高温処理時に析出物の
発生なくリフローさせ、微細構造の隙間を巣が生じない
ように埋め、かつ上層膜の高濃度Ｐにより，下層膜の高
濃度Ｂに吸収されようとする水分をブロックすることが
できる。この場合、上層膜の形成は、下層膜をまず単体
として完成された膜質，性状の膜とするために、請求項
第３項に記載のごとく、下層膜形成後、真空中で下層膜
を高温処理してから行う。そして、上層膜が、形成され
たら、同様に、真空中で高温処理を行って膜をリフロー
させると、Ｂの濃度は低いながらも膜の表面がより滑ら
かとなり、目的とする膜を得ることができる。
【０００９】なお、下層膜形成時に、下層膜を直接、ト
ランジスタなどの回路素子や配線等からなる回路の表面
に形成すると、下層膜形成後の高温処理時に下層膜がリ
フローしながら緻密化する過程で下層膜中のＢ，Ｐが回
路素子内に浸透，拡散し、回路素子の特性を変化させる
ので、下層膜形成時には、予め、回路を、Ｂ，Ｐ等の不
純物を含まず、かつ透過させない、ＣＶＤ法により形成
したＳｉＯ2 膜で覆い、このＳｉＯ2 膜を下地層として
下層膜を形成するようにするのが望ましい。なお、下層
膜，上層膜ともにその高温熱処理は、膜形成に用いた反
応管を膜形成後に真空引きし、反応管内の温度を再設定
して行ってもよく、また高温加熱可能な真空槽に移して
行ってもよい。
ランジスタなどの回路素子や配線等からなる回路の表面
に形成すると、下層膜形成後の高温処理時に下層膜がリ
フローしながら緻密化する過程で下層膜中のＢ，Ｐが回
路素子内に浸透，拡散し、回路素子の特性を変化させる
ので、下層膜形成時には、予め、回路を、Ｂ，Ｐ等の不
純物を含まず、かつ透過させない、ＣＶＤ法により形成
したＳｉＯ2 膜で覆い、このＳｉＯ2 膜を下地層として
下層膜を形成するようにするのが望ましい。なお、下層
膜，上層膜ともにその高温熱処理は、膜形成に用いた反
応管を膜形成後に真空引きし、反応管内の温度を再設定
して行ってもよく、また高温加熱可能な真空槽に移して
行ってもよい。
【００１０】
【実施例】本発明の一実施例を以下に示す。この実施例
では、ＢＰＳＧ膜に覆われる半導体回路素子をトランジ
スタとし、図１（ａ）にＢＰＳＧ膜被覆を待つトランジ
スタの断面を示す。この回路素子をＢＰＳＧ膜で覆うの
に先立ち、まず、減圧ＣＶＤ法によりＳｉＯ2 膜２を１
２００Å程度の厚みに成膜する（図１（ｂ））。このＳ
ｉＯ2 膜は、以下に述べるＢＰＳＧ膜下層膜の下地層と
なるもので、厚みを１２００Å程度の薄い膜とする理由
は、基板温度を７００〜８００℃の高温として成膜する
ため、厚みが厚すぎると、冷却時の温度歪みが強くな
り、Ａｌ配線の断線を生じるおそれがあるためである。
では、ＢＰＳＧ膜に覆われる半導体回路素子をトランジ
スタとし、図１（ａ）にＢＰＳＧ膜被覆を待つトランジ
スタの断面を示す。この回路素子をＢＰＳＧ膜で覆うの
に先立ち、まず、減圧ＣＶＤ法によりＳｉＯ2 膜２を１
２００Å程度の厚みに成膜する（図１（ｂ））。このＳ
ｉＯ2 膜は、以下に述べるＢＰＳＧ膜下層膜の下地層と
なるもので、厚みを１２００Å程度の薄い膜とする理由
は、基板温度を７００〜８００℃の高温として成膜する
ため、厚みが厚すぎると、冷却時の温度歪みが強くな
り、Ａｌ配線の断線を生じるおそれがあるためである。
【００１１】次に、常圧ＣＶＤ法または減圧ＣＶＤ法に
より、基板温度を４００〜７００℃とし、原料ガスにＳ
ｉＨ4 ，Ｂ2 Ｈ6 ，ＰＨ3 ，Ｏ2 を用いてＢ：５重量
％，Ｐ：６重量％と高濃度なＢＰＳＧ膜３を約３０００
Åの厚みに形成する（図１（ｃ））。基板温度を４００
〜７００℃と比較的低くするのは、Ａｌ−Ｓｉ反応を抑
えるためであり、また、基板温度が低いのと、ＢＰＳＧ
膜の固さがＳｉＯ2 膜より柔かいのとで、膜厚はＳｉＯ
2 膜より大幅に厚くしても支障を生じない。
より、基板温度を４００〜７００℃とし、原料ガスにＳ
ｉＨ4 ，Ｂ2 Ｈ6 ，ＰＨ3 ，Ｏ2 を用いてＢ：５重量
％，Ｐ：６重量％と高濃度なＢＰＳＧ膜３を約３０００
Åの厚みに形成する（図１（ｃ））。基板温度を４００
〜７００℃と比較的低くするのは、Ａｌ−Ｓｉ反応を抑
えるためであり、また、基板温度が低いのと、ＢＰＳＧ
膜の固さがＳｉＯ2 膜より柔かいのとで、膜厚はＳｉＯ
2 膜より大幅に厚くしても支障を生じない。
【００１２】そして、下層膜を形成した基板１を、高温
真空槽内へ移し、７００〜９００℃でアニールをする
（図（ｄ））。これにより、下層膜はリフローして回路
素子の微小な構造隙間を密に埋めながら均一な，かつよ
り緻密な膜となる。また、真空中でアニール処理を行う
ので、析出物は発生しない。次に、アニール処理をした
下層膜を成膜部へ移し、常圧ＣＶＤ法または減圧ＣＶＤ
法により、基板温度を４００〜７００℃とし、原料ガス
にＳｉＨ4 ，Ｂ2 Ｈ 6 ，ＰＨ3 ，Ｏ2 を用いてＢ：１重
量％，Ｐ：９重量％であるようなＢＰＳＧ膜４を下層膜
の上に約４０００Åの厚みに形成する（図１（ｅ））。
ついでこの基板を高温真空槽内へ移し、７００〜９００
℃でアニールをする。この温度は下層膜アニール時と同
じ温度とするので、下層膜はこのアニール処理により膜
質，性状ともに何らの影響も受けない。
真空槽内へ移し、７００〜９００℃でアニールをする
（図（ｄ））。これにより、下層膜はリフローして回路
素子の微小な構造隙間を密に埋めながら均一な，かつよ
り緻密な膜となる。また、真空中でアニール処理を行う
ので、析出物は発生しない。次に、アニール処理をした
下層膜を成膜部へ移し、常圧ＣＶＤ法または減圧ＣＶＤ
法により、基板温度を４００〜７００℃とし、原料ガス
にＳｉＨ4 ，Ｂ2 Ｈ 6 ，ＰＨ3 ，Ｏ2 を用いてＢ：１重
量％，Ｐ：９重量％であるようなＢＰＳＧ膜４を下層膜
の上に約４０００Åの厚みに形成する（図１（ｅ））。
ついでこの基板を高温真空槽内へ移し、７００〜９００
℃でアニールをする。この温度は下層膜アニール時と同
じ温度とするので、下層膜はこのアニール処理により膜
質，性状ともに何らの影響も受けない。
【００１３】
【発明の効果】以上に述べたように、本発明において
は、多層配線構造をもつ半導体集積回路からなる半導体
装置の層間絶縁膜に用いるＢＰＳＧ膜を２層構成の膜と
し、下層膜はＢ，Ｐを互いの濃度割合を従来のものに近
似させながら請求項第１項記載の範囲の，より高濃度な
膜としたので、対Ａｌ防食性等の膜質を保持しながらフ
ロー特性がさらに高くなり、また、膜形成後の高温アニ
ール処理を真空中で行うこととしたので、アニール処理
時に析出物を生じることなくリフローしながらより微細
な構造の隙間を巣を生じることなく埋めつつ均一かつ緻
密な膜となる。また、上層膜はＰ濃度を高くし、Ｂ濃度
を低くしたので、みずからの吸湿を抑えるとともに、Ｂ
の高濃度な下層膜に吸収されようとする水分をブロック
することができ、Ａｌ配線と水分との反応によるＡｌ配
線断線を防止することができる。また、上層膜も膜形成
後、真空中で高温アニール処理を行うので、Ｂの濃度は
低いながらも、析出物を生じることなくリフローにより
表面がより滑らかな膜となり、上層膜の上に形成されて
層間絶縁膜で覆われるＡｌ配線の該層間絶縁膜応力によ
る断線を困難にする。このように、ＢＰＳＧ膜を２層構
成の膜として、かつ本発明の製造方法を適用することに
より、層間絶縁膜にＢＰＳＧ膜を用いる半導体装置の歩
留りが向上する。
は、多層配線構造をもつ半導体集積回路からなる半導体
装置の層間絶縁膜に用いるＢＰＳＧ膜を２層構成の膜と
し、下層膜はＢ，Ｐを互いの濃度割合を従来のものに近
似させながら請求項第１項記載の範囲の，より高濃度な
膜としたので、対Ａｌ防食性等の膜質を保持しながらフ
ロー特性がさらに高くなり、また、膜形成後の高温アニ
ール処理を真空中で行うこととしたので、アニール処理
時に析出物を生じることなくリフローしながらより微細
な構造の隙間を巣を生じることなく埋めつつ均一かつ緻
密な膜となる。また、上層膜はＰ濃度を高くし、Ｂ濃度
を低くしたので、みずからの吸湿を抑えるとともに、Ｂ
の高濃度な下層膜に吸収されようとする水分をブロック
することができ、Ａｌ配線と水分との反応によるＡｌ配
線断線を防止することができる。また、上層膜も膜形成
後、真空中で高温アニール処理を行うので、Ｂの濃度は
低いながらも、析出物を生じることなくリフローにより
表面がより滑らかな膜となり、上層膜の上に形成されて
層間絶縁膜で覆われるＡｌ配線の該層間絶縁膜応力によ
る断線を困難にする。このように、ＢＰＳＧ膜を２層構
成の膜として、かつ本発明の製造方法を適用することに
より、層間絶縁膜にＢＰＳＧ膜を用いる半導体装置の歩
留りが向上する。
【００１４】また、下層膜形成時に、Ｂ，Ｐ等の不純物
を含まないＳｉＯ2 膜をＣＶＤ法で形成してこの膜を下
層膜の下地層とすることにより、ＣＶＤ法によるＳｉＯ
2 膜は不純物を透過させないので、下層膜高温アニール
処理時の緻密化過程で下層膜内のＢ，Ｐが半導体回路素
子内へ拡散することがなくなり、回路素子の特性変化を
防止することができ、良質の半導体装置を得ることがで
きる。
を含まないＳｉＯ2 膜をＣＶＤ法で形成してこの膜を下
層膜の下地層とすることにより、ＣＶＤ法によるＳｉＯ
2 膜は不純物を透過させないので、下層膜高温アニール
処理時の緻密化過程で下層膜内のＢ，Ｐが半導体回路素
子内へ拡散することがなくなり、回路素子の特性変化を
防止することができ、良質の半導体装置を得ることがで
きる。
【図１】本発明の一実施例を示す図であって、同図
（ａ）は、ＢＰＳＧ膜で覆われる半導体装置内回路中の
回路素子をトランジスタとしたときのトランジスタの断
面構造を示す図、同図（ｂ）はＢＰＳＧ膜形成の予備工
程としてトランジスタをＣＶＤ法によるＳｉＯ2 膜で覆
った状態を示す図、同図（ｃ）は同図（ｂ）のＳｉＯ 2
膜を下地層としてＢＰＳＧ下層膜を形成したときの被覆
状態を示す図、同図（ｄ）は同図（ｃ）に示した下層膜
を真空中で高温処理して緻密となった状態を示す図、同
図（ｅ）はＢＰＳＧ下層膜の上にＢＰＳＧ上層膜を形成
したときの被覆状態を示す図、同図（ｆ）は同図（ｅ）
に示した上層膜を真空中で高温処理して緻密かつ表面が
滑らかとなった状態を示す図
（ａ）は、ＢＰＳＧ膜で覆われる半導体装置内回路中の
回路素子をトランジスタとしたときのトランジスタの断
面構造を示す図、同図（ｂ）はＢＰＳＧ膜形成の予備工
程としてトランジスタをＣＶＤ法によるＳｉＯ2 膜で覆
った状態を示す図、同図（ｃ）は同図（ｂ）のＳｉＯ 2
膜を下地層としてＢＰＳＧ下層膜を形成したときの被覆
状態を示す図、同図（ｄ）は同図（ｃ）に示した下層膜
を真空中で高温処理して緻密となった状態を示す図、同
図（ｅ）はＢＰＳＧ下層膜の上にＢＰＳＧ上層膜を形成
したときの被覆状態を示す図、同図（ｆ）は同図（ｅ）
に示した上層膜を真空中で高温処理して緻密かつ表面が
滑らかとなった状態を示す図
１ Ｓｉ基板 ２ ＳｉＯ2 膜 ３ ＢＰＳＧ下層膜 ４ ＢＰＳＧ上層膜
Claims (3)
- 【請求項１】多層配線構造をもつ半導体集積回路からな
り該集積回路の層間を絶縁する層間絶縁膜にＢＰＳＧ膜
が用いられる半導体装置において、ＢＰＳＧ膜を２層構
成の膜とし、下層をＰが５〜６重量％，Ｂが４〜５重量
％の膜、上層をＰが８．５〜９．５％重量％，Ｂが１〜
２％重量％の膜とすることを特徴とする半導体装置。 - 【請求項２】請求項第１項に記載のものにおいて、下層
膜がＣＶＤ法で形成したＳｉＯ2 膜を下地層としている
ことを特徴とする半導体装置。 - 【請求項３】請求項第１項または第２項に記載の半導体
装置の製造方法であって、ＣＶＤ法により、請求項第１
項記載の下層膜を形成した後、真空中で７５０〜９５０
℃の温度に適宜の時間保持し、この保持につづき、ＣＶ
Ｄ法により、請求項第１項記載の上層膜を形成し、上層
膜形成後真空中で７５０〜９５０℃の温度に適宜の時間
保持する工程で２層構成のＢＰＳＧ膜を製造することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275794A JPH07245342A (ja) | 1994-03-03 | 1994-03-03 | 半導体装置ならびにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275794A JPH07245342A (ja) | 1994-03-03 | 1994-03-03 | 半導体装置ならびにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245342A true JPH07245342A (ja) | 1995-09-19 |
Family
ID=12367720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275794A Pending JPH07245342A (ja) | 1994-03-03 | 1994-03-03 | 半導体装置ならびにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245342A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0908946A2 (en) * | 1997-09-30 | 1999-04-14 | Siemens Aktiengesellschaft | Improved gapfill of semiconductor structure using doped silicate glasses |
| KR100562744B1 (ko) * | 2003-12-31 | 2006-03-21 | 동부아남반도체 주식회사 | 반도체 소자의 층간 절연막 제조방법 |
| KR100609563B1 (ko) * | 1999-12-22 | 2006-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2010278231A (ja) * | 2009-05-28 | 2010-12-09 | Yamaha Corp | 半導体装置の製造方法 |
-
1994
- 1994-03-03 JP JP3275794A patent/JPH07245342A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0908946A2 (en) * | 1997-09-30 | 1999-04-14 | Siemens Aktiengesellschaft | Improved gapfill of semiconductor structure using doped silicate glasses |
| EP0908946A3 (en) * | 1997-09-30 | 1999-08-11 | Siemens Aktiengesellschaft | Improved gapfill of semiconductor structure using doped silicate glasses |
| US6096654A (en) * | 1997-09-30 | 2000-08-01 | Siemens Aktiengesellschaft | Gapfill of semiconductor structure using doped silicate glasses |
| KR100516037B1 (ko) * | 1997-09-30 | 2005-12-08 | 지멘스 악티엔게젤샤프트 | 도핑된실리케이트유리를이용한반도체구조의갭충진 |
| KR100609563B1 (ko) * | 1999-12-22 | 2006-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100562744B1 (ko) * | 2003-12-31 | 2006-03-21 | 동부아남반도체 주식회사 | 반도체 소자의 층간 절연막 제조방법 |
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2010278231A (ja) * | 2009-05-28 | 2010-12-09 | Yamaha Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286681A (en) | Method for manufacturing semiconductor device having a self-planarizing film | |
| US5405489A (en) | Method for fabricating an interlayer-dielectric film of a semiconductor device by using a plasma treatment prior to reflow | |
| JPH09307074A (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JP2937140B2 (ja) | 半導体装置の製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JPH07245342A (ja) | 半導体装置ならびにその製造方法 | |
| KR100214073B1 (ko) | 비피에스지막 형성방법 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| JPH11204757A (ja) | 半導体素子の製造方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JPH088336A (ja) | 半導体装置及びその製造方法 | |
| US6566189B2 (en) | Method for manufacturing gate in semiconductor device | |
| JPH0513406A (ja) | Ｌｓｉ素子用のｂｐｓｇリフロー膜 | |
| JP3395115B2 (ja) | 半導体装置の製造方法 | |
| JPH08264523A (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| JP3154730B2 (ja) | 薄膜処理方法及び装置 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPS61115329A (ja) | 低温流動性ガラスにより被覆した半導体デバイス | |
| JPH08172090A (ja) | 半導体装置の製造方法 |