JP2010278231A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010278231A JP2010278231A JP2009129255A JP2009129255A JP2010278231A JP 2010278231 A JP2010278231 A JP 2010278231A JP 2009129255 A JP2009129255 A JP 2009129255A JP 2009129255 A JP2009129255 A JP 2009129255A JP 2010278231 A JP2010278231 A JP 2010278231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg film
- gate electrode
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板110上に、ポリシリコン膜220及びタングステン・シリサイド膜210をこの順に積層してポリサイド・ゲート電極230を形成する。ポリサイド・ゲート電極230を含む半導体基板110上に、B濃度が高濃度の下層BPSG膜140を第1の成膜速度v1で形成する。下層BPSG膜140の上に、B濃度が下層BPSG膜140より低い低濃度の上層BPSG膜120を第2の成膜速度v2で形成する。第2の成膜速度は前記第1の成膜速度未満である。
【選択図】図4
Description
Claims (7)
- 半導体基板上に、ポリシリコン膜及びタングステン・シリサイド膜をこの順に積層してポリサイド・ゲート電極を形成する工程と、前記ポリサイド・ゲート電極を含む前記半導体基板上に、B濃度が高濃度の下層BPSG膜を第1の成膜速度で形成する工程と、前記下層BPSG膜の上に、B濃度が前記下層BPSG膜より低い低濃度の上層BPSG膜を第2の成膜速度で形成する工程とを有し、前記第2の成膜速度が前記第1の成膜速度未満であることを特徴とする半導体装置の製造方法。
- 前記第1の成膜速度が、成膜温度400℃〜500℃で、成膜圧力1atmにおいて、60nm/分以上300nm/分以下であり、前記第2の成膜速度が、成膜温度400℃〜500℃で、成膜圧力0.8atm以上0.9atm以下において、50nm/分以上225nm/分以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記下層BPSG膜の膜厚が100nm以上300nm以下であることを特徴とする請求項1又は2項に記載の半導体装置の製造方法。
- 前記下層BPSG膜におけるP濃度が3.0質量%以上8.0質量%以下、かつ、B濃度が3.0質量%以上8.0質量%以下であり、前記上層BPSG膜におけるP濃度及びB濃度が、前記下層BPSG膜におけるP濃度及びB濃度の0.3倍以上0.8倍以下であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記ポリサイド・ゲート電極上にシリコン酸窒化膜を形成し、前記シリコン酸窒化膜の上に前記下層BPSG膜を形成することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記上層BPSG膜を成膜後、熱処理を行うことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記熱処理の温度は、900℃以上1100℃以下であることを特徴とする請求項6項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129255A JP5577626B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129255A JP5577626B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278231A true JP2010278231A (ja) | 2010-12-09 |
JP5577626B2 JP5577626B2 (ja) | 2014-08-27 |
Family
ID=43424926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129255A Expired - Fee Related JP5577626B2 (ja) | 2009-05-28 | 2009-05-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5577626B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275424A (ja) * | 1992-03-27 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07245342A (ja) * | 1994-03-03 | 1995-09-19 | Fuji Electric Co Ltd | 半導体装置ならびにその製造方法 |
JPH08227889A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置及びその製造方法 |
JPH08321502A (ja) * | 1995-03-22 | 1996-12-03 | Nippon Steel Corp | 半導体装置 |
JPH09162186A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | 半導体装置及びその製造方法 |
JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2003017489A (ja) * | 2001-06-27 | 2003-01-17 | Applied Materials Inc | 膜形成方法及び装置 |
JP2006013374A (ja) * | 2004-06-29 | 2006-01-12 | Elpida Memory Inc | 半導体装置の製造方法 |
-
2009
- 2009-05-28 JP JP2009129255A patent/JP5577626B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275424A (ja) * | 1992-03-27 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH07245342A (ja) * | 1994-03-03 | 1995-09-19 | Fuji Electric Co Ltd | 半導体装置ならびにその製造方法 |
JPH08227889A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置及びその製造方法 |
JPH08321502A (ja) * | 1995-03-22 | 1996-12-03 | Nippon Steel Corp | 半導体装置 |
JPH09162186A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | 半導体装置及びその製造方法 |
JP2000260867A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2003017489A (ja) * | 2001-06-27 | 2003-01-17 | Applied Materials Inc | 膜形成方法及び装置 |
JP2006013374A (ja) * | 2004-06-29 | 2006-01-12 | Elpida Memory Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5577626B2 (ja) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003017506A (ja) | L字型スペーサを利用する半導体トランジスタ及びその製造方法 | |
JP5866086B2 (ja) | 半導体装置の作製方法 | |
KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
US20030186526A1 (en) | Method for contact profile improvement | |
JP5577626B2 (ja) | 半導体装置の製造方法 | |
JP2013232558A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
JPH05206407A (ja) | Mosトランジスタおよびその製造方法 | |
JP5553256B2 (ja) | 3次元構造のmosfet及びその製造方法 | |
KR101830193B1 (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
JP5109269B2 (ja) | 半導体装置の製造方法 | |
US20100144143A1 (en) | Method of manufacturing semiconductor device | |
JP3543504B2 (ja) | 半導体装置の製造方法 | |
JP2006203109A (ja) | 半導体装置およびその製造方法 | |
US20080135955A1 (en) | Semiconductor device and method for fabricating the same | |
JP2007188956A (ja) | 半導体装置の製造方法 | |
JP3456392B2 (ja) | 半導体装置の製造方法 | |
KR100571414B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
JP2007287892A (ja) | 半導体装置の製造方法 | |
CN118173587A (zh) | 一种半导体器件及其制作方法 | |
KR100618767B1 (ko) | 반도체 소자의 제조방법 | |
JP2005079255A (ja) | 半導体装置の製造方法 | |
JP3539946B2 (ja) | Soi構造を有する半導体装置の製造方法 | |
CN112563127A (zh) | 半导体器件及其形成方法 | |
JP3303545B2 (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5577626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |