JPH08321502A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08321502A
JPH08321502A JP8072296A JP8072296A JPH08321502A JP H08321502 A JPH08321502 A JP H08321502A JP 8072296 A JP8072296 A JP 8072296A JP 8072296 A JP8072296 A JP 8072296A JP H08321502 A JPH08321502 A JP H08321502A
Authority
JP
Japan
Prior art keywords
film
boron
bpsg film
bpsg
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8072296A
Other languages
English (en)
Inventor
Yasuo Kasagi
泰男 笠置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP8072296A priority Critical patent/JPH08321502A/ja
Publication of JPH08321502A publication Critical patent/JPH08321502A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ウェハの洗浄工程でのBPSG膜からのホウ
素・リンの溶出量を低く抑制して十分な平坦化を実現す
るとともに、BPSG膜内のホウ素およびリンの高濃度
化によりリフロー処理温度を低下させる。 【解決手段】 半導体基板1の上のポリシリコン配線層
2を介して、ホウ素濃度3.5wt% 〜4.5wt
%、リン濃度5.5wt%〜6.5wt%の第1のBP
SG膜3を、SiH4 、B2 6 、PH3 およびO2
原料としたCVD法により形成し、続いてガス流量を変
えてホウ素濃度2.0wt% 〜3.0wt%、リン濃
度5.5wt%〜6.5wt%の第2のBPSG膜4を
形成する。しかる後、半導体基板1を洗浄してから、リ
フロー処理でBPSG膜3、4を流動させて平坦化を行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にBPSG膜を使用した平坦化技術を適用した半
導体装置に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化とともに、
その表面層の平坦化が重要視されるようになってきてい
る。その中で高温熱処理に耐えられるポリシリコンや高
融点金属といった配線層などによる下地膜段差形状の平
坦化を行うには、この配線層の上層の層間絶縁膜にBP
SG(Boro-Phospho Silicate Glass )膜が用いられて
いる。BPSG膜とは、SiO2 膜にホウ素(B:ボロ
ン)およびリン(P)を導入してガラス転移温度を下げ
た絶縁膜であり、このBPSG膜に900℃前後の熱処
理(リフロー処理)を施すことにより、リフローと呼ば
れる膜の流動現象が生じて膜の表面が平坦化される。
【0003】
【発明が解決しようとする課題】しかし、半導体素子の
微細化に伴って、BPSG膜の成膜時に成膜装置の搬送
システムなどからウェハ(シリコン基板)の特に裏面に
付着する有機汚染物質・金属汚染物質が、素子特性のば
らつき要因となり、そのために製品歩留りが低下する事
態が生じた。そこで、BPSG膜の成膜処理後にウェハ
を洗浄し、汚染物質を除去してからリフロー処理を行う
方法が広く採用されている。
【0004】特開昭62−48027号公報には、層間
絶縁膜がリン及びホウ素を含み、それらの濃度が垂直方
向に連続的に変化した珪素酸硝子膜である半導体装置が
開示されている。即ち、層間絶縁膜として使用されるB
PSG膜の下部はホウ素濃度が高く、上部にいくほどホ
ウ素濃度が低下し、相対的にリン濃度は高くなる。しか
しながら、このようなBPSG膜を形成するためには、
2 6 等を含むガスを用いる化学的気相成長法におい
て、BPSG膜が成長するに伴いB2 6 の流量を変化
させなければならず、製造工程が非常に複雑となる。
【0005】さらに、特開平5−13406号公報に
は、膜の上層部のリン濃度を他の部分よりも高くし、膜
の下層部のホウ素濃度を他の部分よりも高くしたことを
特徴とする、LSI素子用のBPSGリフロー膜が開示
されている。開示されている実施例によれば、BPSG
膜は3層構造となっており、上層部のホウ素濃度は0.
2重量%(wt%)、リン濃度は8.2重量%であり、
下層部のホウ素濃度は4.5重量%、リン濃度は0.5
重量%である。ここでは、表面拡散のみで形状変化が起
こるものとしたシュミレーションに基づいてBPSG膜
の組成を求めている。しかしながら、上記組成によれ
ば、上層部のリン濃度が非常に高いので洗浄により上層
部のリンが大量に溶出するおそれがあるほか、上層部の
ホウ素とリンの合計濃度は8.4重量%であるのに対
し、下層部のホウ素とリンの合計濃度は5.0重量%と
小さいので、上層部に比べ下層部のガラス転移温度はか
なり上昇してしまう。
【0006】そこで、本発明の目的は、ウェハの洗浄工
程でのBPSG膜からのホウ素・リンの溶出量を低く抑
制して十分な平坦化を実現することができるとともに、
BPSG膜内のホウ素およびリンの高濃度化によりリフ
ロー処理温度をさらに低下させることのできる半導体装
置を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、半導体基板の上に配線層を
介して形成され、3.5wt%〜4.5wt%のホウ素
を含む第1のBPSG膜と、前記第1のBPSG膜の上
に形成されホウ素含有率が前記第1のBPSG膜よりも
低い第2のBPSG膜とを備えている。
【0008】本発明の一態様においては、前記第2のB
PSG膜のホウ素含有率が2.0wt%〜3.0wt%
である。
【0009】本発明の一態様においては、前記第1のB
PSG膜と前記第2のBPSG膜とのリン含有率が略同
じである。
【0010】本発明の一態様においては、前記第1のB
PSG膜と前記第2のBPSG膜とのリン含有率が5.
5wt%〜6.5wt%である。
【0011】本発明の半導体装置は、別の観点では、半
導体基板の上に配線層を介して形成され、3.5wt%
〜4.5wt%のホウ素と5.5wt%〜6.5wt%
のリンとを含む第1のBPSG膜と、前記第1のBPS
G膜の上に形成され、2.0wt%〜3.0wt%のホ
ウ素と5.5wt%〜6.5wt%のリンとを含む第2
のBPSG膜とを備えている。
【0012】本発明の半導体装置は、別の観点では、半
導体基板の上に配線層を介して形成され、3.5wt%
〜4.5wt%のホウ素とホウ素よりも僅かに多い量
のリンとを含む第1のBPSG膜と、前記第1のBPS
G膜の上に形成され、ホウ素含有率が前記第1のBPS
G膜よりも低く、リン含有率が前記第1のBPSG膜と
略同じである第2のBPSG膜とを備えている。
【0013】本発明の一態様においては、前記第1のB
PSG膜と前記第2のBPSG膜とのリン含有率が5.
5wt%〜6.5wt%である。
【0014】本発明の一態様においては、前記第2のB
PSG膜のホウ素含有率が2.0wt%〜3.0wt%
である。
【0015】本発明の一態様においては、前記第1のB
PSG膜の膜厚は、前記第2のBPSG膜の膜厚の4〜
20倍である。
【0016】本発明の一態様においては、前記第1のB
PSG膜の膜厚が0.4〜1.0μmであり、前記第2
のBPSG膜の膜厚が0.05〜0.1μmである。
【0017】本発明の一態様においては、前記半導体基
板の上に前記配線層を介し、かつ、前記第1のBPSG
膜の下層にシリコン酸化膜またはシリコン窒化膜を有す
る。
【0018】本発明の一態様においては、前記シリコン
酸化膜またはシリコン窒化膜の膜厚が0.1μmであ
る。
【0019】本発明では、第1のBPSG膜よりもホウ
素含有率の低い第2のBPSG膜を第1のBPSG膜の
上に形成することにより、半導体基板の洗浄工程におい
て第1、第2のBPSG膜から流出するホウ素の量が大
幅に少なくなるので、リフロー処理において第1、第2
のBPSG膜の流動が阻害されることがない。また、洗
浄工程において第1のBPSG膜から流出するホウ素お
よびリンの量が大幅に少なくなるために、第1のBPS
G膜のホウ素およびリンの合計含有率を従来よりも高め
ることができる。従って、第1のBPSG膜のガラス転
移温度が低下してリフロー処理温度を十分に下げること
ができるようになる。
【0020】
【発明の実施の形態】以下、本発明を一実施形態につき
図面を参照して説明する。
【0021】図1に、本発明をポリシリコン配線層の平
坦化に適用した一実施形態の半導体装置の断面図を製造
工程順に示す。
【0022】まず、図1(a)に示すように、シリコン
基板などの半導体基板1の上にパターン形成した膜厚
0.3μm程度のポリシリコン配線層2の上に、ホウ素
を3.5wt% 〜4.5wt%程度およびリンを5.
5wt%〜6.5wt%程度含有した膜厚0.4μm〜
1.0μm程度の第1のBPSG膜3を形成する。この
とき第1のBPSG膜3は、SiH4 、B2 6 、PH
3 およびO2 を原料ソースとした常圧熱CVD法により
成膜するが、低圧熱CVD法やプラズマCVD法を用い
てもよい。
【0023】また、第1のBPSG膜3からのホウ素や
リンの拡散を防止するために、第1のBPSG膜3の下
層に膜厚0.1μm程度のシリコン酸化膜やシリコン窒
化膜を形成してもよい。なお、第1のBPSG膜3の成
膜により、ウェハ(シリコン基板)1の裏面に汚染物質
5が付着する。
【0024】次に、図1(b)に示すように、第1のB
PSG膜3の上に、SiH4 、B26 、PH3 および
2 を原料ソースとした常圧熱CVD法により、ホウ素
を2.0wt% 〜3.0wt%程度およびリンを5.
5wt%〜6.5wt%程度含有した第1のBPSG膜
3よりもホウ素・リン濃度が低い膜厚0.05μm〜
0.1μm程度の第2のBPSG膜4を形成する。この
第2のBPSG膜4の成膜によっても、ウェハ1の裏面
に汚染物質5が付着する。なお、第2のBPSG膜4
は、ガス流量設定を調節して第1のBPSG膜3の成膜
工程から連続的に成膜するのが好ましいが、一旦中断し
ても構わない。また、第2のBPSG膜4は、低圧熱C
VD法やプラズマCVD法を用いて成膜してもよい。
【0025】次に、図1(c)に示すように、硫酸およ
び過酸化水素を混合した薬液中でウェハ1を洗浄し、ウ
ェハ1の裏面に付着した汚染物質5を除去する。本工程
のウェハ洗浄では、第2のBPSG膜4のホウ素濃度が
比較的低いために、第2のBPSG膜4からのホウ素お
よびリンの溶出量は、従来よりも大幅に少なくなる。こ
のときの薬液は塩酸および過酸化水素の混合液などでも
よいが、ウェハ1洗浄が不十分であると次のリフロー処
理中に汚染物質5がウェハ1中に拡散してしまうため、
十分な汚染物質5を除去する能力をもったウェハ洗浄方
法を採用することが肝要である。
【0026】次に、図1(d)に示すように、窒素雰囲
気中で温度850℃〜950℃、処理時間30分間のリ
フロー処理を行って第1、第2のBPSG膜3、4を流
動させてウェハ1表面を平坦化させる。なお、第1のB
PSG膜3の下層にシリコン窒化膜を形成した場合に
は、窒素雰囲気の代わりに水蒸気雰囲気でリフロー処理
を行ってもよい。
【0027】本実施形態によると、ホウ素濃度の高い第
1のBPSG膜3をホウ素濃度の低い第2のBPSG膜
4で保護したために、ウェハ洗浄工程で第1、第2のB
PSG膜3、4からホウ素およびリンの溶出がほとんど
起こらず、リフロー処理においてBPSG膜3、4の流
動が阻害されることがない。また、第1のBPSG膜3
のホウ素濃度を高くしても流出するホウ素の量が大幅に
少なくなるために、第1のBPSG膜3のホウ素含有率
を従来よりも高めることができる。従って、低温でのリ
フロー処理によって容易に平坦化を実現することができ
る。
【0028】また、第2のBPSG膜4は、ガス流量の
設定を変えるだけで第1のBPSG膜3から連続して成
膜できるので、スループットや工程数には全く影響がな
い。さらに、第1、第2のBPSG膜3、4は、膜質の
差が小さいために、エッチングなどの後工程の際にプロ
セス条件を変更する必要がなく、容易に工程導入を図る
ことができる。
【0029】次に、本実施形態において、第1、第2の
BPSG膜3、4の組成を上記のように選んだ理由につ
いて説明する。
【0030】図2は、ウェハ上に形成した単一のBPS
G膜(膜厚600nm)のリフロー形状のホウ素濃度依
存性を、硫酸洗浄の有無で比較した測定結果を示すグラ
フである。横軸にはBPSG膜のホウ素濃度を、縦軸に
はBPSG膜のリフロー角度(最大傾斜)θをとってい
る。リフロー処理は、600℃の温度で窒素を20リッ
トル/分のレートで流すドライ雰囲気中で60分間行っ
た。BPSG膜のリン濃度は6.2wt%に固定してい
るが、これは、リンがイオンの拡散を阻止するゲッタリ
ング能力を有しているため、一定値より下げないことが
望ましいとされており、リン濃度が6wt%程度になる
と、おおよそその能力が飽和するとされているからであ
る。
【0031】リフロー角度は小さいほど膜の表面が平坦
化されたことを示している。下層となる第1のBPSG
膜は洗浄の影響をほとんど受けないので、硫酸洗浄をし
ない場合と同様に考えればよい。リフロー角度を30°
以下にすることを目標にすると、第1のBPSG膜のホ
ウ素濃度は約3.5wt%以上である必要があり、リフ
ロー形状の改善効果が飽和する約4.5wt%までが適
していると考えられる。ホウ素はリンよりもリフロー形
状を改善する効果が高いため、リンを上記濃度で固定し
てホウ素濃度を上げたほうが望ましいからである。
【0032】一方、硫酸洗浄を行った場合には、ホウ素
濃度が高いほどリフロー形状が劣化する事が分かる。た
だし、ホウ素濃度が2.5wt%以上であれば、洗浄の
前後による差がほとんど見られない。従って、上層とな
る第2のBPSG膜のホウ素濃度は、リフロー形状やガ
ラス転移温度をも考慮して、2.5wt%程度、具体的
には2.0〜3.0wt%が適していると考えられる。
ここで、上層である第2のBPSG膜のホウ素とリンの
濃度の設定は特に重要であり、これよりも低い濃度で
は、リフロー処理温度を十分に下げることが出来ず、ま
た、リフロー処理でBPSG膜を流動させて十分に平坦
化することができない。一方、これよりも高い濃度で
は、ウェハの洗浄時にBPSG膜の表層からホウ素及び
リンが溶出してリフロー形状が悪化してしまう。
【0033】図3(a)(b)は、低ホウ素濃度の単一
BPSG膜におけるホウ素及びリンの濃度分布を、硫酸
洗浄の前後で比較した測定結果を示すグラフである。横
軸にはBPSG膜における深さを、縦軸にはホウ素濃度
をシリコンイオン強度で標準化した値をとっている。測
定は2次イオン質量分布法(SIMS:secondary ion
mass spectrometry )により、一次イオンとして12.
5kVの電圧で加速した酸素イオンを使用し、イオン電
流は30nA、ビーム径は60μmとした。成膜時のホ
ウ素濃度は2.5wt%、リン濃度は6.2wt%であ
る。図3(a)が洗浄前、図3(b)が洗浄後の濃度分
布を示しているが、濃度分布にはほとんど変化は見られ
ない。
【0034】一方、図4(a)(b)は、高ホウ素濃度
の単一BPSG膜におけるホウ素及びリンの濃度分布
を、硫酸洗浄の前後で比較した測定結果を示すグラフで
ある。成膜時のホウ素濃度は3.9wt%である点を除
いては、図3(a)(b)の条件と同じである。図4
(a)が洗浄前、図4(b)が洗浄後の濃度分布を示し
ているが、硫酸洗浄によってBPSG膜の表層における
ホウ素濃度が約10%に低下し、リン濃度が約50%に
低下していることが分かる。これは、硫酸洗浄によって
ホウ素及びリンが溶出していることを表している。
【0035】図3(a)(b)、図4(a)(b)に示
す測定結果から、上層となる第2のBPSG膜のホウ素
濃度が2.5wt%程度、具体的には2.0wt%〜
3.0wt%、リン濃度が6wt%程度、具体的には
5.5wt%〜6.5wt%であれば、ホウ素やリンの
溶出はほとんど生じないと考えられる。
【0036】以上説明したように、本実施形態によれ
ば、ホウ素濃度の比較的高い第1のBPSG膜をホウ素
濃度の比較的低い第2のBPSG膜で保護したために、
半導体基板の洗浄工程において第1、第2のBPSG膜
からのホウ素やリンの溶出がほとんど起こらず、リフロ
ー処理において第1及び第2のBPSG膜の流動が阻害
されることがない。また、第1のBPSG膜から流出す
るホウ素及びリンの量が大幅に少なくなるので、第1の
BPSG膜のホウ素及びリンの濃度を従来よりも高める
ことができる。従って、ガラス転移温度が低下して、低
温でのリフロー処理によって第1及び第2のBPSG膜
の形状を容易に平坦化することができる。
【0037】また、第2のBPSG膜は、ガス流量の設
定を変えるだけで第1のBPSG膜から連続して成膜で
きるので、スループットや工程数には全く影響がない。
さらに、第1、第2のBPSG膜は、膜質の差が小さい
ために、エッチングなどの後工程の際にプロセス条件を
変更する必要がない。
【0038】
【発明の効果】以上説明したように、本発明によると、
第1のBPSG膜よりもホウ素含有率の低い第2のBP
SG膜を第1のBPSG膜の上に形成することにより、
半導体基板の洗浄工程において第1、第2のBPSG膜
から流出するホウ素の量が大幅に少なくなるので、リフ
ロー処理において第1、第2のBPSG膜の流動が阻害
されることがない。従って、十分な平坦化を実現するこ
とが可能になる。また、洗浄工程において第1のBPS
G膜から流出するホウ素の量が大幅に少なくなるため
に、第1のBPSG膜のホウ素含有率を従来よりも高め
ることができるので、ガラス転移温度が低下してリフロ
ー処理温度を十分に下げることができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を製造工程順
に示す断面図である。
【図2】単一のBPSG膜のリフロー形状のホウ素濃度
依存性を示すグラフである。
【図3】低ホウ素濃度の単一BPSG膜におけるホウ素
及びリンの濃度分布を硫酸洗浄の前後で比較した測定結
果を示すグラフである。
【図4】高ホウ素濃度の単一BPSG膜におけるホウ素
及びリンの濃度分布を硫酸洗浄の前後で比較した測定結
果を示すグラフである。
【符号の説明】
1 半導体基板 2 ポリシリコン配線層 3 第1のBPSG膜 4 第2のBPSG膜 5 汚染物質

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に配線層を介して形成さ
    れ、3.5wt%〜4.5wt%のホウ素を含む第1の
    BPSG膜と、 前記第1のBPSG膜の上に形成されホウ素含有率が前
    記第1のBPSG膜よりも低い第2のBPSG膜とを備
    えていることを特徴とする半導体装置。
  2. 【請求項2】 前記第2のBPSG膜のホウ素含有率が
    2.0wt%〜3.0wt%であることを特徴とする請
    求項1に記載の半導体装置。
  3. 【請求項3】 前記第1のBPSG膜と前記第2のBP
    SG膜とのリン含有率が略同じであることを特徴とする
    請求項1に記載の半導体装置。
  4. 【請求項4】 前記第1のBPSG膜と前記第2のBP
    SG膜とのリン含有率が5.5wt%〜6.5wt%で
    あることを特徴とする請求項3に記載の半導体装置。
  5. 【請求項5】 半導体基板の上に配線層を介して形成さ
    れ、3.5wt%〜4.5wt%のホウ素と5.5wt
    %〜6.5wt%のリンとを含む第1のBPSG膜と、 前記第1のBPSG膜の上に形成され、2.0wt%〜
    3.0wt%のホウ素と5.5wt%〜6.5wt%の
    リンとを含む第2のBPSG膜とを備えていることを特
    徴とする半導体装置。
  6. 【請求項6】 半導体基板の上に配線層を介して形成さ
    れ、3.5wt%〜4.5wt%のホウ素とホウ素より
    も僅かに多い量のリンとを含む第1のBPSG膜と、 前記第1のBPSG膜の上に形成され、ホウ素含有率が
    前記第1のBPSG膜よりも低く、リン含有率が前記第
    1のBPSG膜と略同じである第2のBPSG膜とを備
    えていることを特徴とする半導体装置。
  7. 【請求項7】 前記第1のBPSG膜と前記第2のBP
    SG膜とのリン含有率が5.5wt%〜6.5wt%で
    あることを特徴とする請求項6に記載の半導体装置。
  8. 【請求項8】 前記第2のBPSG膜のホウ素含有率が
    2.0wt%〜3.0wt%であることを特徴とする請
    求項6に記載の半導体装置。
  9. 【請求項9】 前記第1のBPSG膜の膜厚は、前記第
    2のBPSG膜の膜厚の4〜20倍であることを特徴と
    する請求項1、5および6のいずれか1項に記載の半導
    体装置。
  10. 【請求項10】 前記第1のBPSG膜の膜厚が0.4
    〜1.0μmであり、前記第2のBPSG膜の膜厚が
    0.05〜0.1μmであることを特徴とする請求項9
    に記載の半導体装置。
  11. 【請求項11】 前記半導体基板の上に前記配線層を介
    し、かつ、前記第1のBPSG膜の下層にシリコン酸化
    膜またはシリコン窒化膜を有することを特徴とする請求
    項1、5および6のいずれか1項に記載の半導体装置。
  12. 【請求項12】 前記シリコン酸化膜またはシリコン窒
    化膜の膜厚が0.1μmであることを特徴とする請求項
    11に記載の半導体装置。
JP8072296A 1995-03-22 1996-03-08 半導体装置 Pending JPH08321502A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8072296A JPH08321502A (ja) 1995-03-22 1996-03-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8873995 1995-03-22
JP7-88739 1995-03-22
JP8072296A JPH08321502A (ja) 1995-03-22 1996-03-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH08321502A true JPH08321502A (ja) 1996-12-03

Family

ID=26421696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8072296A Pending JPH08321502A (ja) 1995-03-22 1996-03-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH08321502A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046274A1 (ja) * 2004-10-25 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP2010278231A (ja) * 2009-05-28 2010-12-09 Yamaha Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046274A1 (ja) * 2004-10-25 2006-05-04 Spansion Llc 半導体装置及びその製造方法
GB2434486A (en) * 2004-10-25 2007-07-25 Spansion Llc Semiconductor device and manufacturing method thereof
JPWO2006046274A1 (ja) * 2004-10-25 2008-05-22 スパンション エルエルシー 半導体装置及びその製造方法
JP5047625B2 (ja) * 2004-10-25 2012-10-10 スパンション エルエルシー 半導体装置及びその製造方法
JP2010278231A (ja) * 2009-05-28 2010-12-09 Yamaha Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6232217B1 (en) Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6137176A (en) Semiconductor device and method of fabricating the same
US5399529A (en) Process for producing semiconductor devices
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6144097A (en) Semiconductor device and method of fabricating the same
JPH05218009A (ja) 半導体装置の層間絶縁膜形成方法
JP4624207B2 (ja) 成膜方法及び成膜装置
JPH11145134A (ja) 半導体装置およびその製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
JP2000188333A (ja) 半導体装置及びその製造方法
JP4992150B2 (ja) 半導体素子のゲート電極形成方法
KR20010114173A (ko) 반도체 장치의 제조 방법
JPH08321502A (ja) 半導体装置
US5672907A (en) Semiconductor device having character in BPSG film
JP2001168098A (ja) 半導体装置及びパターンデータ作成方法
JP2000216241A (ja) 半導体装置の製造方法
JPH08203894A (ja) 半導体装置の製造方法
JPH06112192A (ja) 半導体装置の製造方法
US6777347B1 (en) Method to produce porous oxide including forming a precoating oxide and a thermal oxide
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JPH08264400A (ja) シリコン単結晶ウェハおよびその表面の熱酸化方法
US20030045125A1 (en) Nitrogen containing plasma annealing method for forming a nitrogenated silicon carbide layer
JP2004165533A (ja) 半導体装置の製造方法
JP2005012159A (ja) 半導体素子のゲート電極形成方法
JPH08203890A (ja) 半導体装置の層間絶縁膜形成方法