JP5047625B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5047625B2
JP5047625B2 JP2006542151A JP2006542151A JP5047625B2 JP 5047625 B2 JP5047625 B2 JP 5047625B2 JP 2006542151 A JP2006542151 A JP 2006542151A JP 2006542151 A JP2006542151 A JP 2006542151A JP 5047625 B2 JP5047625 B2 JP 5047625B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
ono
insulating film
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542151A
Other languages
English (en)
Other versions
JPWO2006046274A1 (ja
Inventor
清和 宍戸
雅彦 東
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2006046274A1 publication Critical patent/JPWO2006046274A1/ja
Application granted granted Critical
Publication of JP5047625B2 publication Critical patent/JP5047625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置及びその製造方法に関し、特にＯＮＯ（Oxide/Nitride/Oxide）膜を有する不揮発性半導体メモリ及びその製造方法に関する。
近年、データの書換えが可能な半導体装置である不揮発性メモリが広く利用されている。このような不揮発性メモリの技術分野においては、単位面積あたりのビット量を高めて単位ビットあたりのコストを低減させるための技術開発が進められている。
不揮発性メモリとしては、一般に、ＮＯＲ型やＮＡＮＤ型のアレイ形式のフローティングゲート式フラッシュメモリが使用されている。このうち、ＮＯＲ型のアレイ形式のフローティングゲート式フラッシュメモリはランダムアクセスが可能であるという特長を有する反面、各セルごとにビットライン・コンタクトを設けることが必要とされるために高密度化が難しいという問題がある。一方、ＮＡＮＤ型のアレイ形式のフローティングゲート式フラッシュメモリはセルを直列接続させてビットライン・コンタクトの数を少なくすることができるためにセルの高密度配置が可能となる反面、ランダムアクセスができないという問題がある。また、フローティングゲート型のフラッシュメモリは、一般にそのトンネル絶縁膜の薄膜化が容易ではなく、このことがメモリを大容量化する際の技術的な障害となっている。
このような問題に対処するために、局所的に電荷を蓄え、１セルに多値データを記憶させるという方法が知られている。これは、通常のフローティングゲート型のフラッシュメモリではフローティングゲートの中に電荷が空間的に一様に蓄えられこの蓄積電荷量を制御することでセル・トランジスタの閾値変化の読み取りがなされるのに対して、ゲート絶縁膜の少なくとも一部を電荷捕獲性の材料で形成しこの部分に捕獲された電荷の量を制御することでセル・トランジスタの閾値の変化を読み取る形式のメモリセルである。具体的には、ゲート電極直下のゲート絶縁膜構造をＯＮ構造もしくはＯＮＯ構造とし、トランジスタのソース・ドレイン近傍のＳｉ３Ｎ４膜に局所的に電荷を蓄積させ、これにより１セル当たり２ビットのデータ記憶を可能とするものである。このような形式のメモリとしては埋め込みビットライン型ＳＯＮＯＳ式などの形式が知られている。埋め込みビットライン型ＳＯＮＯＳ式メモリにおいては、ビットラインは各セルのソースとドレインの役割を果たしているので、以降の説明においては、セルのソースおよびドレインを意味する場合にもビットラインという表現を用いる。
このような埋め込みビットライン型ＳＯＮＯＳ式メモリは、フローティングゲート型のセルに比較して構造がシンプルであり、ランダムアクセス可能であるうえに、そのアレイ構造はコンタクトレスであり、１セルに２ビットの情報を記憶できるために高密度の情報記憶が可能であり（セル面積を約１／２に縮小化可能）、産業上極めて有用なデバイスである。ここで、埋め込みビットライン構造とは、ＳＯＮＯＳ式メモリのビットラインとなるソース・ドレイン拡散層をワードラインの下に形成することにより、ＮＯＲ型メモリでありながらトランジスタ毎にビットライン・コンタクト窓を設けることを不要としたアレイ構造である。
この場合、ビットラインの抵抗を下げるために、ＯＮＯ膜上に形成された層間絶縁膜上に金属配線層を形成し、層間絶縁膜及びＯＮＯ膜に形成されたコンタクトホールを介して、金属配線層とビットラインとを接続することが行われている。
フローティングゲート型のフラッシュメモリでは、特許文献１に記載されているように２層構造の層間絶縁膜が提案されている。この層間絶縁膜は、ゲート電極を覆う不純物を含まない酸化シリコン膜上に形成され、リン濃度が高くボロン濃度が低い下層部と、この下層部に対し相対的にリン濃度が低くボロン濃度が高い上層部とで構成されている。特許文献１には、上層部のＢＰＳＧ膜はリン濃度が低いため吸湿しにくく、下層部はリン濃度が高いため吸湿し易いので、外部からの水分の侵入を防止するとともに、一旦侵入した水分は下層部のＢＰＳＧ膜に固定されるため、素子表面に到達することができないと説明されている。これにより、ゲート酸化膜が水の侵入で損傷を受けると、導電体で形成されたフローティングゲートに蓄積された電荷が全て流れ出てしまうという現象を防止することができると考えられる。
特許第２７９１０９０号
しかしながら、ＯＮＯ膜を有するフラッシュメモリでは、フローティング型とは異なり電荷を絶縁体である窒化膜に蓄積するので、特許文献１に記載されているように水分の浸入を効果的に防止しても、このことが直接データ保持特性を大きく向上させることにはならないと考えられる。したがって、ＯＮＯ膜を有するフラッシュメモリでは、データ保持特性を向上させるための新たな手段が求められているのが現状である。
本発明は、ＯＮＯ膜を有するフラッシュメモリにおいて、この構造に固有のチャージロスを改善し、データ保持特性を向上させることを課題とする。
本発明は半導体基板と、この上に形成されかつコンタクトホールが形成されたＯＮＯ膜と、該ＯＮＯ膜上に直接形成された層間絶縁膜とを有し、該層間絶縁膜はリンを含む半導体装置である。
前記半導体装置は前記ＯＮＯ膜上に形成されたゲート電極を有し、前記層間絶縁膜は前記ゲート電極上に直接形成されている構成とすることができる。また、前記半導体装置は前記ＯＮＯ膜上に形成されたゲート電極を有し、前記層間絶縁膜は前記ゲート電極の上部に形成されたシリサイド領域に接するように形成されている構成とすることもできる。
好ましくは、前記層間絶縁膜は前記ＯＮＯ膜との界面部において、４．５ｗｔ％以上のリンを含む。より特定すれば、前記層間絶縁膜は、前記ＯＮＯ膜との界面部において、成膜後に４．５ｗｔ％以上かつ１０．０ｗｔ％以下のリンを含む。
例えば、前記層間絶縁膜は、ＯＮＯ膜に接する第１の部分と、該第１の部分の上に設けられた第２の部分とを有し、第１の部分のリン濃度は第２の部分のリン濃度以上である。そして、前記第２の部分はボロンを含む構成とすることができる。
前記層間絶縁膜は、例えばＣＶＤ酸化膜やＳＯＤ（ＳＰＩＮ ＯＮ ＤＩＥＬＥＣＴＲＩＣ）膜であり、ＣＶＤ酸化膜としては、ＴＥＯＳ酸化膜又はＨＤＰ酸化膜のいずれかであってもよい。
本発明はまた、拡散領域が形成された半導体基板上にＯＮＯ膜形成するステップと、該ＯＮＯ膜上にリンを含む層間絶縁膜を形成するステップと、前記層間絶縁膜及びＯＮＯ膜にコンタクトホールを形成し、該コンタクトホールを介して前記拡散領域とコンタクトする金属配線層を前記層間絶縁膜上に形成するステップとを有する半導体装置の製造方法である。前記層間絶縁膜を形成するステップは、前記ＯＮＯ膜との界面部において４．５ｗｔ％以上のリンを含むように前記層間絶縁膜を形成することが好ましい。
ＯＮＯ膜上に設けられた層間絶縁膜に含まれるリンは、ＯＮＯ膜に設けられたコンタクトホールからコンタクトに侵入してくる可動イオンをゲッタリングする作用を持つと考えられ、チャージロスを抑制しデータ保持特性を向上させることができる。特に、リンを含む層間絶縁膜がＯＮＯ膜上に直接形成されているため、可動イオンを効果的にゲッタリングできるという格別の効果が得られる。
図１（Ａ）及び図１（Ｂ）はそれぞれ、本発明者が行った実験結果を示図であって、図１（Ａ）はＢＰＳＧ膜の成長条件とボロン濃度との関係を示すグラフ、図１（Ｂ）はＢＰＳＧ膜の成長条件とリン濃度との関係を示すグラフである。 図２は、本発明が行った実験結果を示す図であって、ＢＰＳＧ膜の初期層リン濃度（界面部）と不良率との関係を示すグラフである。 図３（Ａ）は本発明の一実施例に係る半導体装置の断面図、及び図３（Ｂ）は同半導体装置のＯＮＯ膜の構造を示す断面図である。 本発明の一実施例の効果を比較例と対比して示すグラフである。 図５（Ａ）及び図５（Ｂ）は本発明の一実施例に係る半導体装置の製造方法を示す図である。
本発明者は、ＯＮＯ膜を有するフラッシュメモリにおいて、データ保持特性が劣化する原因の一つを実験により特定した。
本発明が行った実験では、ＢＰＳＧ膜をＯＮＯ膜上に成長させ、ボロン濃度とリン濃度を測定した。この実験により、成膜後のボロン濃度は膜厚に依存することなく略一定であり設計値と大差ないのに対し、リン濃度は膜厚方向に一様ではなく勾配を持ち、特に界面部（ＢＰＳＧ膜の初期層であって、ＯＮＯ膜上に初期の成長段階で堆積した部分）でのリン濃度は極端に低くなることが分かった。
図１（Ａ）と（Ｂ）は上記実験結果を示す。横軸は、以下に説明する３つの成膜方法を示し、縦軸はＰ濃度を示す。この実験では、０．６μｍ（６０００オングストローム）の膜厚を持つＢＰＳＧを以下の３通りの方法で形成した。第１の方法では、０．３μｍのＢＰＳＧ膜を２層積層した。第２の方法では、０．１５μｍのＢＰＳＧ膜を４層積層した。第３の方法では、０．１μｍのＢＰＳＧ膜を６層積層した。いずれのＢＰＳＧ膜も、成膜後のボロン濃度が４．５ｗｔ％、リン濃度が４．５ｗｔ％となるように成膜させた。図１（Ａ）はボロン濃度を示し、図１（Ｂ）はリン濃度を示す。ボロン濃度はＢＰＳＧ膜の厚みにかかわらず略一定であるのに対し、リン濃度は膜厚が薄くなるほど下がっていることが分かった。つまり、図１（Ｂ）の実験結果は、０．６μｍのＢＰＳＧ膜を成膜させる場合、ＯＮＯ膜との界面付近の初期層の濃度が低いことを示している。
本発明者は更に、上記の実験結果とＯＮＯ膜を有するフラッシュメモリのデータ保持特性との関係を実験により調べた。図２は、ＢＰＳＧ膜の初期層のリン濃度とチャージロスによる不良率との関係を示すグラフである。初期層のリン濃度が４．５ｗｔ％の場合には不良率はほぼ０％であるのに対し、４．１％の場合には不良率が高くなることが分かった。つまり、データ保持特性は、ＯＮＯ膜の界面部にある層間絶縁膜のリン濃度に大きく依存することが分かった。４．５ｗｔ％から４．１ｗｔ％までの濃度では不良率が次第に高くなることが容易に予想され、また、４．５ｗｔ％を超えるリン濃度では不良率はほぼ０％であることは明らかである。但し、ＢＰＳＧ膜のリンとボロンの合計濃度が１０．０ｗｔ％を超えると結晶化、不純物の析出などが懸念されるので、ＢＰＳＧ膜の不純物濃度はトータルで１０ｗｔ％以下であることが好ましい。
後述するように、リンはＯＮＯ膜からコンタクトホールへ侵入する可動イオンをゲッタリングする作用を持つと考えられる。この場合、界面部はボロンを含まず、リンのみを含む絶縁膜であってもよい。ボロンは可動イオンのゲッタリングに関与しないので、界面に近い層間絶縁膜部分（後述する界面部、初期層又は第１の部分に相当）ではむしろボロンを含まない構成が好ましい。この場合、この部分のリン濃度は４．５ｗｔ％以上１０．０ｗｔ％以下である。
好ましくは、界面部（層間絶縁膜の第１の部分）と残りの部分（層間絶縁膜の第２の部分）を次の通り構成する。第１の部分は４．５ｗｔ％以上１０．０ｗｔ％以下のリンを含むＰＳＧ膜であり、第２の部分はリン濃度とボロン濃度との合計が１０．０ｗｔ％以下のＢＰＳＧ膜である。第１の部分であるＰＳＧ膜がＯＮＯ膜に接する。この場合、リンの濃度は第１の部分で一様である必要はなく、リン濃度が４．５ｗｔ％以上１０．０ｗｔ％以下の範囲内で濃度勾配があっても良い。例えば、リン濃度がＯＮＯ膜との界面から離れるにつれて低くなる。また、第１の部分のリン濃度は第２の部分のリン濃度と等しいかそれ以上である構成とすることもできる。リンの界面付近での可動イオンのゲッタリング作用を考慮すれば、界面側にある第１の部分のリン濃度が第２の部分よりも高いことが好ましい。また、２層構成は発明の課題を解決するための必須の要件ではなく、不純物の合計濃度が４．５％以上１０．０％以下であれば、何層構成であってもよい。
リン濃度が４．５ｗｔ％以上の界面部、つまり第１の部分の膜厚は少なくとも０．０２μｍ以上あることが好ましい。すなわち、この厚み以上であれば稼動イオンの影響を排除できると考えられ、良好なデータ保持特性が得られる。より特定すれば、第１の部分の膜厚は０．０２μｍから０．２０μｍの範囲内であることが好ましい。界面部の厚みは、リンのゲッタリング作用が効果的に発揮され、かつボイドが発生しない範囲内にあることが好ましい。或いは、厚みの上限は層間絶縁膜１０で埋め込まれる電極間の最小間隔の１／２以下であることが好ましい。
図３（Ａ）は、本発明の一実施例に係る半導体装置の断面図である。図示する半導体装置はフラッシュメモリのコア部を示す。シリコンなどの半導体基板１の表面部分にウェル領域２が形成され、ウェル領域２の中にビットライン領域３が形成されている。半導体基板１のコア部全面には、ＯＮＯ膜４が形成されている。ＯＮＯ膜４は、図３（Ｂ）に示すように、半導体基板１側から順にトンネル絶縁膜４ａ、ストレージ用窒化膜４ｂ及び酸化膜４ｃが積層されたＯＮＯ構造を有する。この窒化膜４ｂがトラップされた電荷を蓄積する。ＯＮＯ膜４にはコンタクトホール１１が形成されている。ＯＮＯ膜４上にはゲート電極５が形成され、その側部にはサイドウォール７が形成されている。また、ゲート電極５の上面は、サリサイドによるＣｏＳｉ2領域６が形成されている。このシリサイド膜のＣｏに代えて、Ｔｉ、ＮｉまたはＰｔを用いてもよい。
コンタクトホール１１近傍のＯＮＯ膜４上、ＣｏＳｉ2領域６及びサイドウォール７上に、層間絶縁膜１０が直接形成されている。つまり、層間絶縁膜１０はＯＮＯ膜４やＣｏＳｉ2領域６に接している。層間絶縁膜１０は発明を実施するための最良の形態で説明した構成を持つ。図３（Ａ）に示す層間絶縁膜１０は、ＣＶＤ酸化膜やＳＯＤ（ＳＰＩＮ ＯＮ ＤＩＥＬＥＣＴＲＩＣ）膜であり、ＣＶＤ酸化膜としては、例えばＴＥＯＳ酸化膜又はＨＤＰ酸化膜である。また、層間絶縁膜１０は第１の部分８と第２の部分９とからなる２層構成である。第１の部分８はＰＳＧ膜であり、第２の部分９はＢＰＳＧ膜である。ＰＳＧ膜８のリン濃度（ＰＳＧ膜を堆積した直後のリン濃度）は４．５ｗｔ％以上１０．０ｗｔ％以下であり、０．０５μｍの厚みを有する。また、ＢＰＳＧ膜９のリン濃度（ＰＳＧ膜を堆積した直後のリン濃度）は例えば２．９ｗｔ％であり、成膜直後は１．１５μｍ程度の厚みを持つが、その後のＣＭＰなどの処理により、最終のデバイス形態では０．８μｍ程度の厚みを持つ。この場合、ＢＰＳＧ膜９のボロン濃度は７．１ｗｔ％以下の任意の値であるが、低すぎるとボイドが発生するので、適度なボロン濃度となるようにする。
このように構成された層間絶縁膜１０には、ＯＮＯ膜４に形成されたコンタクトホール１１に連続するコンタクトホール１３が形成されている。コンタクトホール１１と１３（これらの中には導電体１２が充填されている）を介して、層間絶縁膜１０上に形成された金属配線層１４とビットライン領域３とが電気的に接続されている。
図４は、上記本実施例の不良率と、層間絶縁膜１０をＢＰＳＧで形成した比較例（界面部のリン濃度は２．９ｗｔ％）の不良率とを示す。比較例の膜厚は、本実施例と同様に成膜直後で１．２μｍ、ＣＭＰ処理後で０．８μｍである。本実施例によれば、比較例よりも不良率が改善していることが分かる。この理由の一つとして、ＯＮＯ膜４からコンタクトホール１１の導電体１２に侵入した（コンタクトに侵入した）可動イオンを、層間絶縁膜１０の第１の部分８に含まれるリンがゲッタリングすると考えられる。この際、第１の部分８がＯＮＯ膜４に直接接するように形成されているため、リンによるゲッタリングがより効果的に行われると考えられる。
図５（ａ）、（ｂ）は上記実施例に係る半導体装置の製造工程を示す図である。図５（ａ）は、半導体基板１上にＯＮＯ膜４を生成するまでのプロセスを図示している。公知の方法で、半導体基板１にウェル領域２を形成した後、トンネル絶縁膜４ａ、ストレージ用窒化膜４ｂ、及び酸化膜４ｃを順次積層させてＯＮＯ構造の膜４を形成し、この積層膜の所定の箇所にフォトリソグラフィ技術によりビットライン領域３を形成するための開口部を設ける。そして、これらの開口部からイオン注入してビットライン領域３を形成する。この工程は、例えば、ＨＦ処理によりコア部および周辺回路部（図示を省略する）の絶縁膜が除去された半導体基板１００の主面を熱酸化して膜厚７ｎｍのトンネル酸化膜を形成し、このトンネル酸化膜上に１０ｎｍの膜厚のＣＶＤ窒化膜を堆積し、さらに、ＣＶＤ窒化膜にＣＶＤ酸化膜を堆積してＯＮＯ構造とする。また、ビットライン拡散層形成用の開口部から加速電圧５０ＫｅＶでドーズ量１．０×１０15ｃｍ-2の砒素をイオン注入してビットライン領域４が形成される。なお、上記ＯＮＯ膜４はコア部のみならず周辺回路部にも形成されることとなるが、このＯＮＯ構造は周辺回路部には不要であるため、レジストパターニング技術により周辺回路部のＯＮＯ膜４を除去する。
そして、図５（Ｂ）に示すように、ＯＮＯ膜４の上にゲート電極用導電性膜を成長させ、これにレジストパターニングとエッチング処理を施してゲート電極５（ワードライン）を形成する。このゲート電極用導電性膜は、例えば、熱ＣＶＤ法により成長させた厚み０．１８μmのポリシリコン膜とする。次に、ゲート電極５の側面にサイドウォール７を形成する。そして、コバルトを用いたサリサイドプロセスを用いてＣｏＳｉ2領域６を形成する。
次に、ＴＥＯＳあるいはＨＤＰなどのＣＶＤ法によるシリコン酸化膜を堆積して、層間絶縁膜１０を形成する。この際、リンとボロンのドーズ量を制御して、前述した構成の層間絶縁膜１０を形成する。その後、層間絶縁膜１０にコンタクトホール１３を形成し、ＯＮＯ膜４にコンタクトホール１１を形成し、導電体１２をコンタクトホール１１及び１３に充填するとともに、金属配線層１４を形成する。
以上、本発明の実施の形態及び実施例を説明した。本発明はこれらに限定されるものではなく、本発明の範囲内において他の実施の形態や実施例が可能である。また、本発明の半導体装置はフラッシュメモリのような半導体記憶装置のみならず、フラッシュメモリと他の半導体回路とを備えた様々なタイプの半導体装置を含むものである。

Claims (6)

  1. 半導体基板と、この上に形成されかつコンタクトホールが形成されたＯＮＯ膜と、該ＯＮＯ膜上に直接形成された層間絶縁膜とを有し、該層間絶縁膜はＯＮＯ膜に接するＰＳＧの第１の部分と、該第１の部分上に設けられたＢＰＳＧの第２の部分とを有し、前記第１の部分の膜厚は０．０２μｍ以上であり、前記第１の部分は、前記ＯＮＯ膜との界面部において、４．５ｗｔ％以上のリンを含む、半導体装置。
  2. 前記半導体装置は前記ＯＮＯ膜上に形成されたゲート電極を有し、前記層間絶縁膜は前記ゲート電極上に直接形成されている請求項１に記載の半導体装置。
  3. 前記半導体装置は前記ＯＮＯ膜上に形成されたゲート電極を有し、前記層間絶縁膜は前記ゲート電極の上部に形成されたシリサイド領域に接するように形成されている請求項１に記載の半導体装置。
  4. 前記層間絶縁膜の第１の部分は、前記ＯＮＯ膜との界面部において、成膜後に４．５ｗｔ％以上かつ１０．０ｗｔ％以下のリンを含む請求項１から３のいずれかに記載の半導体装置。
  5. 前記第１の部分のリン濃度は第２の部分のリン濃度以上である請求項１から３のいずれかに記載の半導体装置。
  6. 拡散領域が形成された半導体基板上にＯＮＯ膜を形成するステップと、該ＯＮＯ膜上にＰＳＧの第１の部分と該第１の部分の上に設けられるＢＰＳＧの第２の部分とを有する層間絶縁膜を形成するステップと、前記層間絶縁膜及びＯＮＯ膜にコンタクトホールを形成し、該コンタクトホールを介して前記拡散領域とコンタクトする金属配線層を前記層間絶縁膜上に形成するステップとを有し、前記第１の部分の膜厚は０．０２μｍ以上であり、前記層間絶縁膜を形成するステップは、前記ＯＮＯ膜との界面部において４．５ｗｔ％以上のリンを含むように前記層間絶縁膜の前記第１の部分を形成する、半導体装置の製造方法。
JP2006542151A 2004-10-25 2004-10-25 半導体装置及びその製造方法 Expired - Fee Related JP5047625B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/015774 WO2006046274A1 (ja) 2004-10-25 2004-10-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006046274A1 JPWO2006046274A1 (ja) 2008-05-22
JP5047625B2 true JP5047625B2 (ja) 2012-10-10

Family

ID=36227526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542151A Expired - Fee Related JP5047625B2 (ja) 2004-10-25 2004-10-25 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20060214218A1 (ja)
JP (1) JP5047625B2 (ja)
CN (1) CN101088155A (ja)
DE (1) DE112004003004T5 (ja)
GB (1) GB2434486A (ja)
WO (1) WO2006046274A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158289A (ja) * 2005-11-11 2007-06-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
DE202007001431U1 (de) * 2007-01-31 2007-05-16 Infineon Technologies Austria Ag Halbleiteranordnung und Leistungshalbleiterbauelement
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
US7691751B2 (en) * 2007-10-26 2010-04-06 Spansion Llc Selective silicide formation using resist etchback
US7951704B2 (en) * 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
US8669597B2 (en) * 2008-05-06 2014-03-11 Spansion Llc Memory device interconnects and method of manufacturing
JP2010010260A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 半導体記憶装置及びその製造方法
JP2010272649A (ja) * 2009-05-20 2010-12-02 Panasonic Corp 半導体装置及びその製造方法
CN102487057B (zh) * 2010-12-03 2014-03-12 中芯国际集成电路制造(北京)有限公司 金属前介质层及其制造方法
CN103545227B (zh) * 2012-07-10 2016-08-17 无锡华润上华科技有限公司 监控半导体器件中磷硅玻璃层的磷浓度的方法
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291414A (ja) * 1992-04-13 1993-11-05 Ricoh Co Ltd 半導体装置とその製造方法
JPH06232416A (ja) * 1993-02-03 1994-08-19 Rohm Co Ltd 半導体記憶装置およびその製法
JPH0750396A (ja) * 1993-08-06 1995-02-21 Sony Corp Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法
JPH07307339A (ja) * 1994-04-12 1995-11-21 Sgs Thomson Microelettronica Spa 平坦化プロセス
JPH08321502A (ja) * 1995-03-22 1996-12-03 Nippon Steel Corp 半導体装置
JPH09213955A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 半導体装置の製造方法
JPH1083972A (ja) * 1996-09-06 1998-03-31 Yamaha Corp 低抵抗シリサイド層形成法
JP2002184717A (ja) * 2000-10-02 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004228351A (ja) * 2003-01-23 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0280276B1 (en) * 1987-02-27 1993-05-19 Kabushiki Kaisha Toshiba Ultraviolet erasable nonvolatile semiconductor memory device and manufacturing method therefor
DE69028665T2 (de) * 1989-07-18 1997-04-17 Sony Corp., Tokio/Tokyo Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
US5338954A (en) * 1991-10-31 1994-08-16 Rohm Co., Ltd. Semiconductor memory device having an insulating film and a trap film joined in a channel region
US5672907A (en) * 1995-03-22 1997-09-30 Nippon Steel Corporation Semiconductor device having character in BPSG film
US6316349B1 (en) * 1998-11-12 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming contacts of semiconductor devices
US20020061639A1 (en) * 2000-10-02 2002-05-23 Kazuichiroh Itonaga Semiconductor device and method for manufacturing the same
KR100418091B1 (ko) * 2001-06-29 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6977408B1 (en) * 2003-06-30 2005-12-20 Lattice Semiconductor Corp. High-performance non-volatile memory device and fabrication process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291414A (ja) * 1992-04-13 1993-11-05 Ricoh Co Ltd 半導体装置とその製造方法
JPH06232416A (ja) * 1993-02-03 1994-08-19 Rohm Co Ltd 半導体記憶装置およびその製法
JPH0750396A (ja) * 1993-08-06 1995-02-21 Sony Corp Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法
JPH07307339A (ja) * 1994-04-12 1995-11-21 Sgs Thomson Microelettronica Spa 平坦化プロセス
JPH08321502A (ja) * 1995-03-22 1996-12-03 Nippon Steel Corp 半導体装置
JPH09213955A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 半導体装置の製造方法
JPH1083972A (ja) * 1996-09-06 1998-03-31 Yamaha Corp 低抵抗シリサイド層形成法
JP2002184717A (ja) * 2000-10-02 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004228351A (ja) * 2003-01-23 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
GB2434486A (en) 2007-07-25
CN101088155A (zh) 2007-12-12
JPWO2006046274A1 (ja) 2008-05-22
US20060214218A1 (en) 2006-09-28
GB0707819D0 (en) 2007-05-30
DE112004003004T5 (de) 2007-10-25
WO2006046274A1 (ja) 2006-05-04
GB2434486A8 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
US10957709B2 (en) Systems including memory cells on opposing sides of a pillar
JP5288877B2 (ja) 不揮発性半導体記憶装置
US8564045B2 (en) Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof
JP4989630B2 (ja) Ｎａｎｄフラッシュメモリにおけるアレイソース線
JP4482704B2 (ja) Ｓｏｎｏｓフラッシュメモリにおける倍密度コアゲート
US20060214218A1 (en) Semiconductor device and method of fabricating the same
US7465650B2 (en) Methods of forming polysilicon-comprising plugs and methods of forming FLASH memory circuitry
JP2009164485A (ja) 不揮発性半導体記憶装置
KR101736246B1 (ko) 비휘발성 메모리 소자 및 이의 제조방법
US8952536B2 (en) Semiconductor device and method of fabrication
JP3745297B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2004056071A (ja) 半導体素子の製造方法及びその素子
JP5243237B2 (ja) 半導体装置およびその製造方法
KR20100138727A (ko) 전하 축적층을 구비한 비휘발성 반도체 메모리 장치 및 그 제조 방법
US7847340B2 (en) Semiconductor device and method for manufacturing the same
JP4502802B2 (ja) 不揮発性メモリー素子の製造方法
KR100771553B1 (ko) 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법
KR20070055624A (ko) 반도체 장치 및 그 제조 방법
JP2007067362A (ja) 不揮発性半導体記憶装置の製造方法
US7157335B1 (en) Using thin undoped TEOS with BPTEOS ILD or BPTEOS ILD alone to improve charge loss and contact resistance in multi bit memory devices

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees