JPH08203890A - 半導体装置の層間絶縁膜形成方法 - Google Patents
半導体装置の層間絶縁膜形成方法Info
- Publication number
- JPH08203890A JPH08203890A JP1004395A JP1004395A JPH08203890A JP H08203890 A JPH08203890 A JP H08203890A JP 1004395 A JP1004395 A JP 1004395A JP 1004395 A JP1004395 A JP 1004395A JP H08203890 A JPH08203890 A JP H08203890A
- Authority
- JP
- Japan
- Prior art keywords
- film
- siof
- forming
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】新規装置を使用せずに成膜でき、また膜質が良
好で埋め込み特性が良好な低誘電率の層間絶縁膜を良好
に形成し得る半導体装置の層間絶縁膜の形成方法を提供
する。 【構成】TEOSにフッ素源としてC2F6やNF3を添
加して半導体装置の段差基体24上にSiOF膜(CV
D膜)25を形成する(B)。次に、SiOF膜25に
対して撥水性を低下させる、または親水性を向上させる
表面処理をする。例えば、酸化性ガスによるプラズマ処
理や、親水性を向上させるイオン種によるイオン注入を
する。次に、表面処理されたSiOF膜25上にO3/T
EOS膜(CVD膜)26を形成する。
好で埋め込み特性が良好な低誘電率の層間絶縁膜を良好
に形成し得る半導体装置の層間絶縁膜の形成方法を提供
する。 【構成】TEOSにフッ素源としてC2F6やNF3を添
加して半導体装置の段差基体24上にSiOF膜(CV
D膜)25を形成する(B)。次に、SiOF膜25に
対して撥水性を低下させる、または親水性を向上させる
表面処理をする。例えば、酸化性ガスによるプラズマ処
理や、親水性を向上させるイオン種によるイオン注入を
する。次に、表面処理されたSiOF膜25上にO3/T
EOS膜(CVD膜)26を形成する。
Description
【0001】
【産業上の利用分野】この発明は、半導体装置の層間絶
縁膜の形成方法に関し、特に段差基体の埋め込み特性に
優れた低誘電率層間絶縁膜の形成方法に関する。
縁膜の形成方法に関し、特に段差基体の埋め込み特性に
優れた低誘電率層間絶縁膜の形成方法に関する。
【0002】
【従来の技術】半導体装置の製造に際して、デバイスル
ールの微細化が進行する中で、デバイスの動作速度は配
線の寄生抵抗や寄生容量で支配されるようになってきて
いる。デバイスの高速化のためには、層間絶縁膜の低誘
電率化検討の必要性が高まっている。
ールの微細化が進行する中で、デバイスの動作速度は配
線の寄生抵抗や寄生容量で支配されるようになってきて
いる。デバイスの高速化のためには、層間絶縁膜の低誘
電率化検討の必要性が高まっている。
【0003】従来、低誘電率の層間絶縁膜の形成方法と
しては、化学式(C2H5O)4Siで示されるテトラエト
キシシラン、別名TEOS(テトラエチルオルソシラ
ン)にフッ素源としてのC2F6あるいはNF3を添加し
てSiOF膜(フッ素含有酸化シリコン膜)を形成する
方法が提案されている。
しては、化学式(C2H5O)4Siで示されるテトラエト
キシシラン、別名TEOS(テトラエチルオルソシラ
ン)にフッ素源としてのC2F6あるいはNF3を添加し
てSiOF膜(フッ素含有酸化シリコン膜)を形成する
方法が提案されている。
【0004】特にTEOSにNF3を添加してSiOF膜
を形成する方法は、第40回応用物理学関係連合講演会
予稿集、1a−ZV−9の「プラズマCVD法による低
誘電率SiO2膜形成と構造解析」に記載されている。こ
の方法ではフッ素の含有量の増加に伴って誘電率が低減
していくが、膜質の劣化に伴う吸湿性の著しい劣化が発
生する。
を形成する方法は、第40回応用物理学関係連合講演会
予稿集、1a−ZV−9の「プラズマCVD法による低
誘電率SiO2膜形成と構造解析」に記載されている。こ
の方法ではフッ素の含有量の増加に伴って誘電率が低減
していくが、膜質の劣化に伴う吸湿性の著しい劣化が発
生する。
【0005】これに対して膜質の安定化を目的にしてフ
ッ素が原料ガス構造中に含有するSiF4/O2系ガスを
用いてSiOF膜を形成する方法が提案されている。こ
れについては上述の予稿集、31p−ZV−1の「EC
RプラズマCVDによる低誘電率SiO2膜の形成」に記
載されている。
ッ素が原料ガス構造中に含有するSiF4/O2系ガスを
用いてSiOF膜を形成する方法が提案されている。こ
れについては上述の予稿集、31p−ZV−1の「EC
RプラズマCVDによる低誘電率SiO2膜の形成」に記
載されている。
【0006】
【発明が解決しようとする課題】しかし、フッ素が原料
ガス構造中に含有するSiF4/O2系ガスを用いてSiO
F膜を形成する場合には、比較的難分解性のガスを用い
ているために高密度プラズマCVD、例えばECRプラ
ズマCVDを用いて成膜する必要があり、新規のプラズ
マCVD装置が必要となる。
ガス構造中に含有するSiF4/O2系ガスを用いてSiO
F膜を形成する場合には、比較的難分解性のガスを用い
ているために高密度プラズマCVD、例えばECRプラ
ズマCVDを用いて成膜する必要があり、新規のプラズ
マCVD装置が必要となる。
【0007】また、C2F6等をTEOSに添加して形成
されるSiOF膜に代表される低誘電率の層間絶縁膜は
基体段差に対する埋め込み特性の改善が行なわれるが、
高さと幅の比(アスペクト比)の大きな段差に適合させ
る場合には、更に埋め込み特性が良好なO3/TEOS
膜との積層構造が考えられる。
されるSiOF膜に代表される低誘電率の層間絶縁膜は
基体段差に対する埋め込み特性の改善が行なわれるが、
高さと幅の比(アスペクト比)の大きな段差に適合させ
る場合には、更に埋め込み特性が良好なO3/TEOS
膜との積層構造が考えられる。
【0008】しかし、SiOF膜上にO3/TEOS膜を
形成する場合には、O3/TEOSSiO膜の成膜反応が
表面反応律速であることから、表面フッ素濃度の高いS
iOF膜上では成膜速度が著しく低下する。この成膜速
度の著しい低下は、SiOF膜上では表面のフッ素の撥
水性のため成膜種の吸着が阻害されることが原因と考え
られる。
形成する場合には、O3/TEOSSiO膜の成膜反応が
表面反応律速であることから、表面フッ素濃度の高いS
iOF膜上では成膜速度が著しく低下する。この成膜速
度の著しい低下は、SiOF膜上では表面のフッ素の撥
水性のため成膜種の吸着が阻害されることが原因と考え
られる。
【0009】そこで、以上のことから、この発明では、
新規装置を使用せずに成膜でき、また膜質が良好で埋め
込み特性が良好な低誘電率の層間絶縁膜を良好に形成し
得る半導体装置の層間絶縁膜の形成方法を提供すること
を目的とする。
新規装置を使用せずに成膜でき、また膜質が良好で埋め
込み特性が良好な低誘電率の層間絶縁膜を良好に形成し
得る半導体装置の層間絶縁膜の形成方法を提供すること
を目的とする。
【0010】
【課題を解決するための手段】請求項1の発明は、半導
体装置の段差基体上に層間絶縁膜を形成する方法であっ
て、段差基体上にSiOF膜を形成する工程と、SiOF
膜に対して撥水性を低下させる、または親水性を向上さ
せる表面処理をする工程と、得られたSiOF膜上にオ
ゾン/TEOS膜を形成する工程を有するものである。
体装置の段差基体上に層間絶縁膜を形成する方法であっ
て、段差基体上にSiOF膜を形成する工程と、SiOF
膜に対して撥水性を低下させる、または親水性を向上さ
せる表面処理をする工程と、得られたSiOF膜上にオ
ゾン/TEOS膜を形成する工程を有するものである。
【0011】請求項2の発明は、請求項1の発明におい
て、SiOF膜はTEOSにフッ素源を添加して形成す
るものである。
て、SiOF膜はTEOSにフッ素源を添加して形成す
るものである。
【0012】請求項3の発明は、請求項1又は請求項2
の発明において、SiOF膜の表面処理として酸化性ガ
スによるプラズマ処理を行うものである。
の発明において、SiOF膜の表面処理として酸化性ガ
スによるプラズマ処理を行うものである。
【0013】請求項4の発明は、請求項3の発明におい
て、酸化性ガスとして酸素、亜酸化窒素、オゾン、過酸
化水素のいずれかを用いるものである。
て、酸化性ガスとして酸素、亜酸化窒素、オゾン、過酸
化水素のいずれかを用いるものである。
【0014】請求項5の発明は、請求項1又は請求項2
の発明において、SiOF膜の表面処理として親水性を
向上させるイオン種によるイオン注入を行うものであ
る。
の発明において、SiOF膜の表面処理として親水性を
向上させるイオン種によるイオン注入を行うものであ
る。
【0015】請求項6の発明は、請求項5の発明におい
て、イオン種として酸素、窒素のいずれかを用いるもの
である。
て、イオン種として酸素、窒素のいずれかを用いるもの
である。
【0016】
【作用】請求項1の発明においては、SiOF膜上にO3
/TEOS膜を形成して積層構造とするため、埋め込み
特性の良好な層間絶縁膜を得ることが可能となる。ま
た、SiOF膜に対して撥水性を低下させる、または親
水性を向上させる表面処理をした後に、SiOF膜上に
O3/TEOS膜を形成するため、SiOF膜上でのO3
/TEOS膜の成膜速度の低下を抑制でき、層間絶縁膜
を良好に形成することが可能となる。
/TEOS膜を形成して積層構造とするため、埋め込み
特性の良好な層間絶縁膜を得ることが可能となる。ま
た、SiOF膜に対して撥水性を低下させる、または親
水性を向上させる表面処理をした後に、SiOF膜上に
O3/TEOS膜を形成するため、SiOF膜上でのO3
/TEOS膜の成膜速度の低下を抑制でき、層間絶縁膜
を良好に形成することが可能となる。
【0017】請求項2の発明においては、SiOF膜は
TEOSにフッ素源、例えばC2F6,NF3等を添加し
て形成するものであり、高密度プラズマCVD装置等を
必要とせず、従来装置を用いて層間絶縁膜を形成するこ
とが可能となる。この場合、SiOF膜の単層構造でな
く、O3/TEOS膜との積層構造としているため、Si
OF膜の単層構造であるときのような膜質の劣化を抑制
でき、膜質の良好な層間絶縁膜を得ることが可能とな
る。
TEOSにフッ素源、例えばC2F6,NF3等を添加し
て形成するものであり、高密度プラズマCVD装置等を
必要とせず、従来装置を用いて層間絶縁膜を形成するこ
とが可能となる。この場合、SiOF膜の単層構造でな
く、O3/TEOS膜との積層構造としているため、Si
OF膜の単層構造であるときのような膜質の劣化を抑制
でき、膜質の良好な層間絶縁膜を得ることが可能とな
る。
【0018】請求項3および請求項4の発明において
は、SiOF膜に対して酸化性ガス(例えば、酸素、亜
酸化窒素、オゾン、過酸化水素等)によるプラズマ処理
によって表面処理するため、SiOF膜の成膜種の吸着
を阻害する表面フッ素を再酸化して効果的に除去でき
る。これにより、SiOF膜の表面層の撥水性が低下し
て成膜種の吸着能が向上し、成膜速度の低下を抑制で
き、層間絶縁膜を良好に形成することが可能となる。
は、SiOF膜に対して酸化性ガス(例えば、酸素、亜
酸化窒素、オゾン、過酸化水素等)によるプラズマ処理
によって表面処理するため、SiOF膜の成膜種の吸着
を阻害する表面フッ素を再酸化して効果的に除去でき
る。これにより、SiOF膜の表面層の撥水性が低下し
て成膜種の吸着能が向上し、成膜速度の低下を抑制で
き、層間絶縁膜を良好に形成することが可能となる。
【0019】請求項5及び請求項6の発明においては、
SiOF膜に対して親水性を向上させるイオン種(例え
ば、酸素、窒素等)によるイオン注入を行なって表面処
理するため、SiOF膜の表面の酸素濃度が増加して親
水性が向上する。これにより、成膜種の吸着能が向上
し、成膜速度の低下を抑制でき、層間絶縁膜を良好に形
成することが可能となる。
SiOF膜に対して親水性を向上させるイオン種(例え
ば、酸素、窒素等)によるイオン注入を行なって表面処
理するため、SiOF膜の表面の酸素濃度が増加して親
水性が向上する。これにより、成膜種の吸着能が向上
し、成膜速度の低下を抑制でき、層間絶縁膜を良好に形
成することが可能となる。
【0020】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【0021】まず、実施例の層間絶縁膜の形成方法の説
明に先立って、本発明方法を実施するために使用した平
行平板型CVD装置の概要を図1を参照しながら説明す
る。
明に先立って、本発明方法を実施するために使用した平
行平板型CVD装置の概要を図1を参照しながら説明す
る。
【0022】図1において、基板1は基板支持台を兼用
する下部電極2aの上に配置される。この下部電極2a
は接地される。また、2bは下部電極2aの上方に対向
して配された上部電極2bであり、この上部電極2bに
はRF電圧(高周波電圧)が印加される。これら下部電
極2aおよび上部電極2bによって平行平板電極が構成
される。なお、上部電極2bには多数の穴が全面に略均
一に設けられ、シャワー電極を構成している。
する下部電極2aの上に配置される。この下部電極2a
は接地される。また、2bは下部電極2aの上方に対向
して配された上部電極2bであり、この上部電極2bに
はRF電圧(高周波電圧)が印加される。これら下部電
極2aおよび上部電極2bによって平行平板電極が構成
される。なお、上部電極2bには多数の穴が全面に略均
一に設けられ、シャワー電極を構成している。
【0023】また、下部電極2aは、内蔵されたヒータ
及び冷却装置5により昇降温されており、膜質の劣化が
ない限りできるだけ低温とされる。成膜用ガス8はチャ
ンバー9に連通する導入管10よりAの方向に導入され
る。反応室11内へのガスの導入はシャワー電極として
の上部電極2bの穴から行い、反応室11の内部に均一
にガスを分散できるようにガスの導入管10の近くにガ
ス分散板15が設けられている。
及び冷却装置5により昇降温されており、膜質の劣化が
ない限りできるだけ低温とされる。成膜用ガス8はチャ
ンバー9に連通する導入管10よりAの方向に導入され
る。反応室11内へのガスの導入はシャワー電極として
の上部電極2bの穴から行い、反応室11の内部に均一
にガスを分散できるようにガスの導入管10の近くにガ
ス分散板15が設けられている。
【0024】(実施例1)この実施例は、半導体集積回
路製造の際に、段差を有する半導体シリコン基体(以下
段差基体)上に層間絶縁膜を形成する場合で、特にこの
層間絶縁膜の第1層目のSiOF膜の表面処理方法とし
てプラズマ処理を行ったものである。
路製造の際に、段差を有する半導体シリコン基体(以下
段差基体)上に層間絶縁膜を形成する場合で、特にこの
層間絶縁膜の第1層目のSiOF膜の表面処理方法とし
てプラズマ処理を行ったものである。
【0025】まず図2Aに示したように、Si等からな
る半導体基板21上にSiO2等からなる層間絶縁膜22
を形成し、更にその上にAl配線層23を形成する。こ
のようにして段差基体24を形成する。
る半導体基板21上にSiO2等からなる層間絶縁膜22
を形成し、更にその上にAl配線層23を形成する。こ
のようにして段差基体24を形成する。
【0026】次に、図2Bに示すようにAl配線層23
及び層間絶縁膜22上に全面に以下の条件で、SiOF
膜(CVD膜)25を形成した。
及び層間絶縁膜22上に全面に以下の条件で、SiOF
膜(CVD膜)25を形成した。
【0027】SiOF膜の形成条件 (C2H5O)4Siガス流量:200sccm C2F6 :200sccm 圧力 :1200Pa 基板温度 :400℃
【0028】次に、上記方法によって得られたSiOF
膜25に対して以下の条件で表面処理(プラズマ処理)
を行った。
膜25に対して以下の条件で表面処理(プラズマ処理)
を行った。
【0029】表面処理条件 O2 :500sccm 圧力 :1200Pa 基板温度 :400℃
【0030】この実施例では酸素を用いたが、その他の
酸化性ガス、例えば亜酸化窒素(N 2O)、オゾン
(O3)、過酸化水素(H2O2)等を用いたプラズマ処
理でも可能である。
酸化性ガス、例えば亜酸化窒素(N 2O)、オゾン
(O3)、過酸化水素(H2O2)等を用いたプラズマ処
理でも可能である。
【0031】次に、図2Cに示したように通常の方法に
よりSiOF膜25上に常圧O3/TEOS膜(CVD
膜)26を以下の条件で成膜した。O3/TEOS膜は
常圧で成膜すると膜質が良好である。しかしながら、O
3の量を増大すると減圧でも可能である。
よりSiOF膜25上に常圧O3/TEOS膜(CVD
膜)26を以下の条件で成膜した。O3/TEOS膜は
常圧で成膜すると膜質が良好である。しかしながら、O
3の量を増大すると減圧でも可能である。
【0032】常圧O3/TEOS膜の形成条件 (C2H5O)4Siガス流量 :500sccm O3 :500sccm 基板温度 :400℃
【0033】その後、上記工程により得られたSiOF
膜をフォーミングガス中でアニールした後に、塩酸(H
Cl)による腐食試験を行った。この腐食試験条件は下
記に示す通りである。その結果、Al配線の腐食は見ら
れず、層間絶縁膜の膜質は良好であることがわかった。
膜をフォーミングガス中でアニールした後に、塩酸(H
Cl)による腐食試験を行った。この腐食試験条件は下
記に示す通りである。その結果、Al配線の腐食は見ら
れず、層間絶縁膜の膜質は良好であることがわかった。
【0034】アニール条件 フォーミングガス流量:8リットル/分 (N2希釈3%H2) アニール時間 :60分 圧力 :大気圧 アニール温度 :400℃
【0035】腐食試験条件 塩酸濃度 :5% 試験時間 :5分 溶液温度 :25℃
【0036】(実施例2)この実施例は、半導体集積回
路製造の際に、段差を有する半導体シリコン基体(段差
基体)上に絶縁膜を形成する場合で、特に表面処理方法
として酸素イオンを用いてイオン注入した場合である。
すなわち、実施例1と同様に、Al配線層23及び層間
絶縁膜22上に全面に以下の条件で、SiOF膜(CV
D膜)25を形成した(図2B参照)。
路製造の際に、段差を有する半導体シリコン基体(段差
基体)上に絶縁膜を形成する場合で、特に表面処理方法
として酸素イオンを用いてイオン注入した場合である。
すなわち、実施例1と同様に、Al配線層23及び層間
絶縁膜22上に全面に以下の条件で、SiOF膜(CV
D膜)25を形成した(図2B参照)。
【0037】SiOF膜の形成条件 (C2H5O)4Si :300sccm NF3 :100sccm 圧力 :1200Pa 基板温度 :400℃
【0038】次に、上記方法により得られたSiOF膜
25に対して以下の条件で表面処理(イオン注入)を行
った。
25に対して以下の条件で表面処理(イオン注入)を行
った。
【0039】表面処理条件 イオン種 :O2 加速電圧 :10kev 注入量 :5×1020[/cm3]
【0040】この実施例では酸素イオンをイオン注入の
イオン種として用いたが、SiOF膜表面を親水性とす
る窒素(N2)をイオン種とすることもできる。
イオン種として用いたが、SiOF膜表面を親水性とす
る窒素(N2)をイオン種とすることもできる。
【0041】次に、図2Cに示したように通常の方法に
よりSiOF膜25上に常圧オゾン/TEOS膜(CV
D膜)26を以下の条件で成膜した。
よりSiOF膜25上に常圧オゾン/TEOS膜(CV
D膜)26を以下の条件で成膜した。
【0042】常圧オゾン/TEOS膜の形成条件 (C2H5O)4Siガス流量 :500sccm O3 :500sccm 基板温度 :400℃
【0043】その後、上記工程により得られたSiOF
膜をフォーミングガス中でアニールした後に、塩酸HC
lによる腐食試験を行った。この腐食試験条件は下記に
示す通りである。その結果、Al配線の腐食は見られ
ず、層間絶縁膜の膜質は良好であることがわかった。
膜をフォーミングガス中でアニールした後に、塩酸HC
lによる腐食試験を行った。この腐食試験条件は下記に
示す通りである。その結果、Al配線の腐食は見られ
ず、層間絶縁膜の膜質は良好であることがわかった。
【0044】アニール条件 フォーミングガス流量:8リットル/分 (N2希釈3%H2) アニール時間 :60分 圧力 :大気圧 アニール温度 :400℃
【0045】腐食試験条件 塩酸濃度:5% 試験時間:5分 溶液温度:25℃
【0046】
【発明の効果】以上説明したように、請求項1の発明に
よれば、SiOF膜上にO3/TEOS膜を形成して積層
構造とするため、埋め込み特性の良好な層間絶縁膜を得
ることができる。また、SiOF膜に対して撥水性を低
下させる、または親水性を向上させる表面処理をした後
に、SiOF膜上にO3/TEOS膜を形成するため、S
iOF膜上でのO3/TEOS膜の成膜速度の低下を抑制
でき、層間絶縁膜を良好に形成することができる。
よれば、SiOF膜上にO3/TEOS膜を形成して積層
構造とするため、埋め込み特性の良好な層間絶縁膜を得
ることができる。また、SiOF膜に対して撥水性を低
下させる、または親水性を向上させる表面処理をした後
に、SiOF膜上にO3/TEOS膜を形成するため、S
iOF膜上でのO3/TEOS膜の成膜速度の低下を抑制
でき、層間絶縁膜を良好に形成することができる。
【0047】請求項2の発明によれば、SiOF膜はT
EOSにフッ素源、例えばC2F6,NF3等を添加して
形成するものであり、高密度プラズマCVD装置等を必
要とせず、従来装置を用いて層間絶縁膜を形成すること
ができる。この場合、SiOF膜の単層構造でなく、O3
/TEOS膜との積層構造としているため、SiOF膜
の単層構造であるときのような膜質の劣化を抑制でき、
膜質の良好な層間絶縁膜を得ることができる。
EOSにフッ素源、例えばC2F6,NF3等を添加して
形成するものであり、高密度プラズマCVD装置等を必
要とせず、従来装置を用いて層間絶縁膜を形成すること
ができる。この場合、SiOF膜の単層構造でなく、O3
/TEOS膜との積層構造としているため、SiOF膜
の単層構造であるときのような膜質の劣化を抑制でき、
膜質の良好な層間絶縁膜を得ることができる。
【0048】請求項3および請求項4の発明によれば、
SiOF膜に対して酸化性ガス(例えば、酸素、亜酸化
窒素、オゾン、過酸化水素等)によるプラズマ処理によ
って表面処理するため、SiOF膜の成膜種の吸着を阻
害する表面フッ素を再酸化して効果的に除去できる。こ
れにより、SiOF膜の表面層の撥水性が低下して成膜
種の吸着能が向上し、成膜速度の低下を抑制でき、層間
絶縁膜を良好に形成することができる。
SiOF膜に対して酸化性ガス(例えば、酸素、亜酸化
窒素、オゾン、過酸化水素等)によるプラズマ処理によ
って表面処理するため、SiOF膜の成膜種の吸着を阻
害する表面フッ素を再酸化して効果的に除去できる。こ
れにより、SiOF膜の表面層の撥水性が低下して成膜
種の吸着能が向上し、成膜速度の低下を抑制でき、層間
絶縁膜を良好に形成することができる。
【0049】請求項5及び請求項6の発明によれば、S
iOF膜に対して親水性を向上させるイオン種(例え
ば、酸素、窒素等)によるイオン注入を行なって表面処
理するため、SiOF膜の表面の酸素濃度が増加して親
水性が向上する。これにより、成膜種の吸着能が向上
し、成膜速度の低下を抑制でき、層間絶縁膜を良好に形
成することができる。
iOF膜に対して親水性を向上させるイオン種(例え
ば、酸素、窒素等)によるイオン注入を行なって表面処
理するため、SiOF膜の表面の酸素濃度が増加して親
水性が向上する。これにより、成膜種の吸着能が向上
し、成膜速度の低下を抑制でき、層間絶縁膜を良好に形
成することができる。
【図1】実施例の層間絶縁膜を形成するためのCVD装
置の概略構成図である。
置の概略構成図である。
【図2】実施例1及び実施例2を説明するための工程図
である。
である。
1 基板 2a 下部電極(基板支持台) 2b 上部電極 5 ヒータ及び冷却装置 8 成膜用ガス 9 チャンバー 10 導入管 11 反応室 21 半導体基板 22 層間絶縁膜 23 Al配線層 24 段差基体 25 層間絶縁膜 26 層間絶縁膜
Claims (6)
- 【請求項1】 半導体装置の段差基体上に層間絶縁膜を
形成する方法において、 上記段差基体上にSiOF膜を形成する工程と、 上記SiOF膜に対して撥水性を低下させる、または親
水性を向上させる表面処理をする工程と、 表面処理された上記SiOF膜上にO3/TEOS膜を形
成する工程を有することを特徴とする半導体装置の層間
絶縁膜形成方法。 - 【請求項2】 上記SiOF膜はTEOSにフッ素源を
添加して形成することを特徴とする請求項1に記載の半
導体装置の層間絶縁膜形成方法。 - 【請求項3】 上記SiOF膜表面の表面処理として酸
化性ガスによるプラズマ処理を行うことを特徴とする請
求項1又は請求項2に記載の半導体装置の層間絶縁膜形
成方法。 - 【請求項4】 上記酸化性ガスとして酸素、亜酸化窒
素、オゾン、過酸化水素のいずれかを用いることを特徴
とする請求項3に記載の半導体装置の層間絶縁膜形成方
法。 - 【請求項5】 上記SiOF膜表面の表面処理として親
水性を向上させるイオン種によるイオン注入を行うこと
を特徴とする請求項1又は請求項2に記載の半導体装置
の層間絶縁膜形成方法。 - 【請求項6】 上記イオン種として酸素、窒素のいずれ
かを用いることを特徴とする請求項5に記載の半導体装
置の層間絶縁膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1004395A JPH08203890A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の層間絶縁膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1004395A JPH08203890A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の層間絶縁膜形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08203890A true JPH08203890A (ja) | 1996-08-09 |
Family
ID=11739377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1004395A Pending JPH08203890A (ja) | 1995-01-25 | 1995-01-25 | 半導体装置の層間絶縁膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08203890A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107214A (en) * | 1997-04-17 | 2000-08-22 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6281584B1 (en) * | 1998-12-02 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces |
US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
JP2010249501A (ja) * | 2009-04-17 | 2010-11-04 | General Electric Co <Ge> | 表面処理基材を備えた熱交換器 |
-
1995
- 1995-01-25 JP JP1004395A patent/JPH08203890A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107214A (en) * | 1997-04-17 | 2000-08-22 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6251807B1 (en) | 1997-04-17 | 2001-06-26 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-teos silicate glass layers |
US6297175B1 (en) | 1997-04-17 | 2001-10-02 | Micron Technology Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6458721B2 (en) | 1997-04-17 | 2002-10-01 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6576570B2 (en) | 1997-04-17 | 2003-06-10 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-teos silicate glass layers |
US6784122B2 (en) | 1997-04-17 | 2004-08-31 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6815374B2 (en) | 1997-04-17 | 2004-11-09 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US7101815B2 (en) | 1997-04-17 | 2006-09-05 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
US6281584B1 (en) * | 1998-12-02 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces |
US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
US7074625B2 (en) | 1999-06-17 | 2006-07-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2010249501A (ja) * | 2009-04-17 | 2010-11-04 | General Electric Co <Ge> | 表面処理基材を備えた熱交換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7718553B2 (en) | Method for forming insulation film having high density | |
US5840631A (en) | Method of manufacturing semiconductor device | |
US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
US6355519B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR20010064414A (ko) | 반도체장치의 TaON 게이트절연막 형성방법 | |
JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
JPH04360533A (ja) | 化学気相成長法 | |
KR19990013556A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100489456B1 (ko) | 반도체장치및그제조방법 | |
JPH10335322A (ja) | 絶縁膜の形成方法 | |
JP3532830B2 (ja) | 半導体装置及びその製造方法 | |
US6303519B1 (en) | Method of making low K fluorinated silicon oxide | |
KR20040076697A (ko) | 고밀도 플라즈마 화학기상증착 공정 | |
KR100214073B1 (ko) | 비피에스지막 형성방법 | |
JP2004200626A (ja) | 半導体装置及びその製造方法 | |
US5935649A (en) | Method for manufacturing SiOF films | |
JPH08203890A (ja) | 半導体装置の層間絶縁膜形成方法 | |
US6169023B1 (en) | Method for making semiconductor device | |
KR0172031B1 (ko) | 반도체장치의 층간 절연막 형성방법 | |
JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
JP3440714B2 (ja) | シリコン化合物系絶縁膜の成膜方法 | |
TW200419704A (en) | Method of manufacturing semiconductor device | |
JPH06112192A (ja) | 半導体装置の製造方法 | |
JPH05129280A (ja) | 半導体装置の製造方法 | |
JPH06216122A (ja) | 半導体装置の製造方法 |