JPH08203894A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203894A JPH08203894A JP1220095A JP1220095A JPH08203894A JP H08203894 A JPH08203894 A JP H08203894A JP 1220095 A JP1220095 A JP 1220095A JP 1220095 A JP1220095 A JP 1220095A JP H08203894 A JPH08203894 A JP H08203894A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ultraviolet irradiation
- sin
- sin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 段差を有する基体表面上に最終保護膜等とし
てＰ−ＳｉＮ膜を形成するに際して、形成するＰ−Ｓｉ
Ｎ膜を、その膜組成や半導体素子に対するダメージを与
えることなく低応力化することのできる、半導体装置の
製造方法を提供する。 【構成】 半導体素子部を形成した基体５１の段差を有
する表面上に、層間絶縁膜あるいは最終保護膜を形成す
る半導体装置の製造方法である。保護膜として、シラン
系化合物と窒素または窒素化合物とを原料とするプラズ
マＣＶＤ法によりＳｉＮ膜５４を形成し、その後、形成
したＳｉＮ膜５４に紫外線照射処理を施す。ＳｉＮ膜の
形成とこのＳｉＮ膜への紫外線照射処理とを、複数回繰
り返してもよい。
てＰ−ＳｉＮ膜を形成するに際して、形成するＰ−Ｓｉ
Ｎ膜を、その膜組成や半導体素子に対するダメージを与
えることなく低応力化することのできる、半導体装置の
製造方法を提供する。 【構成】 半導体素子部を形成した基体５１の段差を有
する表面上に、層間絶縁膜あるいは最終保護膜を形成す
る半導体装置の製造方法である。保護膜として、シラン
系化合物と窒素または窒素化合物とを原料とするプラズ
マＣＶＤ法によりＳｉＮ膜５４を形成し、その後、形成
したＳｉＮ膜５４に紫外線照射処理を施す。ＳｉＮ膜の
形成とこのＳｉＮ膜への紫外線照射処理とを、複数回繰
り返してもよい。
Description
【０００１】
【産業上の利用分野】本発明は、例えばパッシベーショ
ン膜となる最終保護膜などを、低応力化することのでき
る半導体装置の製造方法に関する。
ン膜となる最終保護膜などを、低応力化することのでき
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置のプロセスにおいて、例えば
段差を有する基体表面上にパッシベーション膜となる最
終保護膜を製造するに際しては、通常、Ａｌ配線等にダ
メージを与えないように低温による成膜法が採用され
る。このような低温による成膜法としては、一般にＳｉ
Ｈ4 ＋ＮＨ3 、あるいはＳｉＨ4 ＋Ｎ2 を原料としたプ
ラズマＣＶＤ法が用いられ、これによりＳｉＮ膜が形成
されている。
段差を有する基体表面上にパッシベーション膜となる最
終保護膜を製造するに際しては、通常、Ａｌ配線等にダ
メージを与えないように低温による成膜法が採用され
る。このような低温による成膜法としては、一般にＳｉ
Ｈ4 ＋ＮＨ3 、あるいはＳｉＨ4 ＋Ｎ2 を原料としたプ
ラズマＣＶＤ法が用いられ、これによりＳｉＮ膜が形成
されている。
【０００３】ところで、近年ではＬＳＩから超ＬＳＩに
移行するに伴って高集積化が一層進み、例えばその配線
も益々微細化していることから、最終保護膜等の形成に
起因してストレスマイグレーションなどにより配線の信
頼性が低下することが懸念されている。このような微細
化した配線の信頼性の低下を防止するべく、最終保護膜
等となるプラズマＳｉＮ膜（以下、Ｐ−ＳｉＮ膜と略称
する）の応力を制御する方法として、従来、ＣＶＤ装置
のＲＦパワーを変えることによってＰ−ＳｉＮ膜の応力
をコントロールする技術が提案されている。
移行するに伴って高集積化が一層進み、例えばその配線
も益々微細化していることから、最終保護膜等の形成に
起因してストレスマイグレーションなどにより配線の信
頼性が低下することが懸念されている。このような微細
化した配線の信頼性の低下を防止するべく、最終保護膜
等となるプラズマＳｉＮ膜（以下、Ｐ−ＳｉＮ膜と略称
する）の応力を制御する方法として、従来、ＣＶＤ装置
のＲＦパワーを変えることによってＰ−ＳｉＮ膜の応力
をコントロールする技術が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前述の
ＲＦパワーを変える技術では、実際には得られるＰ−Ｓ
ｉＮ膜の組成を変えることによってその応力をコントロ
ールしていることから、該Ｐ−ＳｉＮ膜にダメージが入
るなどといった新たな問題が生じている。したがって、
膜組成や半導体素子に対するダメージを与えることな
く、最終保護膜やさらには層間膜を低応力化することの
できる技術の提供が望まれているのである。
ＲＦパワーを変える技術では、実際には得られるＰ−Ｓ
ｉＮ膜の組成を変えることによってその応力をコントロ
ールしていることから、該Ｐ−ＳｉＮ膜にダメージが入
るなどといった新たな問題が生じている。したがって、
膜組成や半導体素子に対するダメージを与えることな
く、最終保護膜やさらには層間膜を低応力化することの
できる技術の提供が望まれているのである。
【０００５】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、段差を有する基体表面上
に最終保護膜等としてＰ−ＳｉＮ膜を形成するに際し
て、形成するＰ−ＳｉＮ膜を、その膜組成や半導体素子
に対するダメージを与えることなく低応力化することの
できる、半導体装置の製造方法を提供することにある。
で、その目的とするところは、段差を有する基体表面上
に最終保護膜等としてＰ−ＳｉＮ膜を形成するに際し
て、形成するＰ−ＳｉＮ膜を、その膜組成や半導体素子
に対するダメージを与えることなく低応力化することの
できる、半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、半導体素子部を形成した基体の段差を有す
る表面上に層間絶縁膜あるいは最終保護膜を形成するに
際して、前記保護膜として、シラン系化合物と窒素また
は窒素化合物とを原料とするプラズマＣＶＤ法によりＳ
ｉＮ膜を形成し、その後、形成したＳｉＮ膜に紫外線照
射処理を施すことを前記課題の解決手段とした。なお、
前記ＳｉＮ膜の形成と該ＳｉＮ膜への紫外線照射処理と
については、これらを複数回繰り返すことが好ましい。
造方法では、半導体素子部を形成した基体の段差を有す
る表面上に層間絶縁膜あるいは最終保護膜を形成するに
際して、前記保護膜として、シラン系化合物と窒素また
は窒素化合物とを原料とするプラズマＣＶＤ法によりＳ
ｉＮ膜を形成し、その後、形成したＳｉＮ膜に紫外線照
射処理を施すことを前記課題の解決手段とした。なお、
前記ＳｉＮ膜の形成と該ＳｉＮ膜への紫外線照射処理と
については、これらを複数回繰り返すことが好ましい。
【０００７】
【作用】本発明の半導体装置の製造方法によれば、低温
成膜が可能なプラズマＣＶＤ法によりＳｉＮ膜を形成
し、その後、形成したＳｉＮ膜に紫外線照射処理を行う
ので、そのメカニズムは明らかではないものの、後述す
る実験結果に示すように紫外線照射処理後のＳｉＮ膜の
応力が低下する。また、ＳｉＮ膜の形成と該ＳｉＮ膜へ
の紫外線照射処理とを繰り返せば、最終的に得られるＳ
ｉＮ膜をより均一に低応力化することが可能になる。
成膜が可能なプラズマＣＶＤ法によりＳｉＮ膜を形成
し、その後、形成したＳｉＮ膜に紫外線照射処理を行う
ので、そのメカニズムは明らかではないものの、後述す
る実験結果に示すように紫外線照射処理後のＳｉＮ膜の
応力が低下する。また、ＳｉＮ膜の形成と該ＳｉＮ膜へ
の紫外線照射処理とを繰り返せば、最終的に得られるＳ
ｉＮ膜をより均一に低応力化することが可能になる。
【０００８】
【実施例】以下、本発明の半導体装置の製造方法を実施
例により詳しく説明する。まず、本発明の製造方法の説
明に先立ち、本発明に好適に用いられるプラズマＣＶＤ
装置、および紫外線照射装置について図２、図３を参照
して説明する。図２はプラズマＣＶＤ装置を示す図であ
り、図２において符号１はプラズマＣＶＤ装置（以下、
ＣＶＤ装置と略称する）である。このＣＶＤ装置１は、
反応室２内に上部電極３と下部電極４とからなる平行平
板電極を有した公知のもので、下部電極４上に被処理体
となる半導体基板（基体）５を載置し、成膜処理を施す
ものである。上部電極３は、シャワー電極となってお
り、その上方には分散板６が配設されている。なお、上
部電極３と下部電極４との間の距離は１０ｍｍとされて
いる。
例により詳しく説明する。まず、本発明の製造方法の説
明に先立ち、本発明に好適に用いられるプラズマＣＶＤ
装置、および紫外線照射装置について図２、図３を参照
して説明する。図２はプラズマＣＶＤ装置を示す図であ
り、図２において符号１はプラズマＣＶＤ装置（以下、
ＣＶＤ装置と略称する）である。このＣＶＤ装置１は、
反応室２内に上部電極３と下部電極４とからなる平行平
板電極を有した公知のもので、下部電極４上に被処理体
となる半導体基板（基体）５を載置し、成膜処理を施す
ものである。上部電極３は、シャワー電極となってお
り、その上方には分散板６が配設されている。なお、上
部電極３と下部電極４との間の距離は１０ｍｍとされて
いる。
【０００９】上部電極３には図示しないＲＦ電源が接続
されており、これによって該上部電極３にはＲＦ電圧が
印加されるようになっている。また、半導体基板５が置
かれる下部電極４にはヒータ７が設けられおり、これに
よって下部電極４は昇温可能になっている。反応室２に
は、前記分散板６の上方に成膜用の原料ガス、およびプ
ラズマ処理用のガスを導入するための導入部８が設けら
れており、これによって成膜用の原料ガス、およびプラ
ズマ処理用のガスは、図示しない配管から反応室２内に
導入されるようになっている。そして、導入部８から反
応室２内に導入された前記ガスは、前記分散板１３を通
過することによって均一に分散され、その状態で上部電
極３に案内される。したがって、上部電極３に案内され
た前記ガスはシャワー状の上部電極３を通過して均一に
反応し、成膜成分となって半導体基板５上に堆積するの
である。
されており、これによって該上部電極３にはＲＦ電圧が
印加されるようになっている。また、半導体基板５が置
かれる下部電極４にはヒータ７が設けられおり、これに
よって下部電極４は昇温可能になっている。反応室２に
は、前記分散板６の上方に成膜用の原料ガス、およびプ
ラズマ処理用のガスを導入するための導入部８が設けら
れており、これによって成膜用の原料ガス、およびプラ
ズマ処理用のガスは、図示しない配管から反応室２内に
導入されるようになっている。そして、導入部８から反
応室２内に導入された前記ガスは、前記分散板１３を通
過することによって均一に分散され、その状態で上部電
極３に案内される。したがって、上部電極３に案内され
た前記ガスはシャワー状の上部電極３を通過して均一に
反応し、成膜成分となって半導体基板５上に堆積するの
である。
【００１０】図３は紫外線照射装置を示す図であり、図
３において符号１０は紫外線照射装置である。この紫外
線照射装置１０は、リソグラフィー技術に用いられる装
置がそのまま適用されたものであり、処理室１１の上部
に多数の紫外線照射ランプ１２…を整列配置し、これら
紫外線照射ランプ１２…の下方に半導体基板５を載置す
るためのサセプタ１３を配設したものである。これら紫
外線照射ランプ１２…とサセプタ１３との間には、処理
室１１内にＮ2 等の不活性ガスを導入するための導入管
１４が処理室１１の側壁に多数設けられており、これに
よって処理室１１内は不活性ガス雰囲気となるように構
成されている。また、サセプタ１３にはその内部にヒー
タ（図示略）が設けられており、これによって半導体基
板５を所望する温度に加熱できるようになっている。
３において符号１０は紫外線照射装置である。この紫外
線照射装置１０は、リソグラフィー技術に用いられる装
置がそのまま適用されたものであり、処理室１１の上部
に多数の紫外線照射ランプ１２…を整列配置し、これら
紫外線照射ランプ１２…の下方に半導体基板５を載置す
るためのサセプタ１３を配設したものである。これら紫
外線照射ランプ１２…とサセプタ１３との間には、処理
室１１内にＮ2 等の不活性ガスを導入するための導入管
１４が処理室１１の側壁に多数設けられており、これに
よって処理室１１内は不活性ガス雰囲気となるように構
成されている。また、サセプタ１３にはその内部にヒー
タ（図示略）が設けられており、これによって半導体基
板５を所望する温度に加熱できるようになっている。
【００１１】次に、本発明の半導体装置の製造方法を、
パッスベーション膜となる最終保護膜の形成に適用した
場合の一実施例について説明する。まず、半導体基板５
として、図１（ａ）に示すようにシリコンウエハからな
る基板５１に半導体素子部（図示略）、酸化シリコン等
からなる層間絶縁膜５２、さらにはＡｌ配線層５３…を
形成して最終保護膜のみを形成するだけのものを用意す
る。ここで、この半導体基板５は、層間絶縁膜５２上に
Ａｌ配線層５３…を形成していることから、その表面に
段差を有したものとなっている。
パッスベーション膜となる最終保護膜の形成に適用した
場合の一実施例について説明する。まず、半導体基板５
として、図１（ａ）に示すようにシリコンウエハからな
る基板５１に半導体素子部（図示略）、酸化シリコン等
からなる層間絶縁膜５２、さらにはＡｌ配線層５３…を
形成して最終保護膜のみを形成するだけのものを用意す
る。ここで、この半導体基板５は、層間絶縁膜５２上に
Ａｌ配線層５３…を形成していることから、その表面に
段差を有したものとなっている。
【００１２】次に、この半導体基板５を、図２に示した
ＣＶＤ装置１の下部電極４上に載置し、シラン系化合物
と窒素または窒素化合物とを原料としてプラズマＣＶＤ
処理を行い、該半導体基板５の表面上、すなわち図１
（ｂ）に示すように配線層５３…および層間絶縁膜５２
上にＰ−ＳｉＮ膜５４を形成する。ここで、原料となる
シラン系化合物としては、モノシラン（ＳｉＨ4 ）が好
適に用いられるが、ジシラン（Ｓｉ2 Ｈ6 ）等を用いる
こともできる。また、窒素化合物としては、アンモニア
（ＮＨ3 ）や亜酸化窒素（Ｎ2 Ｏ）が用いられる。な
お、窒素と窒素化合物については、これらを共に原料ガ
スとして用いることもでき、したがって原料ガスとして
は、例えばＳｉＨ4 ／Ｎ2 、ＳｉＨ4 ／ＮＨ3 、ＳｉＨ
4 ／ＮＨ3 ／Ｎ2 、ＳｉＨ4 ／Ｎ2 Ｏ／Ｎ2 といった各
ガス系が用いられる。
ＣＶＤ装置１の下部電極４上に載置し、シラン系化合物
と窒素または窒素化合物とを原料としてプラズマＣＶＤ
処理を行い、該半導体基板５の表面上、すなわち図１
（ｂ）に示すように配線層５３…および層間絶縁膜５２
上にＰ−ＳｉＮ膜５４を形成する。ここで、原料となる
シラン系化合物としては、モノシラン（ＳｉＨ4 ）が好
適に用いられるが、ジシラン（Ｓｉ2 Ｈ6 ）等を用いる
こともできる。また、窒素化合物としては、アンモニア
（ＮＨ3 ）や亜酸化窒素（Ｎ2 Ｏ）が用いられる。な
お、窒素と窒素化合物については、これらを共に原料ガ
スとして用いることもでき、したがって原料ガスとして
は、例えばＳｉＨ4 ／Ｎ2 、ＳｉＨ4 ／ＮＨ3 、ＳｉＨ
4 ／ＮＨ3 ／Ｎ2 、ＳｉＨ4 ／Ｎ2 Ｏ／Ｎ2 といった各
ガス系が用いられる。
【００１３】また、このような原料ガスを用いたＣＶＤ
処理にあたっては、これに先立って例えばＣＦ4 ガスに
より反応室２内をクリーニングし、その後前記原料ガス
を導入して成膜処理を行う。なお、本実施例において
は、原料ガスとしてＳｉＨ4 ／ＮＨ3 を用い、ＳｉＨ4
の導入量を５０sccm、ＮＨ3 の導入量を１００sccmとし
た。また、反応室２内の圧力を１２００Ｐａとし、下部
電極４を３５０℃に昇温した状態でプラズマＣＶＤ処理
を行い、Ｐ−ＳｉＮ膜を１．２μｍの厚さに堆積形成し
た。
処理にあたっては、これに先立って例えばＣＦ4 ガスに
より反応室２内をクリーニングし、その後前記原料ガス
を導入して成膜処理を行う。なお、本実施例において
は、原料ガスとしてＳｉＨ4 ／ＮＨ3 を用い、ＳｉＨ4
の導入量を５０sccm、ＮＨ3 の導入量を１００sccmとし
た。また、反応室２内の圧力を１２００Ｐａとし、下部
電極４を３５０℃に昇温した状態でプラズマＣＶＤ処理
を行い、Ｐ−ＳｉＮ膜を１．２μｍの厚さに堆積形成し
た。
【００１４】その後、Ｐ−ＳｉＮ膜５４を形成した半導
体基板５を、図３に示した紫外線照射装置１０のサセプ
タ１３上に置き、導入管１４…から不活性ガスを導入し
て処理室１１内を不活性雰囲気にし、その状態で紫外線
照射ランプ１２…から紫外線を照射して図１（ｃ）に示
すように半導体基板５のＰ−ＳｉＮ膜５４に紫外線照射
処理を施す。
体基板５を、図３に示した紫外線照射装置１０のサセプ
タ１３上に置き、導入管１４…から不活性ガスを導入し
て処理室１１内を不活性雰囲気にし、その状態で紫外線
照射ランプ１２…から紫外線を照射して図１（ｃ）に示
すように半導体基板５のＰ−ＳｉＮ膜５４に紫外線照射
処理を施す。
【００１５】紫外線照射の処理条件としては、紫外線照
射のパワーと照射時間、さらには半導体基板５の温度や
被処理部となるＰ−ＳｉＮ膜５４の膜厚によって種々に
異なることから、好適な範囲については特定できないも
のの、例えば紫外線照射ランプ１２…のパワーを１２０
０Ｗとし、半導体基板５の温度を約２５０℃、Ｐ−Ｓｉ
Ｎ膜５４の膜厚を１．２μｍとした場合、照射時間は６
０〜３００秒程度とするのが好ましい。なぜなら、６０
秒未満では紫外線照射による効果、すなわちＰ−ＳｉＮ
膜５４の低応力化の効果が十分に発揮されず、一方３０
０秒を越えても、その効果がさらに高まることが期待で
きないからである。
射のパワーと照射時間、さらには半導体基板５の温度や
被処理部となるＰ−ＳｉＮ膜５４の膜厚によって種々に
異なることから、好適な範囲については特定できないも
のの、例えば紫外線照射ランプ１２…のパワーを１２０
０Ｗとし、半導体基板５の温度を約２５０℃、Ｐ−Ｓｉ
Ｎ膜５４の膜厚を１．２μｍとした場合、照射時間は６
０〜３００秒程度とするのが好ましい。なぜなら、６０
秒未満では紫外線照射による効果、すなわちＰ−ＳｉＮ
膜５４の低応力化の効果が十分に発揮されず、一方３０
０秒を越えても、その効果がさらに高まることが期待で
きないからである。
【００１６】なお、本実施例においては、サセプタ１３
をそのヒータ（図示略）によって２５０℃に昇温し、そ
の上に半導体基板５を置き、さらに紫外線照射ランプ１
２のパワーを１２００Ｗとし、照射時間を９０秒として
紫外線照射処理を行った。このような処理を施して得ら
れたＰ−ＳｉＮ膜の、膜ストレスをＦＳＭによって調べ
たところ、後述する実験例の結果に示すように紫外線照
射処理を行う前に比べ明らかに低くなっていることが分
かり、これにより本発明の製造方法にあっては、低応力
のＰ−ＳｉＮ膜を形成することができることが確認され
た。
をそのヒータ（図示略）によって２５０℃に昇温し、そ
の上に半導体基板５を置き、さらに紫外線照射ランプ１
２のパワーを１２００Ｗとし、照射時間を９０秒として
紫外線照射処理を行った。このような処理を施して得ら
れたＰ−ＳｉＮ膜の、膜ストレスをＦＳＭによって調べ
たところ、後述する実験例の結果に示すように紫外線照
射処理を行う前に比べ明らかに低くなっていることが分
かり、これにより本発明の製造方法にあっては、低応力
のＰ−ＳｉＮ膜を形成することができることが確認され
た。
【００１７】また、前記実施例ではＣＶＤ装置１により
一度の成膜処理でＰ−ＳｉＮ膜５４を形成し、その後、
このＰ−ＳｉＮ膜５４にやはり一度の紫外線照射処理を
施したが、これらの処理を以下の実施例のごとく複数回
ずつ繰り返すようにしてもよい。ＣＶＤ装置１によって
半導体基板５の配線層５３…および層間絶縁膜５２上に
Ｐ−ＳｉＮ膜を０．４μｍ程度の厚さに堆積形成し、次
いで、これに紫外線照射装置１０による紫外線照射処理
を、紫外線照射ランプ１２…のパワーを１２００Ｗとし
て３０秒間施した。そして、処理後のＰ−ＳｉＮ膜上
に、再度ＣＶＤ装置１によって０．４μｍ程度の厚さの
Ｐ−ＳｉＮ膜を堆積形成し、さらにこれに先と同一の条
件で紫外線照射処理を施した。そしてさらに、同様の処
理を順次繰り返し、計三回ずつのＣＶＤ処理、紫外線照
射処理を施すことによって約１．２μｍの膜厚のＰ−Ｓ
ｉＮ膜を得た。このようにして得られたＰ−ＳｉＮ膜の
膜ストレスを、先の実施例と同様にして調べたところ、
先のものの膜ストレスよりさらに低くなっていることが
分かった。
一度の成膜処理でＰ−ＳｉＮ膜５４を形成し、その後、
このＰ−ＳｉＮ膜５４にやはり一度の紫外線照射処理を
施したが、これらの処理を以下の実施例のごとく複数回
ずつ繰り返すようにしてもよい。ＣＶＤ装置１によって
半導体基板５の配線層５３…および層間絶縁膜５２上に
Ｐ−ＳｉＮ膜を０．４μｍ程度の厚さに堆積形成し、次
いで、これに紫外線照射装置１０による紫外線照射処理
を、紫外線照射ランプ１２…のパワーを１２００Ｗとし
て３０秒間施した。そして、処理後のＰ−ＳｉＮ膜上
に、再度ＣＶＤ装置１によって０．４μｍ程度の厚さの
Ｐ−ＳｉＮ膜を堆積形成し、さらにこれに先と同一の条
件で紫外線照射処理を施した。そしてさらに、同様の処
理を順次繰り返し、計三回ずつのＣＶＤ処理、紫外線照
射処理を施すことによって約１．２μｍの膜厚のＰ−Ｓ
ｉＮ膜を得た。このようにして得られたＰ−ＳｉＮ膜の
膜ストレスを、先の実施例と同様にして調べたところ、
先のものの膜ストレスよりさらに低くなっていることが
分かった。
【００１８】（実験例）一度のＣＶＤ処理、紫外線処理
によりＰ−ＳｉＮ膜を形成する先の実施例と同様の処理
を行い、紫外線照射時間のみを３０秒、６０秒、９０
秒、１８０秒と変えて４種類の本発明品を作製した。ま
た、比較のため、紫外線照射処理を施さないＰ−ＳｉＮ
膜も同一のＣＶＤ処理によって形成し、得られた半導体
装置を従来品とした。そして、これら４種の本発明品と
従来品との膜ストレスをそれぞれ測定した。得られた結
果を図４のグラフに示す。ただし、図４において従来品
については、ＵＶ（紫外線）照射時間が０（秒）の位置
に示している。図４から明らかなように、本発明品は従
来品に比べその膜ストレスが低くなっていることが分か
り、しかも紫外線照射時間が長くなるにしたがってその
低下が大きくなることが判明した。
によりＰ−ＳｉＮ膜を形成する先の実施例と同様の処理
を行い、紫外線照射時間のみを３０秒、６０秒、９０
秒、１８０秒と変えて４種類の本発明品を作製した。ま
た、比較のため、紫外線照射処理を施さないＰ−ＳｉＮ
膜も同一のＣＶＤ処理によって形成し、得られた半導体
装置を従来品とした。そして、これら４種の本発明品と
従来品との膜ストレスをそれぞれ測定した。得られた結
果を図４のグラフに示す。ただし、図４において従来品
については、ＵＶ（紫外線）照射時間が０（秒）の位置
に示している。図４から明らかなように、本発明品は従
来品に比べその膜ストレスが低くなっていることが分か
り、しかも紫外線照射時間が長くなるにしたがってその
低下が大きくなることが判明した。
【００１９】なお、前記実施例では、本発明の製造方法
に係る膜形成を最終保護膜に適用したが、本発明はこれ
に限定されることなく、例えば図１中の層間絶縁膜５２
の形成に適用することもできる。また、前記実施例では
紫外線照射処理手段として紫外線照射ランプ１２を用い
たが、他に例えば紫外線照射レーザを用いてもよい。
に係る膜形成を最終保護膜に適用したが、本発明はこれ
に限定されることなく、例えば図１中の層間絶縁膜５２
の形成に適用することもできる。また、前記実施例では
紫外線照射処理手段として紫外線照射ランプ１２を用い
たが、他に例えば紫外線照射レーザを用いてもよい。
【００２０】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、低温成膜が可能なプラズマＣＶＤ法によ
ってＳｉＮ膜を形成し、その後、形成したＳｉＮ膜に紫
外線照射処理を行うものであるから、紫外線照射処理を
行うことによって紫外線照射処理前、すなわち従来の状
態に比べＳｉＮ膜の応力を低下させることができ、した
がってＳｉＮ膜の膜組成を変えたりや半導体素子に対す
るダメージを与えることなく、該ＳｉＮ膜を低応力化す
ることのできる。また、ＳｉＮ膜の形成と該ＳｉＮ膜へ
の紫外線照射処理とを繰り返せば、最終的に得られるＳ
ｉＮ膜をより均一に低応力化することができる。
の製造方法は、低温成膜が可能なプラズマＣＶＤ法によ
ってＳｉＮ膜を形成し、その後、形成したＳｉＮ膜に紫
外線照射処理を行うものであるから、紫外線照射処理を
行うことによって紫外線照射処理前、すなわち従来の状
態に比べＳｉＮ膜の応力を低下させることができ、した
がってＳｉＮ膜の膜組成を変えたりや半導体素子に対す
るダメージを与えることなく、該ＳｉＮ膜を低応力化す
ることのできる。また、ＳｉＮ膜の形成と該ＳｉＮ膜へ
の紫外線照射処理とを繰り返せば、最終的に得られるＳ
ｉＮ膜をより均一に低応力化することができる。
【図１】（ａ）〜（ｃ）は本発明の製造方法を工程順に
説明するための図である。
説明するための図である。
【図２】本発明に好適に用いられるプラズマＣＶＤ装置
の概略構成図である。
の概略構成図である。
【図３】本発明に好適に用いられる紫外線照射装置の概
略構成図である。
略構成図である。
【図４】紫外線照射時間とＰ−ＳｉＮ膜の膜ストレスと
の関係を示すグラフである。
の関係を示すグラフである。
１ プラズマＣＶＤ装置 ５ 半導体基板 １０ 紫外線照射装置 １２ 紫外線照射ランプ ５１ 基板 ５２ 層間絶縁膜 ５３ 配線層 ５４ Ｐ−ＳｉＮ膜
Claims (2)
- 【請求項１】 半導体素子部を形成した基体の段差を有
する表面上に層間絶縁膜あるいは最終保護膜を形成する
に際し、 前記保護膜として、シラン系化合物と窒素または窒素化
合物とを原料とするプラズマＣＶＤ法によりＳｉＮ膜を
形成し、 その後、形成したＳｉＮ膜に紫外線照射処理を施すこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＳｉＮ膜の形成と該ＳｉＮ膜への紫
外線照射処理とを、複数回繰り返すことを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220095A JPH08203894A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220095A JPH08203894A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203894A true JPH08203894A (ja) | 1996-08-09 |
Family
ID=11798772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220095A Pending JPH08203894A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203894A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738291B1 (ko) * | 2000-07-31 | 2007-07-12 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치의 제조 방법 |
| JP2008522405A (ja) * | 2004-11-16 | 2008-06-26 | アプライド マテリアルズ インコーポレイテッド | 半導体のための引張り及び圧縮応力をもたせた物質 |
| JP2008535244A (ja) * | 2005-03-29 | 2008-08-28 | 東京エレクトロン株式会社 | 平行電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム |
| JP2008536303A (ja) * | 2005-03-29 | 2008-09-04 | 東京エレクトロン株式会社 | 多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム |
| JP2009224791A (ja) * | 2009-05-26 | 2009-10-01 | Tokyo Electron Ltd | 成膜方法 |
| JP4818352B2 (ja) * | 2005-04-01 | 2011-11-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法 |
| JP2013004685A (ja) * | 2011-06-15 | 2013-01-07 | Canon Inc | 固体撮像装置の製造方法 |
-
1995
- 1995-01-30 JP JP1220095A patent/JPH08203894A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738291B1 (ko) * | 2000-07-31 | 2007-07-12 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치의 제조 방법 |
| JP2008522405A (ja) * | 2004-11-16 | 2008-06-26 | アプライド マテリアルズ インコーポレイテッド | 半導体のための引張り及び圧縮応力をもたせた物質 |
| JP4903154B2 (ja) * | 2004-11-16 | 2012-03-28 | アプライド マテリアルズ インコーポレイテッド | 基板上に応力をもたせた物質を形成する方法 |
| JP2008535244A (ja) * | 2005-03-29 | 2008-08-28 | 東京エレクトロン株式会社 | 平行電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム |
| JP2008536303A (ja) * | 2005-03-29 | 2008-09-04 | 東京エレクトロン株式会社 | 多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム |
| JP4818352B2 (ja) * | 2005-04-01 | 2011-11-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 堆積ストレッサ材料の応力レベルを上昇させる方法、及び半導体構造体を形成する方法 |
| JP2009224791A (ja) * | 2009-05-26 | 2009-10-01 | Tokyo Electron Ltd | 成膜方法 |
| JP2013004685A (ja) * | 2011-06-15 | 2013-01-07 | Canon Inc | 固体撮像装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9023737B2 (en) | Method for forming conformal, homogeneous dielectric film by cyclic deposition and heat treatment | |
| JP3529989B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| US9570287B2 (en) | Flowable film curing penetration depth improvement and stress tuning | |
| KR20140010449A (ko) | 손상된 저 k 필름들의 복구 및 기공 밀봉을 위한 자외선 보조형 시릴화 | |
| US6413887B1 (en) | Method for producing silicon nitride series film | |
| JP4126517B2 (ja) | 気相加工装置 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| JP3282769B2 (ja) | 半導体装置の製造方法 | |
| JPH05259156A (ja) | 半導体装置の製造方法 | |
| JPH04233734A (ja) | 弗素化窒化珪素を付着する方法 | |
| CA2053419A1 (en) | Method of producing cvd silicon oxynitride film | |
| JPH1126449A (ja) | 絶縁膜の成膜方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| US6867126B1 (en) | Method to increase cracking threshold for low-k materials | |
| JP3225694B2 (ja) | 窒化シリコン膜の形成方法およびｃｖｄ装置 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| JP2006080128A (ja) | 半導体装置の製造方法 | |
| JPH07221176A (ja) | 半導体装置の製造方法 | |
| JPH04333223A (ja) | 膜形成方法および膜形成装置 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 |