JP2006080128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006080128A JP2006080128A JP2004259527A JP2004259527A JP2006080128A JP 2006080128 A JP2006080128 A JP 2006080128A JP 2004259527 A JP2004259527 A JP 2004259527A JP 2004259527 A JP2004259527 A JP 2004259527A JP 2006080128 A JP2006080128 A JP 2006080128A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- insulating film
- film
- plasma
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】下地絶縁膜上に絶縁膜を良好に成膜するための前処理として、十分な効果を短時間で得ることができる前処理工程を有する半導体装置の製造方法を提供することにある。
【解決手段】上記課題を解決するために、全面に下地絶縁膜が形成された半導体基板表面上にCVD法によって絶縁膜の成膜を行う際に、下地絶縁膜の表面層をフッ素含有ガスのプラズマでエッチングし、さらに、窒素ガスまたはアンモニアガスのプラズマを照射してから、CVD法による絶縁膜の成膜を行うことを特徴とする半導体装置の製造方法を提供する。
【選択図】図1
【解決手段】上記課題を解決するために、全面に下地絶縁膜が形成された半導体基板表面上にCVD法によって絶縁膜の成膜を行う際に、下地絶縁膜の表面層をフッ素含有ガスのプラズマでエッチングし、さらに、窒素ガスまたはアンモニアガスのプラズマを照射してから、CVD法による絶縁膜の成膜を行うことを特徴とする半導体装置の製造方法を提供する。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、下地絶縁膜上にCVD(Chemical Vapor Deposition)法によって絶縁膜を成膜する際に必要となる絶縁膜の前処理方法の改善に関する。
従来、半導体装置の製造工程において、CVD法によるシリコン酸化膜等の絶縁膜の成膜は、様々な工程において利用されている。しかし、成膜する絶縁膜の種類、利用するCVD法の種類、もしくは、絶縁膜成膜の下地となる半導体基板表面の状態によっては、良好な成膜特性を得るために、絶縁膜の成膜前に前処理の実施が必要となる場合がある。
そのため、CVD法による絶縁膜の成膜特性を良好にするために、下地に対して実施される様々な前処理技術が提案されている(例えば、特許文献1及び特許文献2)。
特許文献1には、TEOS(テトラエトキシシラン:(C2H5O)4Si)プラズマCVD法により半導体基板表面全体に形成された第1の絶縁膜上に、TEOS−O3(オゾン)系常圧CVD法によって第2の絶縁膜を形成する際に、表面モフォロジを良好なものとし、下地依存性を解消するとともに、微細な隙間への埋め込み性を改善するために、前処理として、2周波の電力を印加するN2ガスのプラズマ照射処理を行う方法が開示されている。
また、特許文献2には、第1のプラズマCVD膜上に形成したSOG(Spin On Glass)膜をエッチバックした後、露出した第1のプラズマCVD膜表面上に第2のプラズマCVD膜を堆積する際に、堆積する絶縁膜と下地絶縁膜の密着性を向上させるために、前処理として、窒素ガス(以下、N2ガスと言う。)、アンモニアガス(以下、NH3ガスと言う。)等を用いたプラズマ照射処理を行う方法が開示されている。
しかしながら、特許文献1および2に記載されるいずれのプラズマ照射処理も、前処理としての効果を十分に得るためには、比較的長い時間実施することが必要である。
プラズマ照射処理の長時間の実施は、半導体基板上のパーティクル数の増加を引き起こし、歩留まりを低下させる。また、さらに、絶縁膜堆積の前処理に時間を要するため、絶縁膜形成工程全体の処理効率を低下させる。
本発明の目的は、前記従来技術に基づく問題点を解消し、短時間の前処理で良好な特性で絶縁膜を下地絶縁膜上に成膜することができる半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明は、全面に下地絶縁膜が形成された半導体基板表面上にCVD法によって絶縁膜の成膜を行うにあたって、前記下地絶縁膜の表面層をフッ素含有ガスのプラズマでエッチングし、さらに、窒素ガスまたはアンモニアガスのプラズマを照射してから、前記CVD法による絶縁膜の成膜を行うことを特徴とする半導体装置の製造方法を提供するものである。
本発明においては、前記下地絶縁膜の表面層が5nm以上エッチングされるように前記エッチングを行うことが好ましい。
また、本発明においては、前記フッ素含有ガスがSF6ガスであることが好ましい。
また、本発明においては、前記CVD法による絶縁膜の成膜が、TEOSガスとO3ガスとを原料とするシリコン酸化膜の成膜であることが好ましい。
本発明の半導体装置の製造方法は、全面に下地絶縁膜が形成された半導体基板表面上にCVD法によって絶縁膜の成膜を行うにあたって、下地絶縁膜の表面層をフッ素含有ガスのプラズマでエッチングし、さらに、N2ガスまたはNH3ガスのプラズマを照射してから、前記CVD法による絶縁膜成膜を行うことにより、良好な成膜特性を得るための前処理を短時間で行うことができる。
このため、パーティクルの発生が低減し、歩留まりが向上する。さらに、絶縁膜成膜のための前処理時間が短縮されるため、絶縁膜形成工程全体の処理効率を向上させることができる。
さらに、CVD法による絶縁膜の成膜がTEOSガスとO3ガスとを原料とするシリコン酸化膜の成膜である場合については、後から実験結果を示すように、従来は実現できなかった高い膜厚均一性を実現することも可能である。
このため、パーティクルの発生が低減し、歩留まりが向上する。さらに、絶縁膜成膜のための前処理時間が短縮されるため、絶縁膜形成工程全体の処理効率を向上させることができる。
さらに、CVD法による絶縁膜の成膜がTEOSガスとO3ガスとを原料とするシリコン酸化膜の成膜である場合については、後から実験結果を示すように、従来は実現できなかった高い膜厚均一性を実現することも可能である。
以下、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置の製造方法を詳細に説明する。
図1(a)〜(d)は、本発明の半導体装置の製造方法の各工程を表わす一実施形態の断面図である。本発明の半導体装置の製造方法に従って、同図(a)に示すように、全面に下地絶縁膜12が形成された半導体基板10表面上に、CVD法によって絶縁膜の成膜を行うにあたっては、まず、同図(b)に示すように、下地絶縁膜12の表面層をフッ素含有ガスのプラズマでエッチングする。
プラズマエッチング実施以前の下地絶縁膜12表面には、図2(a)に示すように、大気にさらされることにより生成されたSi−OH結合や、又は、図2(b)に示すように、熱処理によって結晶欠陥サイトに酸素原子が結合したO−Si−O結合等が存在する表面層が形成されている。
そこで、図2(a)に示す表面層を除去するために、例えば、フッ素含有ガスであるSF6ガスでプラズマエッチングする際の反応機構を、図3(a)および(b)に模式的に示す。
図3(a)に示すように、例えばSi−OH結合が形成されている表面層に、SF6ガスのプラズマを供給して下地絶縁膜12の表面層のプラズマエッチングを実施する。まず、SF6ガスは、プラズマ中でSラジカルとフッ素ラジカル(F*)に解離する。そして、Sラジカルは、SO2、SF4などの揮発性物質としてとしてチャンバ外へ排気される。他方、解離したフッ素ラジカル(F*)は、図3(b)に示すように、Si−OH結合間に作用し、Siと結合した後SiF4ガスとなり、排気ガスとしてチャンバ外へ排気される。一方、Si−OH結合から遊離したOH基も、O2ガス、H2ガスとなり、排気ガスとしてチャンバ外へ排気される。このようにして、下地絶縁膜12上に形成された表面層がエッチングされる。
SF6ガスを用いたプラズマエッチングは、具体的には、例えば、流量25〜35sccmのSF6ガスを供給し、反応チャンバ内圧力0.1〜0.3Torr、反応チャンバの上部電極と下部電極との間隔を400±40milsとし、100〜200W(6インチの半導体基板を使用する場合)のRF電力を供給して行う。
SF6ガスを用いたプラズマエッチングは、具体的には、例えば、流量25〜35sccmのSF6ガスを供給し、反応チャンバ内圧力0.1〜0.3Torr、反応チャンバの上部電極と下部電極との間隔を400±40milsとし、100〜200W(6インチの半導体基板を使用する場合)のRF電力を供給して行う。
続いて、図1(c)に示すように、下地絶縁膜12の表面に、N2ガスのプラズマを照射する。
具体的には、例えば、基板温度を360℃〜420℃とし、流量1500±100sccmのN2ガスを供給し、反応チャンバ内圧力を4.0Torr〜6.0Torr、上部電極と下部電極との間隔を400±40milsとし、350〜450W(6インチの半導体基板を使用する場合)のRF電力を供給してプラズマを照射する。
具体的には、例えば、基板温度を360℃〜420℃とし、流量1500±100sccmのN2ガスを供給し、反応チャンバ内圧力を4.0Torr〜6.0Torr、上部電極と下部電極との間隔を400±40milsとし、350〜450W(6インチの半導体基板を使用する場合)のRF電力を供給してプラズマを照射する。
図3(b)に示すように、表面層がエッチングされた状態の下地絶縁膜12表面にN2ガスのプラズマを照射すると、上記エッチングで除去されたOH基に代わりNが結合し、図4に示すようにSi−N結合が下地絶縁膜12表面に一様に形成される。
上記のように、フッ素含有ガスのプラズマエッチングを行って下地絶縁膜12の表面層をエッチング除去してから、下地絶縁膜12の表面にN2ガスのプラズマ照射を行うことによって、表面層が存在する下地絶縁膜12の表面にN2ガスのプラズマ照射を行った場合と比べて、短時間のN2ガスのプラズマ照射で、下地絶縁膜12表面にSi−N結合を形成することができ、絶縁膜14の成膜特性を向上することができる。
その後、図1(d)に示すように、下地絶縁膜12表面全面に、CVD法による絶縁膜14の成膜を行う。
上記の通り、下地絶縁膜12の表面に、フッ素含有ガスのプラズマエッチングを行ってからN2ガスのプラズマ照射を実施することによって、短時間の前処理で良好な絶縁膜14の成膜特性を得ることができる。
なお、図1(d)においては、シリコン基板10上に直接下地絶縁膜12を堆積するかのように示されているが、現実の半導体装置の製造においては、下地絶縁膜12堆積以前にシリコン基板10上にさまざまな構造を形成する工程を有する。
本発明の特徴であるフッ素含有ガスのプラズマエッチングにおいては、上記下地絶縁膜12の表面層を除去するために、下地絶縁膜12の表面層を5nm以上エッチングすることが好ましい。さらに、より効果的にN2ガスのプラズマ照射時間が短縮されるように、下地絶縁膜12の表面層を10nm以上エッチングすることが特に好ましい。
さらに、フッ素含有ガスは、例えば、CF4ガス等のように、SF6ガス以外のフッ素含有ガスを用いた場合でも、同様に下地絶縁膜12上の表面層の除去を行うことができれば、同様の効果が得られるため、特に限定はない。
また、プラズマエッチングは、少なくとも、同様のエッチング膜厚(エッチングレート)が得られる条件で実施すれば、同様の効果が得られる。
さらに、フッ素含有ガスは、例えば、CF4ガス等のように、SF6ガス以外のフッ素含有ガスを用いた場合でも、同様に下地絶縁膜12上の表面層の除去を行うことができれば、同様の効果が得られるため、特に限定はない。
また、プラズマエッチングは、少なくとも、同様のエッチング膜厚(エッチングレート)が得られる条件で実施すれば、同様の効果が得られる。
フッ素含有ガスのプラズマエッチング後、N2ガスのプラズマ照射の代わりに、NH3ガスを単独で用いても良いし、N2ガスにNH3ガスを添加したガスのプラズマ照射を用いても良い。このN2ガスやNH3ガスのプラズマ照射は、チャンバ間の移動に伴う生産性の低下やパーティクルの発生を防止して効率的かつ効果的にプラズマ照射を実施するために、フッ素含有ガスでのプラズマエッチングが実施された反応チャンバと同一チャンバ内で実施されることが好ましい。
CVD法による絶縁膜14の成膜は、特に限定はないが、例えば、TEOSとO3ガスとを原料ガスとしたシリコン酸化膜(以下、「SiO2膜」という。)の成膜を好適例として挙げることができる。
この場合には、下地絶縁膜12に対する依存性を解消して、絶縁膜14成膜の均一性を向上させることを目的としてN2ガスもしくはNH3ガスのプラズマ照射が行われる。この前処理工程を本発明のフッ素含有ガスのプラズマエッチングと組み合わせて行うことにより、下地依存性解消のために必要なプラズマ照射時間を短縮して歩留りおよび生産性を向上することができる。
この場合には、下地絶縁膜12に対する依存性を解消して、絶縁膜14成膜の均一性を向上させることを目的としてN2ガスもしくはNH3ガスのプラズマ照射が行われる。この前処理工程を本発明のフッ素含有ガスのプラズマエッチングと組み合わせて行うことにより、下地依存性解消のために必要なプラズマ照射時間を短縮して歩留りおよび生産性を向上することができる。
本発明の半導体装置の製造方法におけるCVD法による絶縁膜14の成膜は、上記の例には限定されず、また、前処理を行う目的も下地依存性の解消には限定されない。例えば、下地絶縁膜12とこの下地絶縁膜12上に成膜される絶縁膜14との間の密着性を向上させるために、N2ガスまたはNH3ガスのプラズマ照射を実施する場合にも好適に実施することができる。いずれの場合においてもN2ガスまたはNH3ガスのプラズマ照射とフッ素含有ガスのプラズマエッチング処理とを組み合わせることにより、歩留りや生産性を向上させることが可能である。
例えば、多層配線が形成された半導体基板の表面全面に堆積されたプラズマTEOS膜上に、プラズマCVD法で半導体装置の最終保護膜(パッシベーション膜)を成膜する際にも、密着性向上のために、N2もしくはNH3ガスのプラズマ処理が必要な場合がある。
この場合にも、N2もしくはNH3ガスのプラズマ照射の前に、フッ素含有ガスのプラズマエッチングを行うことによって、前処理時間の短縮が可能である。
この場合にも、N2もしくはNH3ガスのプラズマ照射の前に、フッ素含有ガスのプラズマエッチングを行うことによって、前処理時間の短縮が可能である。
また、例えば、半導体装置の配線層間絶縁膜形成において、下層の配線上に堆積したプラズマTEOS膜の表面をCMP法によって平坦化した後に、キャップ膜としてのプラズマTEOS膜をさらに成膜する際にも、下側のプラズマTEOS膜からの水分放出を抑制し、上側のプラズマTEOS膜の密着性を保証するために、N2もしくはNH3ガスを用いたプラズマ照射が必要な場合がある。
この場合にも、N2もしくはNH3ガスのプラズマ照射の前に、フッ素含有ガスのプラズマエッチングを行うことによって、前処理時間の短縮が可能である。
この場合にも、N2もしくはNH3ガスのプラズマ照射の前に、フッ素含有ガスのプラズマエッチングを行うことによって、前処理時間の短縮が可能である。
[実施例1]
図5(a)〜(e)は、本発明の一実施例を説明するための工程を順に示した半導体装置の断面図である。
図5(a)〜(e)は、本発明の一実施例を説明するための工程を順に示した半導体装置の断面図である。
最初に、図5(a)に示す構造を有する半導体装置を形成した。
すなわち、シリコン基板10上にBPSG/NSG膜を堆積し、熱処理を実施した後、酸化膜CMP(Chemical Mechanical Polish)法により研磨平坦化して、所定の厚みになるように第1絶縁膜16を形成した。
次に、上記第1絶縁膜16上に、スパッタリング法により約0.5μmの膜厚になるようにAl−Cu膜を堆積し、フォトリソグラフィ技術を用いて、Al−Cu膜をパターニングし、Al−Cu膜より成る配線18を形成した。
この配線18を含む第1絶縁膜16表面上に、プラズマCVD法によって、TEOSを原料ガスとするPE−TEOS膜20を約0.4μmの膜厚になるように堆積し、図5(a)に示す構造を有する半導体装置を得た。
次に、PE−TEOS膜20の表面全面に、図5(a)に示すように、本発明の特徴であるSF6ガスによるプラズマエッチングを実施した。
具体的には、平行平板型のプラズマ装置を使用し、上部電極と下部電極との間隔を400milsとし、SF6ガスを流量30sccmで供給し、チャンバ内圧力を0.2Torrに制御した後、周波数13.56MHzのRF電力を165Wで10秒間印加して、下部電極に載置した半導体装置のPE−TEOS膜20表面を約10nmエッチングした。なお、SF6ガスのプラズマエッチングを行うときの基板温度は、厳密には制御せず、次のN2ガスのプラズマ照射を行うための温度への昇温の過程で行った。
具体的には、平行平板型のプラズマ装置を使用し、上部電極と下部電極との間隔を400milsとし、SF6ガスを流量30sccmで供給し、チャンバ内圧力を0.2Torrに制御した後、周波数13.56MHzのRF電力を165Wで10秒間印加して、下部電極に載置した半導体装置のPE−TEOS膜20表面を約10nmエッチングした。なお、SF6ガスのプラズマエッチングを行うときの基板温度は、厳密には制御せず、次のN2ガスのプラズマ照射を行うための温度への昇温の過程で行った。
さらに、上述の構造を有する半導体装置表面に対して、プラズマエッチングを実施した反応チャンバと同一のチャンバ内で、図5(b)に示すように、N2ガスのプラズマ照射を、各々時間を変えて実施した。
具体的には、基板温度を360℃にし、下部電極と上部電極との間の距離を400milsに保ち、N2ガスを1500sccm供給し、チャンバ内圧力を4.0Torrに制御し、420WのRF電力を供給してプラズマ照射を行った。半導体装置に対するN2ガスのプラズマ照射の実施時間は、0秒、45秒、90秒、135秒と変えて実施した。
具体的には、基板温度を360℃にし、下部電極と上部電極との間の距離を400milsに保ち、N2ガスを1500sccm供給し、チャンバ内圧力を4.0Torrに制御し、420WのRF電力を供給してプラズマ照射を行った。半導体装置に対するN2ガスのプラズマ照射の実施時間は、0秒、45秒、90秒、135秒と変えて実施した。
N2ガスのプラズマ照射処理実施後、図5(c)に示すように、常圧CVD法を用いてPE−TEOS膜20表面に、O3ガスおよびTEOSを原料ガスとして用いて、第2絶縁膜としてSiO2膜22を約0.4μmの膜厚になるように堆積した。
このときのSiO2膜22の膜厚を膜厚測定器で各々測定した。この結果については、後に詳述する。
SiO2膜22堆積後、図5(d)に示すように、プラズマCVD法により、犠牲膜として第2のPE−TEOS膜24を堆積してから、酸化膜CMP法により平坦化を行い、さらに、図5(e)に示すように、プラズマCVD法により、キャップ膜として第3のPE−TEOS膜26を堆積して、本発明に係る半導体装置を得た。
図6は、SiO2膜の膜厚レンジ(分布幅)とN2ガスのプラズマ照射(放電)時間との関係を表わしたグラフである。このグラフの横軸は、PE−TEOS膜22に対するN2ガスのプラズマ照射(放電)実施時間、縦軸は、PE−TEOS膜22上に堆積したSiO2膜の膜厚レンジを表わす。膜厚レンジは、基板面内での膜厚の最大値と最小値との差である。本実施例では、膜厚レンジが80nm以下である場合を、SiO2膜の膜厚均一性の許容範囲内とした。
図6に示すグラフの結果より、N2ガスのプラズマ照射(放電)時間が長くなればなるほど、SiO2膜の膜厚レンジは小さくなることが分かる。そして、SiO2膜の膜厚レンジが80nmのときのN2ガスのプラズマ照射(放電)時間はT0=22秒程度であった。すなわち、SiO2膜の下地絶縁膜であるPE−TEOS膜にSF6ガスのプラズマエッチング処理を10秒間実施した後に、22秒程度以上のN2ガスのプラズマ照射(放電)を実施すれば、許容範囲内の膜厚均一性を有するSiO2膜を得られることが分かった。
[比較例1]
SF6ガスによるプラズマエッチングを実施しなかった以外は、実施例1と全く同様にして、SiO2膜を堆積した。実施例1と同様に、図7に、SiO2膜の膜厚レンジとN2ガスのプラズマ照射(放電)時間との関係を表わしたグラフを示す。図7も図6と同様に、グラフの横軸は、PE−TEOS膜に対するN2ガスのプラズマ照射(放電)実施時間、縦軸は、PE−TEOS膜上に堆積したSiO2膜の膜厚レンジを表わす。
SF6ガスによるプラズマエッチングを実施しなかった以外は、実施例1と全く同様にして、SiO2膜を堆積した。実施例1と同様に、図7に、SiO2膜の膜厚レンジとN2ガスのプラズマ照射(放電)時間との関係を表わしたグラフを示す。図7も図6と同様に、グラフの横軸は、PE−TEOS膜に対するN2ガスのプラズマ照射(放電)実施時間、縦軸は、PE−TEOS膜上に堆積したSiO2膜の膜厚レンジを表わす。
図7に示すグラフの結果も図6と同様に、N2ガスのプラズマ照射(放電)時間が長くなればなるほど、SiO2膜の膜厚レンジは小さくなる。しかし、本比較例においては、SiO2膜の膜厚レンジが80nm以下のときの、N2ガスのプラズマ照射(放電)時間は、T1=68秒程度であった。すなわち、SiO2膜の下地絶縁膜であるPE−TEOS膜にSF6ガスのプラズマエッチングを実施せずに、N2ガスのプラズマ照射処理のみを前処理として実施した場合には、下地依存性やパターン依存性に起因する膜厚のばらつきのない、許容範囲内の膜厚均一性を有するSiO2膜を得るために、最低68秒程度のN2ガスのプラズマ照射処理時間が必要であることが分った。
これに対して、実施例1に示すようにN2ガスのプラズマ照射処理前にSF6ガスのプラズマエッチングを実施すると、必要なN2ガスのプラズマ照射処理時間を約22秒に短縮することができた。すなわち、10秒間のSF6ガスのプラズマエッチングの実施時間を加えても、従来に比較して前処理時間を短縮することができた。
さらに、図6からSF6ガスのプラズマエッチングを行ってからN2ガスのプラズマ照射を45秒以上行った場合には、50nm未満の、極めて小さな膜厚レンジが得られることがわかる。この膜厚レンジは、図7に示されたように、SF6ガスのプラズマエッチングを行わずにN2ガスのプラズマ照射のみを行った場合には、135秒という、現実の工程としては許容できないほどに長い時間の前処理を行っても得られない値である。すなわち、本発明のSF6ガスのプラズマエッチングによって、ある膜厚レンジを得るために必要なN2ガスプラズマ照射時間を短縮することが可能になるだけではなく、N2ガスプラズマの照射だけでは現実的な処理時間の範囲内で達成することができない小さな膜厚レンジ、すなわち、高い膜厚均一性を実現することも可能になる。
さらに、図6からSF6ガスのプラズマエッチングを行ってからN2ガスのプラズマ照射を45秒以上行った場合には、50nm未満の、極めて小さな膜厚レンジが得られることがわかる。この膜厚レンジは、図7に示されたように、SF6ガスのプラズマエッチングを行わずにN2ガスのプラズマ照射のみを行った場合には、135秒という、現実の工程としては許容できないほどに長い時間の前処理を行っても得られない値である。すなわち、本発明のSF6ガスのプラズマエッチングによって、ある膜厚レンジを得るために必要なN2ガスプラズマ照射時間を短縮することが可能になるだけではなく、N2ガスプラズマの照射だけでは現実的な処理時間の範囲内で達成することができない小さな膜厚レンジ、すなわち、高い膜厚均一性を実現することも可能になる。
[実施例2]
N2ガスのプラズマ照射の際にNH3ガスを50sccm添加した以外は、実施例1と全く同様にして、SiO2膜を堆積した。このとき、SiO2膜の膜厚レンジを許容範囲内である80nm以下にするためには、N2、NH3混合ガスのプラズマ照射時間が約15秒以上必要であることがわかった。
N2ガスのプラズマ照射の際にNH3ガスを50sccm添加した以外は、実施例1と全く同様にして、SiO2膜を堆積した。このとき、SiO2膜の膜厚レンジを許容範囲内である80nm以下にするためには、N2、NH3混合ガスのプラズマ照射時間が約15秒以上必要であることがわかった。
以上のことから、N2ガスにNH3ガスを添加した混合ガスのプラズマ照射を実施した場合も、10秒間のSF6ガスのプラズマエッチングの実施時間を加えても、従来に比較して前処理時間を短縮することができることが分った。
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置の製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
以上、本発明の半導体装置の製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
10 半導体基板(シリコン基板)
12 下地絶縁膜
14 絶縁膜
16 第一絶縁膜
18 Al−Cu膜
20 P−TEOS膜
22 シリコン酸化膜
24 第2のP−TEOS膜
26 第3のP−TEOS膜
12 下地絶縁膜
14 絶縁膜
16 第一絶縁膜
18 Al−Cu膜
20 P−TEOS膜
22 シリコン酸化膜
24 第2のP−TEOS膜
26 第3のP−TEOS膜
Claims (4)
- 全面に下地絶縁膜が形成された半導体基板表面上にCVD法によって絶縁膜の成膜を行うにあたって、
前記下地絶縁膜の表面層をフッ素含有ガスのプラズマでエッチングし、さらに、窒素ガスまたはアンモニアガスのプラズマを照射してから、前記CVD法による絶縁膜の成膜を行うことを特徴とする半導体装置の製造方法。 - 前記下地絶縁膜の表面層が5nm以上エッチングされるように前記エッチングを行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記フッ素含有ガスがSF6ガスであることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記CVD法による絶縁膜の成膜が、TEOSガスとO3ガスとを原料とするシリコン酸化膜の成膜であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259527A JP2006080128A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259527A JP2006080128A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080128A true JP2006080128A (ja) | 2006-03-23 |
Family
ID=36159366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259527A Withdrawn JP2006080128A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080128A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-09-07 JP JP2004259527A patent/JP2006080128A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI424498B (zh) | 用以改良介電薄膜之階梯覆蓋與圖案負載的方法 | |
US7781352B2 (en) | Method for forming inorganic silazane-based dielectric film | |
KR20140010449A (ko) | 손상된 저 k 필름들의 복구 및 기공 밀봉을 위한 자외선 보조형 시릴화 | |
US6680262B2 (en) | Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface | |
TW201300567A (zh) | 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜 | |
JP2005210130A (ja) | 半導体材料処理室における装置表面のクリーニング方法 | |
US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
JPH1074835A (ja) | 半導体装置の製造方法 | |
JPH05259156A (ja) | 半導体装置の製造方法 | |
JPH06104181A (ja) | 光cvd法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
JP2006080128A (ja) | 半導体装置の製造方法 | |
JPH08203894A (ja) | 半導体装置の製造方法 | |
JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
JP2666681B2 (ja) | 半導体装置の製造方法 | |
JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
KR100256818B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
JPH01319942A (ja) | 絶縁膜の形成方法 | |
JPH05291415A (ja) | 半導体装置の製造方法 | |
JP3254875B2 (ja) | 半導体装置の製造方法 | |
JP2636715B2 (ja) | 半導体装置の製造方法 | |
JP3225694B2 (ja) | 窒化シリコン膜の形成方法およびcvd装置 | |
JPH05206110A (ja) | 半導体装置およびその製造方法 | |
KR100459686B1 (ko) | 반도체장치의콘택홀형성방법 | |
WO2022134474A1 (zh) | 半导体表面缺陷的处理方法和半导体器件的制备方法 | |
KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |