JP2008536303A - 多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム - Google Patents
多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム Download PDFInfo
- Publication number
- JP2008536303A JP2008536303A JP2008504045A JP2008504045A JP2008536303A JP 2008536303 A JP2008536303 A JP 2008536303A JP 2008504045 A JP2008504045 A JP 2008504045A JP 2008504045 A JP2008504045 A JP 2008504045A JP 2008536303 A JP2008536303 A JP 2008536303A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sin film
- electromagnetic radiation
- processing system
- tensile stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000005670 electromagnetic radiation Effects 0.000 title claims description 50
- 239000010409 thin film Substances 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 77
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 34
- 239000001257 hydrogen Substances 0.000 claims description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 9
- 239000002826 coolant Substances 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims description 2
- 238000011900 installation process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 71
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 61
- 230000005855 radiation Effects 0.000 abstract description 22
- 230000001681 protective effect Effects 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000013400 design of experiment Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000000663 remote plasma-enhanced chemical vapour deposition Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
基板上に形成された例えば窒化シリコン膜などの薄膜において、その引張応力を増大させる方法及びシステムが提供される。薄膜は平面状の膜であってもよいし、例えばＮＭＯＳゲート上に形成された窒化膜などの非平面状の膜であってもよい。薄膜は、例えば約５００ｎｍ未満の波長成分を有する電磁（ＥＭ）放射線などのＥＭ放射線に曝される。ＥＭ放射線源は多周波放射線源を含み得る。また、放射線源は非平面状の膜の領域群を選択的に処理するために平行にされる。
Description
本発明は半導体処理に関し、より具体的には、薄膜内の引張応力を増大させる方法及びシステムに関する。
窒化シリコン（ＳｉＮ）膜は半導体デバイス及び超大規模集積回路にて幅広く使用されている。例えば、ＳｉＮ膜は、多くの用途の中でもとりわけ、ドーパントの拡散障壁、微細な造形物のエッチングにおけるエッチング停止膜、及び製造されたデバイスの封止のための最後の保護膜として、半導体デバイスにて幅広く使用されている。
ＳｉＮ膜は、多様な処理システム及び処理ガスを用いて、低圧又は大気圧にて堆積されることが可能である。これらの処理システムは、例えば、熱的化学気相堆積（ＴＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）又はリモートＰＥＣＶＤを行うことができる。ここで、リモートＰＥＣＶＤにおいては、処理される基板はプラズマに直接的に接触するようには置かれず、とりわけ、プラズマ放電の下流に置かれる。デバイス品質のＳｉＮ膜は、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）若しくは窒素（Ｎ２）とを用いるＰＥＣＶＤ、又はジクロロシラン（ＳｉＨ２Ｃｌ２）とＮＨ３とを用いる熱的ＣＶＤにより堆積されている。
堆積されたＳｉＮ膜はしばしば応力を受けている。この応力は圧縮応力又は引張応力の何れともなり得るものであり、堆積法、ガス混合、堆積速度、基板温度、ＳｉＮ膜の水素含有率、イオン衝撃、又はその他のプロセスパラメータに応じて変わり得る。ＳｉＮ膜では約１ＧＰａを超える引張応力が観測されている。ＰＥＣＶＤ法においては、膜の密度を高め、より大きい圧縮応力を生じさせるために、ＳｉＮ膜のイオン衝撃が使用され得る。ＳｉＮ保護膜の大きい引張応力は、このＳｉＮ保護膜と下地の基板との間に大きい応力を生じさせ得る。一例において、ゲートスタックを含むｎ型金属酸化物半導体（ＮＭＯＳ）デバイスを大きい引張応力のＳｉＮ膜を用いて覆うことは、ＮＭＯＳ構造内に引張チャネル歪みを生じさせ、それにより電子移動度及びデバイスのスピードが高められることが示された。また、引張応力の増大に応じて電子衝撃及び／又はアニール中にＳｉＮ膜内の結合水素の量が減少することが観測された。
本発明は、大きい引張応力を有するＳｉＮ膜を形成する方法及びシステムを提供することを目的とする。
大きい引張応力を有するＳｉＮ膜を形成するための方法及びシステムが提供される。
窒化膜の引張応力を増大させる方法は、水素を含有するＳｉＮ膜が上に形成された基板を設ける設置工程、及び水素含有率を低下させて前記ＳｉＮ膜の引張応力を増大させるように、約５００ｎｍ未満の波長群に相当する周波数群を含む多周波電磁放射線に前記ＳｉＮ膜を曝す曝露工程を有する。
処理システムは、処理チャンバー、前記チャンバー内に配置された基板ホルダー、及び前記基板ホルダー上の基板を照射するように、約５００ｎｍ未満の波長群に相当する周波数群を有する多周波電磁放射線を前記チャンバー内に生成する電磁放射線源を有する。
半導体デバイスは、基板、及び前記基板上に配置されたＳｉＮ膜を有する。配置されるＳｉＮ膜は水素を含有する。そして、ＳｉＮ膜は、水素含有率を低下させてＳｉＮ膜の引張応力を増大させるように、約５００ｎｍ未満の波長群に相当する周波数群を含む多周波電磁放射線に曝される。
以下の記載においては、本発明の完全な理解を助けるため、また、限定目的ではなく説明目的で、プラズマ処理システムの具体的な幾何学構成や様々な構成要素の記載などの具体的な詳細事項が説明される。しかしながら、本発明はこれら具体的な詳細事項を逸脱する他の実施形態において実施されてもよいことは理解されるべきである。
図面を参照するに、図１は、本発明の一実施形態に従ったＳｉＮ膜を含むＭＯＳデバイスの断面図を概略的に示している。デバイス１００は基板１１２を含んでおり、基板１１２はドープト領域１１３及び１１４（例えば、ソース及びドレイン）、ゲートスタック１２０、スペーサ１２１、及びＳｉＮ保護膜１２２を有している。基板１１２は、例えば、Ｓｉ、Ｇｅ、Ｓｉ／Ｇｅ、又はＧａＡｓを含み得る。基板（ウェハ）１１２は如何なる大きさであってもよく、例えば、２００ｍｍ基板、３００ｍｍ基板、又は更に大きい基板であってもよい。
ゲートスタック１２０はチャネル領域１１５上に誘電体層１１６を含んでいる。誘電体層１１６は、例えば、酸化膜（例えば、ＳｉＯ２）、窒化膜（例えば、ＳｉＮｘ）若しくは酸窒化膜（例えば、ＳｉＯｘＮｙ）、又はこれら若しくはその他の適当な材料の組み合わせを含み得る。誘電体層１１６は更に、高誘電率（ｈｉｇｈ−ｋ）誘電体材料を含んでいてもよい。ｈｉｇｈ−ｋ誘電体材料は、例えば、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＯ２、ＺｒＯ２、ＺｒＳｉＯｘ、ＴａＳｉＯｘ、ＳｒＯｘ、ＳｒＳｉＯｘ、ＬａＯｘ、ＬａＳｉＯｘ、ＹＯｘ若しくはＹＳｉＯｘ、又はこれらの２つ以上の組み合わせを含む、金属酸化物及びそれらのケイ酸塩を含み得る。誘電体層１１６上に導電層１１７が形成され、導電層１１７の電気抵抗を低減するように導電層１１７上にシリサイド層１１８が形成されている。ゲートスタック１２０の頂部にはゲート１２０を保護するキャップ層１１９が配置されている。キャップ層１１９は例えばＳｉＮとし得る。
一例において、導電層１１７はドープトポリシリコンとすることができ、シリサイド層１１８はタングステンシリサイドとすることができる。当業者に認識されるように、ゲートスタック１２０は、図１に示されたのとは異なる層や、より少ない或いは多い層から成っていてもよい。一例において、層１１７及び／又は１１８は金属ゲート層で置き換えられてもよい。
図１は更に、ゲート１２０をダメージから保護し且つ該ゲートの電気的性能を確保するためにゲート１２０のそれぞれの側面に形成されたスペーサ１２１を示している。さらに、スペーサ１２１はＭＯＳデバイス１００のソース・ドレイン１１３、１１４を形成するためのハードマスクとしても使用可能である。他の例では、１つより多いスペーサ１２１が用いられてもよい。デバイス１００は更に、基板１１２上に堆積されたＳｉＮ保護膜１２２を含んでいる。当業者に認識されるように、このＳｉＮ膜は様々なＳｉ／Ｎ比を有することができる。本発明の一実施形態によれば、堆積されたＳｉＮ保護膜１２２は高い水素含有率を有している。一例において、水素含有率は約１０原子％と約５０原子％との間とし得る。他の一例においては、水素含有率は約２０原子％と約４０原子％との間とし得る。堆積されたＳｉＮ保護膜１２２は、例えば約１ＧＰａ又はそれ以上といった、大きい引張応力を有し得る。このような膜は、低圧化学気相堆積法（ＬＰＣＶＤ）を用いて形成されることが可能である。米国特許第６４２９１３５号明細書が参照され、該文献の内容は参照することによりここに組み込まれる。他の例では、このような膜は、およそ１００℃から５００℃の基板温度にて、窒素、ヘリウム及びシランを含む処理ガスを用いる大気圧リモートＰＥＣＶＤ法によって形成されてもよい。Ｇ．Ｒ．Ｎｏｗｌｉｎｇ等による「Ｒｅｍｏｔｅ Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ａｔ Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ」（Ｐｌａｓｍａ Ｓｏｕｒｃｅ Ｓｃｉ． Ｔｅｃｈｎｏｌ． ２００２年、１１巻、ｐ．９７−１０３）、及び「Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ ＣＶＤ ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ」（ｈｔｔｐ：／／ｗｗｗ．ｔｉｍｅｄｏｍａｉｎｃｖｄ．ｃｏｍ／ＣＶＤ＿Ｆｕｎｄａｍｅｎｔａｌｓ／ｆｉｌｍｓ／ＳｉＮ＿ｐｌａｓｍａ＿ＣＶＤ．ｈｔｍｌ）が参照可能である。
本発明の実施形態により、ＳｉＮ保護膜１２２の水素含有率を低減し、その引張応力を増大させる方法が提供される。増大された引張応力はＭＯＳ構造のチャネル（例えば、図１のチャネル１１５）内に引張歪みを生じさせることができ、それにより電子移動度及びデバイス１００のスピードが高められ得る。
図１において、ＳｉＮ保護膜１２２の水素含有率を低下させて引張応力を増大させるため、ＭＯＳデバイス１００は電磁放射線１２４に曝されている。電磁放射線は、光子の形態の放射エネルギーを含んでおり、エネルギーが小さくなる順に、ガンマ線、Ｘ線、紫外線（ＵＶ）、可視光、赤外エネルギー、マイクロ波放射線、及び電波が含まれる。本発明の一実施形態によれば、デバイス１００を電磁放射線１２４に曝すことによりＳｉＮ膜１２２の水素含有率が低減され、それによりＳｉＮ膜１２２の引張応力が増大される。本発明の一実施形態によれば、この曝露工程はデバイス１００のアニールと組み合わされてもよい。すなわち、曝露工程の前、最中、及び／又は後にアニールが行われてもよい。
本発明の一実施形態によれば、電磁放射線１２４は、約５００ｎｍ未満の波長群に相当する周波数群を有する多周波電磁放射線とし得る。本発明の他の一実施形態によれば、電磁放射線は約５００ｎｍと約１２５ｎｍとの間にある波長群を含んでいてもよい。あるいは、電磁放射線は紫外域の波長群を含んでいてもよい。多周波電磁放射線の成分群を発生するために使用可能な電磁放射線の例には、Ｘｅ（１７２ｎｍ）、ＫｒＣｌ（２２２ｎｍ）、ＫｒＦ（２４８ｎｍ）、Ｆ２（１５７ｎｍ）、ＡｒＦ（１９３ｎｍ）、ＸｅＣｌ（３０８ｎｍ）又はＸｅＦ（３５１ｎｍ）エキシマランプが含まれる。
本発明の一実施形態によれば、電磁放射線１２４はほぼ等方的な（すなわち、強い指向性を有しない）拡散放射線とし得る。デバイス１００を拡散放射線に曝すことにより、ＳｉＮ膜１２２の水素含有率が実質的に等方的に低減され、それによりＳｉＮ膜１２２の横方向及び縦方向の領域の引張応力が非選択的に増大される。基板を拡散放射線に曝すように構成された処理システムは図４に示されている（これについては、より詳細に後述する）。
一例として、パターニングされていない基板上の一様な水素含有ＳｉＮ膜を、１７２ｎｍの波長を有する５０ｍＷ／ｃｍ２の拡散電磁放射線に曝した。ＳｉＮ膜の引張応力は、電磁放射線に曝されることにより、約１．２ＧＰａから約１．６ＧＰａに増大した。
本発明の一実施形態によれば、電磁放射線１２４は平行放射線、すなわち、放射線源からの全ての電磁光線が互いに実質的に平行である放射線とし得る。縦方向に平行にされた放射線にデバイス１００を曝すことにより、ＳｉＮ膜１２２の水素含有率が実質的に非等方的に低減され、それによりＳｉＮ膜１２２の縦方向の領域に対してＳｉＮ膜１２２の横方向の領域の引張応力が選択的に増大される。基板を平行放射線に曝すように構成された処理システムは図５に示されている（これについては、より詳細に後述する）。
図２は、本発明の一実施形態に従って基板を多周波電磁放射線に曝すフロー図である。プロセス２００は、工程２０２にて、水素を含有するＳｉＮ膜が上に形成された基板を設けることを含んでいる。工程２０４にて、水素含有率を低下させてＳｉＮ膜の引張応力を増大させるよう、ＳｉＮ膜は多周波電磁放射線に曝される。この曝露工程は、所定の処理条件下で、所望の水素除去及びＳｉＮ膜の所望の引張応力を生じさせる時間にわたって行われ得る。水素を除去するプロセスレシピは直接実験及び／又は実験計画法（ＤＯＥ）によって決定されることが可能である。本発明の実施形態に従って基板を処理した後、ＳｉＮ膜の水素含有率及び／又は引張応力は測定されることができる。
図３は、本発明の一実施形態に従ってゲートスタックを処理するフロー図である。プロセス３００は、工程３０２にて、水素を含有するＳｉＮ膜が上に形成された基板を設けることを含んでいる。工程３０４にて、非等方的に水素含有率を低下させてＳｉＮ膜の引張応力を増大させるよう、ＳｉＮ膜は平行電磁放射線に曝される。この曝露工程は、所定の処理条件下で、所望の非等方的な水素除去及びＳｉＮ膜の所望の引張応力を生じさせる時間にわたって行われ得る。水素を除去するプロセスレシピは直接実験及び／又は実験計画法（ＤＯＥ）によって決定されることが可能である。本発明の実施形態に従って基板を処理した後、ＳｉＮ膜の水素含有率及び／又は引張応力を測定することができる。
図２及び３に示されたプロセス２００及び３００は更に、ＳｉＮ膜を電磁放射線に曝す工程の前、最中、及び／又は後に、基板をアニールするアニール工程を含んでいてもよい。このアニール工程は、例えば、ＳｉＮ膜の水素含有率を更に低下させるために行われてもよい。アニール温度は、例えば、約２００℃と約１０００℃との間とし得る。他の例では、アニール温度は約４００℃と約７００℃との間とし得る。
当業者に認識されるように、図２及び３のフローチャート内の工程又は段階の各々は、１つ又は複数の別個の処理を含んでいてもよい。従って、２０２と２０４、又は３０２と３０４という２つの処理のみを列挙していることは、本発明に係る方法を専ら２つの処理に限定するように理解されるべきではない。また、典型的な処理２０２、２０４、又は３０２、３０４の各々は単一プロセスに限定されるように理解されるべきではない。当然ながら、プロセス３００が如何なる基板又は構造にも用いられ得るであろうように、プロセス２００はゲートスタック構造又は他の如何なる構造にも用いられ得る。
段階２０２と２０４、又は段階３０２と３０４は、何らかの厚さのＳｉＮ膜を形成するのに望まれる回数だけ繰り返され得る。例えば、段階２０２と２０４、又は段階３０２と３０４は、約１０Åから約５０Åの厚さを有するＳｉＮ膜を設けるために用いられ得る。そして、段階２０２と２０４、又は段階３０２と３０４は、約１０Åから約５０Åの厚さを有する第２のＳｉＮ膜を堆積するために繰り返され得る。段階２０２と２０４、又は段階３０２と３０４を繰り返すことにより、ＳｉＮ膜は例えば約１００Åから約１μｍといった任意の所望厚さまで構築され得る。
図４は、本発明の一実施形態に従った処理システムを概略的に示している。処理システム１は処理チャンバー１０を含んでおり、処理チャンバー１０は、ＳｉＮ膜を含む基板２５を支持するように構成された基板ホルダー２０を有している。処理チャンバー１０は更に、基板２５を電磁放射線に曝すための電磁放射手段３０を含んでいる。さらに、処理システム１は、電磁放射手段３０に結合された電源５０と、基板ホルダー２０に結合され且つ基板２５の温度を制御するように構成された基板温度制御系６０とを含んでいる。ガス供給系４０が処理チャンバー１０に結合されており、処理チャンバー１０に処理ガスを導入するように構成されている。処理ガスは、例えば窒素又は希ガス（すなわち、ヘリウム、ネオン、アルゴン、キセノン、クリプトン）等の不活性ガスを含み得る。他の例では、処理ガスは用いられなくてもよい。
図４の電磁放射手段３０は基板２５を、ほぼ等方的な（すなわち、強い指向性を有しない）拡散放射線４５に曝すように構成されている。言い換えれば、拡散放射線４５は主として或る特定方向から基板２５に入射するわけではない。拡散放射線を発生することが可能な電磁放射手段は当業者に周知である。例えば、電磁放射手段３０は約１０ｍＷ／ｃｍ２と約１０００ｍＷ／ｃｍ２との間の出力を発生可能である。本発明の他の一実施形態によれば、出力は約５０ｍＷ／ｃｍ２と約５００ｍＷ／ｃｍ２との間とし得る。本発明の一実施形態によれば、電磁放射線４５の波長は約５００ｎｍ未満とし得る。本発明の他の一実施形態によれば、この波長は約５００ｎｍと約１２５ｎｍとの間とし得る。
なおも図４を参照するに、処理システム１は２００ｍｍ基板、３００ｍｍ基板又はそれより大きいサイズの基板を処理するように構成されていてもよい。実際、当業者に認識されるように、処理システムは基板、ウェハ又はＬＣＤをそれらのサイズに関わりなく処理するように構成されることが意図される。故に、本発明の態様は半導体基板の処理に関連させて説明されるが、本発明はそれのみに限定されるものではない。
温度制御系６０は、例えば、冷却時に基板ホルダー２０から熱を受け取って熱交換系（図示せず）に熱を伝達し、あるいは加熱時に熱交換系から熱を伝達する冷却剤循環系などの温度制御素子を有している。さらに、温度制御素子は、例えば抵抗加熱素子又は熱電加熱器／冷却器などの、基板ホルダー２０や処理チャンバー１０のチャンバー壁及び処理システム１内のその他の何らかの構成要素に備えられ得る加熱／冷却素子を含むことができる。
基板２５と基板ホルダー２０との間の熱伝達を向上させるため、基板ホルダー２０は、基板２５を基板ホルダー２０の頂面に貼り付ける、機械的な取付手段、又は例えば静電クランピングシステム等の電気的な取付手段を含んでいてもよい。また、基板ホルダー２０は更に、基板２５と基板ホルダー２０との間のガスギャップの熱伝導を向上させるため、基板２５の裏面側にガスを導入するように構成された基板裏面側ガス配給系を含んでいてもよい。このガス配給系は加熱温度又は冷却温度での基板の温度制御が必要とされるときに用いられ得る。例えば、基板裏面側ガス配給系は、ヘリウムガスのギャップ圧が基板２５の中心部とエッジ部とで独立して変化させられ得るような２区画のガス配給系を有していてもよい。
また、処理チャンバー１０は更に、ダクト３８を介して圧力制御系３２に結合されることが可能である。圧力制御系３２は、例えば、真空ポンプ系３４及びバルブ３６を含んでおり、基板２５上に薄膜を形成するのに適し、また第１及び第２の加工材料の使用に適した圧力まで処理チャンバーを制御可能に排気するように構成されている。
真空ポンプ系３４は、最大で毎秒５０００リットルの（及び、これより大きい）ポンピング速度が可能なターボ分子真空ポンプ（ＴＭＰ）を含むことができ、バルブ３６はチャンバー圧力を絞るための仕切り弁を含むことができる。ドライプラズマエッチング用に使用される従来からのプラズマ処理装置においては、毎秒１０００から３０００リットルのＴＭＰが一般的に使用される。さらに、処理チャンバー１０にチャンバー圧力を監視する装置（図示せず）が結合されてもよい。圧力測定装置は、例えば、ＭＫＳインスツルメント社から商業的に入手可能な６２８Ｂ型バラトロン（Ｂａｒａｔｒｏｎ）絶対静電容量式圧力計とし得る。
また、処理システム１は、処理チャンバー１０、基板ホルダー２０、電磁放射手段３０、電源５０、及び基板温度制御系６０に結合されたコントローラ７０を含んでいる。これに代えて、或いは加えて、コントローラ７０は１つ以上の更なるコントローラ／コンピュータ（図示せず）に結合されることができ、コントローラ７０は更なるコントローラ／コンピュータから設定及び／又は構成情報を得ることができる。
図４においては単数の処理用要素（１０、２０、３０、５０、６０及び７０）が示されているが、このことは本発明に必要なことではない。処理システム１は、独立した処理用要素に加え、何らかの数のコントローラに伴われる如何なる数の処理用要素を有していてもよい。
コントローラ７０は何らかの数の処理用要素（１０、２０、３０、５０及び６０）を設定するために使用されることができ、また、処理用要素からのデータを収集し、提供し、処理し、記憶し、表示することができる。コントローラ７０は処理用要素の１つ以上を制御する多数のアプリケーションを有し得る。例えば、コントローラ７０は、ユーザが１つ又は複数の処理用要素の監視及び／又は制御を行うことを可能にする使い易いインターフェースを提供し得るグラフィック・ユーザ・インターフェース（ＧＵＩ）要素（図示せず）を含み得る。
コントローラ７０はマイクロプロセッサ、メモリー及び処理システム１からの出力を監視するとともに、処理システム１への入力を伝達しアクティブにするのに十分な制御電圧を生成することが可能なデジタル入／出力ポートを含んでいる。例えば、メモリー内に格納されたプログラムが、プロセスを実行するためにプロセスレシピに従って、処理システム１の上述の要素への入力をアクティブにするために使用されてもよい。コントローラ７０の一例はデル社から入手可能なＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ６１０（登録商標）である。
コントローラ７０は、処理システム１に対してローカルに位置付けられてもよいし、あるいは処理システム１に対して遠隔に位置付けられてもよい。例えば、コントローラ７０は、直接接続、イントラネット、インターネット及び無線接続の少なくとも１つを用いて堆積システム１とデータを交換してもよい。コントローラ７０は、例えば顧客側（すなわち、デバイスメーカー等）のイントラネットに結合されていてもよいし、例えば製造供給元（すなわち、装置製造者）のイントラネットに結合されていてもよい。さらに、例えば、コントローラ７０はインターネットに結合されていてもよい。また、他のコンピュータ（すなわち、コントローラ、サーバ等）が、例えば、直接接続、イントラネット及びインターネットの少なくとも１つを介してデータ交換するために、コントローラ７０にアクセスしてもよい。当業者に認識されるように、コントローラ７０は処理システム１と無線接続を介してデータ交換してもよい。
処理条件には更に、約０℃と約１０００℃との間の基板温度が含まれる。他の例では、基板温度は約２００℃と約１０００℃との間、又は約４００℃と約７００℃との間とし得る。処理チャンバー１０内の圧力は、例えば、約１０−５Ｔｏｒｒ未満と約３０００ｍＴｏｒｒとの間に維持され得る。他の例では、圧力は約２０ｍＴｏｒｒと約１０００ｍＴｏｒｒとの間に維持され得る。更に他の例では、圧力は約５０ｍＴｏｒｒと約５００ｍＴｏｒｒとの間に維持され得る。約１０−５Ｔｏｒｒ又はそれより低い圧力といった非常に低い圧力においては、処理ガスが用いられ得る。他の例では、処理ガスは用いられない。
図５は、本発明の一実施形態に従った処理システムを概略的に示している。図５に示された処理システム２は、図４に示された処理システム１に似ているが、互いに実質的に平行な電磁光線を有する平行放射線４６に基板２５を曝すように構成された電磁放射手段３１を含んでいる。平行放射線を発生することが可能な電磁放射手段は当業者に周知である。例えば、平行放射線４６は、電磁放射手段３１内に格納された１つ以上の放射線源からの拡散放射線を、集光レンズ又は例えば１つ以上の調節板（バッフル）等のその他の装置を用いて平行にすることによって形成されることができる。例えば、電磁放射手段３１は約１０ｍＷ／ｃｍ２と約１０００ｍＷ／ｃｍ２との間の出力を発生可能である。本発明の他の一実施形態によれば、出力は約５０ｍＷ／ｃｍ２と約５００ｍＷ／ｃｍ２との間とし得る。本発明の一実施形態によれば、電磁放射線４６の波長は約５００ｎｍ未満とし得る。本発明の他の一実施形態によれば、この波長は約２７５ｎｍと約１２５ｎｍとの間とし得る。
本発明を実施するに当たっては本発明の様々な変更例及び変形例が用いられ得る。故に、添付の請求項の範囲内で、本発明はここに具体的に記載されたものとは別の手法で実施され得ることは理解されるであろう。
Claims (42)
- 窒化膜の引張応力を増大させる方法であって：
水素を含有するＳｉＮ膜が上に形成された基板を設ける設置工程；及び
水素含有率を低下させて前記ＳｉＮ膜の引張応力を増大させるように、約５００ｎｍ未満の波長群に相当する周波数群を含む多周波電磁放射線に前記ＳｉＮ膜を曝す曝露工程；
を有する方法。 - 前記電磁放射線は紫外域の波長群を含む、請求項１に記載の方法。
- 前記電磁放射線は約１２５ｎｍと約５００ｎｍとの間の波長群を含む、請求項１に記載の方法。
- 前記電磁放射線は１５７ｎｍ、１７２ｎｍ、１９３ｎｍ、２２２ｎｍ、２４８ｎｍ、３０８ｎｍ若しくは３５１ｎｍの波長、又はこれらの２つ以上の組み合わせを含む、請求項１に記載の方法。
- 前記電磁放射線の強度は約１０ｍＷ／ｃｍ２と約１０００ｍＷ／ｃｍ２との間である、請求項１に記載の方法。
- 前記電磁放射線の強度は約５０ｍＷ／ｃｍ２と約５００ｍＷ／ｃｍ２との間である、請求項１に記載の方法。
- 前記設置工程は、約１ＧＰａと約１．５ＧＰａとの間の引張応力を有するＳｉＮ膜を設けることを有する、請求項１に記載の方法。
- 前記曝露工程は、約１．５ＧＰａより大きい引張応力を有するＳｉＮ膜を形成することを有する、請求項７に記載の方法。
- 前記曝露工程は、約１．５ＧＰａと約３ＧＰａとの間の引張応力を有するＳｉＮ膜を形成することを有する、請求項７に記載の方法。
- 前記基板は更に、該基板に形成された少なくとも１つのドープト領域及びゲートスタックを含むデバイスを有する、請求項１に記載の方法。
- 前記曝露工程の前、最中若しくは後、又はこれらの２つ以上の組み合わせにおいて、前記ＳｉＮ膜をアニールするアニール工程；
を更に有する請求項１に記載の方法。 - 前記設置工程は、原子百分率で約１０％と約５０％との間の水素を含有するＳｉＮ膜を設けることを有する、請求項１に記載の方法。
- 前記設置工程は、原子百分率で約２０％と約４０％との間の水素を含有するＳｉＮ膜を設けることを有する、請求項１に記載の方法。
- 前記基板は約２００℃と約１０００℃との間の温度範囲内に維持される、請求項１に記載の方法。
- 前記基板は約４００℃と約７００℃との間の温度範囲内に維持される、請求項１に記載の方法。
- 前記ＳｉＮ膜が所定の厚さになるまで前記設置工程と前記曝露工程とを繰り返す反復段階を更に有する請求項１に記載の方法。
- 前記反復段階後の前記ＳｉＮ膜の厚さは約１００Åと約１μｍとの間である、請求項１６に記載の方法。
- 前記曝露工程は約１０−５Ｔｏｒｒと約３０００ｍＴｏｒｒとの間の圧力で行われる、請求項１に記載の方法。
- 処理チャンバー；
前記チャンバー内に配置された基板ホルダー；及び
前記基板ホルダー上の基板を照射するように、約５００ｎｍ未満の波長群に相当する周波数群を有する多周波電磁放射線を前記チャンバー内に生成する電磁放射線源；
を有する処理システム。 - 前記電磁放射線は紫外域の波長群を含む、請求項１９に記載の処理システム。
- 前記電磁放射線は約１２５ｎｍと約５００ｎｍとの間の波長群を含む、請求項１９に記載の処理システム。
- 前記電磁放射線は１５７ｎｍ、１７２ｎｍ、１９３ｎｍ、２２２ｎｍ、２４８ｎｍ、３０８ｎｍ若しくは３５１ｎｍの波長、又はこれらの２つ以上の組み合わせを含む、請求項１９に記載の処理システム。
- 前記電磁放射線の強度は約１０ｍＷ／ｃｍ２と約１０００ｍＷ／ｃｍ２との間である、請求項１９に記載の処理システム。
- 前記電磁放射線の強度は約５０ｍＷ／ｃｍ２と約５００ｍＷ／ｃｍ２との間である、請求項１９に記載の処理システム。
- 前記基板ホルダーは回転する、請求項１９に記載の処理システム。
- 前記処理チャンバーに結合された基板温度制御系を更に有する請求項１９に記載の処理システム。
- 前記基板温度制御系は冷却剤循環系を含む、請求項２６に記載の処理システム。
- 前記基板温度制御系は前記基板を約２００℃と約１０００℃との間の温度範囲内に維持する、請求項２６に記載の処理システム。
- 前記基板温度制御系は前記基板を約４００℃と約７００℃との間の温度範囲内に維持する、請求項２６に記載の処理システム。
- 前記基板温度制御系は基板加熱器を含む、請求項２６に記載の処理システム。
- 前記処理チャンバーに処理ガスを導入するガス供給系を更に有する請求項１９に記載の処理システム。
- 前記ガス供給系によって供給される前記処理ガスは、不活性ガス若しくは希ガス、又はこれらの双方を有する、請求項３１に記載の処理システム。
- 前記処理チャンバーに結合された真空ポンプ系を更に有する請求項１９に記載の処理システム。
- 前記真空ポンプ系は前記処理チャンバー内の圧力を約１０−５Ｔｏｒｒと約３０００ｍＴｏｒｒとの間に維持する、請求項３３に記載の処理システム。
- 基板；及び
前記基板上に配置されたＳｉＮ膜であり、水素を含有するＳｉＮ膜を前記基板上に設ける設置工程と、この設けられたＳｉＮ膜を、水素含有率を低下させてＳｉＮ膜の引張応力を増大させるように、約５００ｎｍ未満の波長群に相当する周波数群を含む多周波電磁放射線に曝す曝露工程とによって形成されたＳｉＮ膜；
を有する半導体デバイス。 - 前記曝露工程前の前記ＳｉＮ膜は約１ＧＰａと約１．５ＧＰａとの間の引張応力を有する、請求項３５に記載の半導体デバイス。
- 前記曝露工程後の前記ＳｉＮ膜は約１．５ＧＰａより大きい引張応力を有する、請求項３６に記載の半導体デバイス。
- 前記曝露工程後の前記ＳｉＮ膜は約１．５ＧＰａと約３ＧＰａとの間の引張応力を有する、請求項３６に記載の半導体デバイス。
- 前記基板は更に、該基板に形成された少なくとも１つのドープト領域及びゲートスタックを含むデバイスを有する、請求項３５に記載の半導体デバイス。
- 前記曝露工程前の前記ＳｉＮ膜は原子百分率で約１０％と約５０％との間の水素を含有する、請求項３５に記載の半導体デバイス。
- 前記曝露工程前の前記ＳｉＮ膜は原子百分率で約２０％と約４０％との間の水素を含有する、請求項３５に記載の半導体デバイス。
- 前記ＳｉＮ膜の厚さは約１００Åと約１μｍとの間である、請求項３５に記載の半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/091,755 | 2005-03-29 | ||
| US11/091,755 US7300891B2 (en) | 2005-03-29 | 2005-03-29 | Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation |
| PCT/US2006/005433 WO2006104583A2 (en) | 2005-03-29 | 2006-02-16 | Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008536303A true JP2008536303A (ja) | 2008-09-04 |
| JP2008536303A5 JP2008536303A5 (ja) | 2009-04-02 |
| JP4886767B2 JP4886767B2 (ja) | 2012-02-29 |
Family
ID=37053842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008504045A Expired - Fee Related JP4886767B2 (ja) | 2005-03-29 | 2006-02-16 | 多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7300891B2 (ja) |
| JP (1) | JP4886767B2 (ja) |
| TW (1) | TWI311809B (ja) |
| WO (1) | WO2006104583A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218266A (ja) * | 2008-03-07 | 2009-09-24 | Sony Corp | 半導体装置およびその製造方法 |
| JP2010531537A (ja) * | 2007-01-19 | 2010-09-24 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253125B1 (en) | 2004-04-16 | 2007-08-07 | Novellus Systems, Inc. | Method to improve mechanical strength of low-k dielectric film using modulated UV exposure |
| US9659769B1 (en) | 2004-10-22 | 2017-05-23 | Novellus Systems, Inc. | Tensile dielectric films using UV curing |
| US7790633B1 (en) | 2004-10-26 | 2010-09-07 | Novellus Systems, Inc. | Sequential deposition/anneal film densification method |
| US7510982B1 (en) | 2005-01-31 | 2009-03-31 | Novellus Systems, Inc. | Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles |
| US8137465B1 (en) | 2005-04-26 | 2012-03-20 | Novellus Systems, Inc. | Single-chamber sequential curing of semiconductor wafers |
| US8454750B1 (en) | 2005-04-26 | 2013-06-04 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
| US8282768B1 (en) | 2005-04-26 | 2012-10-09 | Novellus Systems, Inc. | Purging of porogen from UV cure chamber |
| US8980769B1 (en) | 2005-04-26 | 2015-03-17 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
| US8889233B1 (en) | 2005-04-26 | 2014-11-18 | Novellus Systems, Inc. | Method for reducing stress in porous dielectric films |
| US8398816B1 (en) | 2006-03-28 | 2013-03-19 | Novellus Systems, Inc. | Method and apparatuses for reducing porogen accumulation from a UV-cure chamber |
| JP2007324391A (ja) * | 2006-06-01 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20070296027A1 (en) * | 2006-06-21 | 2007-12-27 | International Business Machines Corporation | Cmos devices comprising a continuous stressor layer with regions of opposite stresses, and methods of fabricating the same |
| US10037905B2 (en) | 2009-11-12 | 2018-07-31 | Novellus Systems, Inc. | UV and reducing treatment for K recovery and surface clean in semiconductor processing |
| US8465991B2 (en) | 2006-10-30 | 2013-06-18 | Novellus Systems, Inc. | Carbon containing low-k dielectric constant recovery using UV treatment |
| US7851232B2 (en) | 2006-10-30 | 2010-12-14 | Novellus Systems, Inc. | UV treatment for carbon-containing low-k dielectric repair in semiconductor processing |
| US7906174B1 (en) | 2006-12-07 | 2011-03-15 | Novellus Systems, Inc. | PECVD methods for producing ultra low-k dielectric films using UV treatment |
| JP5310543B2 (ja) | 2007-03-27 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8242028B1 (en) | 2007-04-03 | 2012-08-14 | Novellus Systems, Inc. | UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement |
| US7622162B1 (en) * | 2007-06-07 | 2009-11-24 | Novellus Systems, Inc. | UV treatment of STI films for increasing tensile stress |
| US8211510B1 (en) | 2007-08-31 | 2012-07-03 | Novellus Systems, Inc. | Cascaded cure approach to fabricate highly tensile silicon nitride films |
| US8426778B1 (en) | 2007-12-10 | 2013-04-23 | Novellus Systems, Inc. | Tunable-illumination reflector optics for UV cure system |
| KR101017043B1 (ko) * | 2008-08-19 | 2011-02-23 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그의 제조방법 |
| US9050623B1 (en) | 2008-09-12 | 2015-06-09 | Novellus Systems, Inc. | Progressive UV cure |
| US8298876B2 (en) * | 2009-03-27 | 2012-10-30 | International Business Machines Corporation | Methods for normalizing strain in semiconductor devices and strain normalized semiconductor devices |
| US8236709B2 (en) | 2009-07-29 | 2012-08-07 | International Business Machines Corporation | Method of fabricating a device using low temperature anneal processes, a device and design structure |
| KR101452977B1 (ko) | 2014-02-27 | 2014-10-22 | 연세대학교 산학협력단 | 트랜지스터, 및 트랜지스터의 스트레인 인가 방법 |
| US10388546B2 (en) | 2015-11-16 | 2019-08-20 | Lam Research Corporation | Apparatus for UV flowable dielectric |
| US9847221B1 (en) | 2016-09-29 | 2017-12-19 | Lam Research Corporation | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing |
| US10490467B2 (en) * | 2017-07-06 | 2019-11-26 | Applied Materials, Inc. | Methods of forming a stack of multiple deposited semiconductor layers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203894A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
| JPH0978245A (ja) * | 1995-09-08 | 1997-03-25 | Canon Inc | 薄膜形成方法 |
| JP2001168325A (ja) * | 1999-12-08 | 2001-06-22 | Nec Corp | 半導体装置、それの製造方法及び製造装置 |
| JP2005310927A (ja) * | 2004-04-20 | 2005-11-04 | Toshiba Corp | 紫外線照射による高品質シリコン窒化膜の成膜方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| US6228563B1 (en) * | 1999-09-17 | 2001-05-08 | Gasonics International Corporation | Method and apparatus for removing post-etch residues and other adherent matrices |
| US6740566B2 (en) * | 1999-09-17 | 2004-05-25 | Advanced Micro Devices, Inc. | Ultra-thin resist shallow trench process using high selectivity nitride etch |
| US6485599B1 (en) * | 2000-07-11 | 2002-11-26 | International Business Machines Corporation | Curing of sealants using multiple frequencies of radiation |
| US6429135B1 (en) * | 2001-01-05 | 2002-08-06 | United Microelectronics Corp. | Method of reducing stress between a nitride silicon spacer and a substrate |
| US8288239B2 (en) * | 2002-09-30 | 2012-10-16 | Applied Materials, Inc. | Thermal flux annealing influence of buried species |
| JP2005527983A (ja) * | 2002-05-29 | 2005-09-15 | 東京エレクトロン株式会社 | データハンドリング、ストレージ及び操作のための方法とシステム |
| US20050217799A1 (en) * | 2004-03-31 | 2005-10-06 | Tokyo Electron Limited | Wafer heater assembly |
-
2005
- 2005-03-29 US US11/091,755 patent/US7300891B2/en not_active Expired - Fee Related
-
2006
- 2006-02-16 JP JP2008504045A patent/JP4886767B2/ja not_active Expired - Fee Related
- 2006-02-16 WO PCT/US2006/005433 patent/WO2006104583A2/en active Application Filing
- 2006-03-28 TW TW095110675A patent/TWI311809B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08203894A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
| JPH0978245A (ja) * | 1995-09-08 | 1997-03-25 | Canon Inc | 薄膜形成方法 |
| JP2001168325A (ja) * | 1999-12-08 | 2001-06-22 | Nec Corp | 半導体装置、それの製造方法及び製造装置 |
| JP2005310927A (ja) * | 2004-04-20 | 2005-11-04 | Toshiba Corp | 紫外線照射による高品質シリコン窒化膜の成膜方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010531537A (ja) * | 2007-01-19 | 2010-09-24 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス |
| JP2009218266A (ja) * | 2008-03-07 | 2009-09-24 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060226518A1 (en) | 2006-10-12 |
| US7300891B2 (en) | 2007-11-27 |
| WO2006104583A2 (en) | 2006-10-05 |
| TW200723487A (en) | 2007-06-16 |
| WO2006104583A3 (en) | 2007-11-08 |
| JP4886767B2 (ja) | 2012-02-29 |
| TWI311809B (en) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4886767B2 (ja) | 多周波電磁放射線を用いて薄膜内の引張応力を増大させる方法 | |
| JP4977686B2 (ja) | 平行電磁放射線を用いて薄膜内の引張応力を増大させる方法 | |
| JP5219815B2 (ja) | 引張応力を有するシリコン酸窒化膜を形成する方法 | |
| KR101350544B1 (ko) | 스트레인드 실리콘 질화물막들의 형성 방법 및 이러한 막들을 포함하는 장치 | |
| US20060228898A1 (en) | Method and system for forming a high-k dielectric layer | |
| CN101523558B (zh) | 用于具有应变含锗层的器件的uv辅助电介质形成 | |
| US20070066084A1 (en) | Method and system for forming a layer with controllable spstial variation | |
| JP2016528734A (ja) | エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置 | |
| KR20090052399A (ko) | 인장 응력 및 압축 응력을 받은 반도체용 재료 | |
| US20070065593A1 (en) | Multi-source method and system for forming an oxide layer | |
| JP2006173327A (ja) | 薄膜トランジスタとその製造方法および製造装置 | |
| US7579287B2 (en) | Surface treatment method, manufacturing method of semiconductor device, and manufacturing method of capacitive element | |
| JP2023106406A (ja) | ３ｄｎａｎｄ応用のためのメモリセルの製造 | |
| JP2024020242A (ja) | メモリ用途のための垂直トランジスタの作製 | |
| US8119540B2 (en) | Method of forming a stressed passivation film using a microwave-assisted oxidation process | |
| US7807586B2 (en) | Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process | |
| US7501352B2 (en) | Method and system for forming an oxynitride layer | |
| US7517812B2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
| US7517818B2 (en) | Method for forming a nitrided germanium-containing layer using plasma processing | |
| US7517814B2 (en) | Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently | |
| US20080150028A1 (en) | Zero interface polysilicon to polysilicon gate for semiconductor device | |
| US11791155B2 (en) | Diffusion barriers for germanium | |
| JP5199954B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |