JP2006173327A - 薄膜トランジスタとその製造方法および製造装置 - Google Patents

薄膜トランジスタとその製造方法および製造装置 Download PDF

Info

Publication number
JP2006173327A
JP2006173327A JP2004363197A JP2004363197A JP2006173327A JP 2006173327 A JP2006173327 A JP 2006173327A JP 2004363197 A JP2004363197 A JP 2004363197A JP 2004363197 A JP2004363197 A JP 2004363197A JP 2006173327 A JP2006173327 A JP 2006173327A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
film
chamber
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363197A
Other languages
English (en)
Inventor
Yoichi Fukumiya
洋一 福宮
Tetsuo Saito
哲郎 齊藤
Tatsumi Shoji
辰美 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004363197A priority Critical patent/JP2006173327A/ja
Priority to US11/302,275 priority patent/US20060124934A1/en
Publication of JP2006173327A publication Critical patent/JP2006173327A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ゲート絶縁膜を平滑化することで移動度の高い薄膜トランジスタが得られるが、抵抗率や絶縁耐圧が低く、信頼性が低い場合が有るという問題があった。本発明は、上記の課題を解決し、移動度が高く、抵抗率や絶縁耐圧が高く、信頼性が高い薄膜トランジスタを提供するものである。
【解決手段】 本発明は、ゲート絶縁膜上に半導体膜が形成された薄膜トランジスタの製造方法であって、ゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面を、ガスクラスターイオンビームを照射することでゲート絶縁膜表面を平滑化する工程とを有することを特徴とする薄膜トランジスタの製造方法である。
【選択図】 図1

Description

本発明は薄膜トランジスタ、およびその製造方法に関する。
従来、液晶表示装置の駆動用の半導体デバイスや、光電変換装置の駆動要の半導体デバイスとして薄膜トランジスタ(TFT:Thin Film Transistor:以下、TFTと略す)が用いられている。その構造は、コプラナー型、スタガー型、逆スタガー型等が提案されている。
このようなTFTには、用途に応じて様々な機能が要求されている。特に近年の大画面、高精細液晶ディスプレイにおいては一画素への書き込みに確保できる時間が短いため薄膜トランジスタの書き込み能力の向上即ち高移動度化が不可欠となってくる。
特許文献1には、液晶フラットディスプレイの駆動デバイスに用いられる逆スタガー型のTFTの、キャリアの移動度を向上させるために、ゲート絶縁膜の少なくとも薄膜トランジスタのチャネル領域と接する界面を平滑化する方法が開示されている。
特許文献1に開示されている方法は、ゲート絶縁膜となるシリコン窒化膜を形成する際のプラズマCVD法の成膜条件を適宜設定することによって、所望の平滑性を達成している。また特許文献2には、凹凸を有するゲート絶縁膜表面にこのゲート絶縁膜とエッチング比が等しい膜を形成しドライエッチングすることによって平坦で平滑性のよいゲート絶縁膜を形成する技術が開示されている。
また、プラスチックまたはガラスモールド用の金型表面を研磨する超精密研磨加工方法や、光学用金属ミラー、ガラス基板、セラミック基板をガスクラスターイオンビームにより研磨する超精密研磨加工方法に関しては特許文献3に記載されている。
特開平06−045605号公報 特開平05−013763号公報 特開平08−120470号公報
特許文献1に記載の薄膜トランジスタの製造方法は、ゲート絶縁膜である窒化シリコン膜の平滑性に由来する移動度の高い薄膜トランジスタを製造できるものの、該窒化シリコン膜のSiに対するNの体積比率が低いため、抵抗率や絶縁耐圧が低く、信頼性が低い場合が有るという問題があった。
また、特許文献2に記載のゲート絶縁膜形成方法は、ゲート絶縁膜の平滑化に際し、絶縁膜表面に例えばシラノール系化合物をスピン塗布するため、ゲート絶縁膜と半導体層との界面を清浄に保つ事ができないためリーク電流増加する、あるいは薄膜トランジスタが所望の特性を得ることができない場合があった。また、通常のドライエッチング法によりスピン塗布法により形成した膜とともにゲート絶縁膜をエッチングして平坦化する場合、ゲート絶縁膜の膜厚に対して一分あたりのエッチング速度が1桁から2桁も大きいため膜厚の制御が難しい。
そこで、本発明の目的は高移動度で信頼性の高い薄膜トランジスタとその製造方法を提供することである。
前述の課題を鑑みて、本発明はゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にチャネル領域を提供するための半導体膜を形成する工程とを含む薄膜トランジスタの製造方法であって、前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜表面を、ガスクラスターイオンビームを照射することによって平滑化する工程と、を含むことを特徴とする薄膜トランジスタの製造方法を特徴とする。
本発明によれば、薄膜トランジスタのゲート絶縁膜の平滑化に際して、塊状の原子集団であるクラスターをイオンビームとして照射するので1原子あたりのエネルギーが小さく、ゲート絶縁膜表面に損傷を与えることなく、ゲート絶縁膜と半導体膜との界面におけるトラップ準位が低減して薄膜トランジスタの信頼性を向上させることができる。
本発明に基づく薄膜トランジスタの製造方法を工程と共に図面を用いて詳細に説明する。
本発明の薄膜トランジスタの製造方法は、絶縁膜とチャネルを提供する半導体層の界面を平滑にするために、ガスクラスターイオンビームを照射するものである。このとき照射するガス種としては、様々なものを使用することが可能であるが、特に、酸素、窒素または亜酸化窒素を照射するのが好ましい。
ソースガスとして酸素、窒素または亜酸化窒素を用いたガスクラスターイオンビームを絶縁膜上に照射すると、ゲート絶縁膜の平滑化を実現すると共に、表面の不結合手を終端し界面のトラップ準位を減少させる事ができるので、薄膜トランジスタの信頼性も向上する。
ソースガスとしては、希ガスを用いることも可能である。この場合にはアルゴン、クリプトン、キセノン等が使用できるが、製造においては安価なアルゴンを用いることが好適である。他に、酸素、窒素、亜酸化窒素、アルゴン、クリプトンおよびキセノンからなる群より任意のガスを選択混合して用いても構わない。また、クラスターの生成を促進する目的で冷却効率を高めるために、これらのガスに例えばヘリウム、ネオン、水素のようなクラスターを生成しにくいガスを混合して用いる事もある。以下実施例において本発明の構成に関して詳細に述べる。
(実施例1)
図1に本実施例の製造方法を説明するための断面図を示す。図1(a)において、絶縁性の基板101上にバリアー層102とゲート電極103を形成する。このバリアー層は基板から素子側への不純物の拡散を防ぐためのもので、必要に応じて設けられる。製造方法は、通常の方法を用い、バリアー層102を形成後、ゲート電極103となる絶縁膜をバリアー膜上に成膜し、通常のフォトリソグラフィー技術を用いて、ゲート電極103を形成する。バリアー層としては、シリコン酸化膜、シリコン窒化膜等が用いられ、その膜厚は50〜200nm程度でよい。ゲート電極としては膜厚50nm〜500nm、より好ましくは70nm〜200nmであって、材料としてはAl、Cr、W、Mo、Ti、Ta、AlTi、AlNd等の導電性材料の少なくとも1層で形成された膜が用いられる。
続いて、図1(b)に示すように、ゲート絶縁膜104として窒化シリコン膜を150nmの厚さにPECVD(Plasma Enhanced Chemical Vapor Deposition)法で成膜した。このとき、流入するガスとしてはモノシランとアンモニアと窒素との流量比を1:5:35とした。
ゲート絶縁膜に関して、誘電率の高い窒化シリコンが最も好ましいが、絶縁性により優れる酸化シリコンあるいは酸窒化シリコンでもよい。なお、ゲート絶縁膜としては上述のシリコン化合物に限らず例えば、タンタル、アルミニウム、ジルコニウム、ハフニウム、チタンなどの金属の酸化物、窒化物、酸窒化物でもよい。また、上記の種々の酸化物、窒化物、酸窒化物を任意に積層した構造としても構わない。
その後、ゲート絶縁膜を成膜した基板にガスクラスターイオンビーム105を照射する。ガスクラスターイオンビーム(GCIB:Gas Cluster Ion Beam:以下GCIB照射と略す)の条件は5keVのエネルギーに加速した酸素クラスターイオンを7×1015ions/cm2のドーズ量となるように30分照射した(図1(c)参照)。
図2はドーズ量と表面粗さの関係、およびドーズ量と薄膜トランジスタを形成した際のキャリアの移動度との関係を示すものである。表面粗さに関しては、AFMにより表面の凹凸を検出することによってRmsの値として示しており、キャリア移動度に関しては、一般的に用いられる方法でよく、例えば、電界Eと磁場Bを印加した場合に発生するホール効果の測定を利用したものが一般的である。この方法は、ホール効果の測定と、導電率σ=e・n・μ(e:電子電荷)の関係式に当てはめ、キャリア移動度μを算出するものである。なお、導電率σは通常の測定方法によって求められた既知の値である。照射後のゲート絶縁膜の表面粗さは0.28nmRMSであった。また、窒化シリコン膜の表面から4nmの深さまでは酸化シリコン膜となっていた。
次に図1(d)に示すように、半導体膜106としてアモルファス水素化シリコンを50nmの厚さに、不純物ドープ層107としてリンをドープしたn+アモルファス水素化シリコンを30nmの厚さにそれぞれPECVDで成膜した。
半導体膜106としては、アモルファス水素化シリコン以外に、アモルファスシリコンや多結晶シリコンを使うこともできる。
以上、ゲート絶縁膜の形成から半導体膜の形成までの間、絶縁膜と半導体膜との界面を大気にさらすことなく形成した。
図8は、ゲート絶縁膜の形成から半導体膜の形成までの間、絶縁膜と半導体膜との界面を大気にさらすことなく製造するための薄膜トランジスタ製造装置の概略構成図である。図8において、701、702は成膜室、703はガスクラスターイオン照射室、704はアンロードロック、705はロードロック、706は加熱室、707は搬送室である。
図8の薄膜トランジスタ製造装置の構成は、搬送室707の外周囲に、成膜室701、成膜室702、ガスクラスターイオン照射室703、アンロードロック704、ロードロック705、加熱室706が配置され、ロードロック705には、基板を薄膜トランジスタ製造装置外から搬入するための入り口となる不図示のシャッター(以下、シャッターは全て図面上には示していない。)と基板を搬送室707へ搬入するための出口となるシャッターが設けられている。アンロードロック704には、基板を搬送室707から搬入するための入り口となるシャッターと基板を搬出するための出口となるシャッターが設けられている。搬送室707との外周囲に形成された、アンロードロック704およびロードロック705以外の成膜室701、成膜室702、ガスクラスターイオン照射室703および加熱室706には、上記の各室と搬送室707との間で基板を搬入および搬出するためのシャッターが設けられている。更に、搬送室707、成膜室701、成膜室702、ガスクラスターイオン照射室703、アンロードロック704、ロードロック705および加熱室706の各々には減圧のための減圧ポンプ(不図示)が設けられ減圧できるようになっている。
シャッターは、搬送室707の外周囲に、成膜室701、成膜室702、ガスクラスターイオン照射室703、アンロードロック704、ロードロック705および加熱室706を気密可能な構造をしている。
次に、薄膜トランジスタ製造装置の動作の概略を説明する。成膜室701、成膜室702、ガスクラスターイオン照射室703、アンロードロック704、ロードロック705、加熱室706および搬送室707は、シャッター(基板101の出入り口:不図示)が設けられ、各々に減圧ポンプにより減圧可能な気密室となっている。通常、成膜室701、成膜室702、ガスクラスターイオン照射室703、アンロードロック704、ロードロック705、加熱室706および搬送室707は減圧されている。
尚、基板を搬送する搬送装置も図面には記載していないが、通常の搬送装置を用いることができることは言うまでもない。
ロードロック705には、外部から表面にバリアー層102とゲート電極103が形成された基板(以下、基板と略す)101を搬入するための入り口(不図示)が設けられ、ロードロック705に基板101が搬入されると、ロードロック705を、減圧ポンプ(不図示)を用いて減圧し、その後、ロードロック705の搬送室707側に設けられた出口(不図示)から基板101を搬送室に搬送する。搬送された基板は、成膜室701に設けられたシャッターから成膜室701に搬送され、ゲート絶縁膜104が基板101の表面に成膜される。その後、基板101は成膜室701のシャッターから搬送室707、ガスクラスターイオン照射室703のシャッターを経由し、ガスクラスターイオン照射室703に搬送される。基板101の表面にガスクラスターイオンを照射した後、基板101をガスクラスターイオン照射室703のシャッターから搬送室707、成膜室702のシャッターを経由して成膜室702に搬送する。ここで半導体膜106および不純物ドープ層107を基板101上に成膜し、その後、成膜室702のシャッターから搬送室707へ搬送する。続いてアンロードロック704の入り口からアンロードロック704へ搬送し、アンロードロック704を大気圧まで加圧した後、アンロードロック704から基板101を搬出することで前述のゲート絶縁膜104の成膜から半導体膜106・不純物ドープ層107の成膜までを、基板を大気中に曝すことなく形成することができる。
尚、成膜に搬送する前に必要に応じて加熱室706で予め基板を所望の温度に加熱しておくと、製造時間が短縮されて好ましい。また、アンロードロック704は、基板を搬出した後、次の基板の搬入までに減圧されることは言うまでもない。
尚、図面は示さないが、ロードロック−成膜室−ガスクラスターイオン照射室−成膜室−アンロードロックの順に直列に配置し、基板をロードロックからアンロードロックに順次搬送しながら、ゲート絶縁膜の成膜、ガスクラスターイオン照射、半導体膜・不純物ドープ層の成膜の順に行うことができることは言うまでもない。
上述の各室を直列に配置した場合、成膜室とガスクラスターイオン照射室とは直接結合しているが、搬送室を設けた場合のように、各室の間に減圧室を設け、ガスを排気した後に基板を搬送することも可能である。
最後に、図1(e)に示すようにソース・ドレイン電極108を形成してボトムゲート型の薄膜トランジスタを形成した。
このような方法で形成された薄膜トランジスタは、ゲート絶縁膜と半導体膜との界面が平滑かつ清浄であるため、図2に示すように移動度が向上した。尚、本実施例では7×1015ions/cm2のドーズ量を照射したが、ゲート絶縁膜表面の均質化のため5×1015ions/cm2以上照射するのが好ましく、ドーズ量の上限値としては1×1016ions/cm2以下の範囲にドーズ量を設定するのが好ましい。これは、ドーズ量が1×1016ions/cm2を超えると、入射エネルギーにもよるが、例えば5keVで加速した場合には、1時間近く照射する必要があり、スループットが悪くなるためである。
このような値に設定することによって、薄膜トランジスタのキャリア移動度を0.8cm2/V・s以上とすることが可能となり、高性能な薄膜トランジスタを提供することが可能となる。また、窒化シリコン膜のN/Si比が向上するので、信頼性が向上した。
さらに、窒化シリコン膜表面4nmが酸化シリコン膜となったことで誘電率を低下させることなく絶縁性が向上する(図7参照)ので、信頼性が向上した。
以下に述べる実施例においてもGCIB照射により本例と同様に絶縁性が向上した。
ここでガスクラスターイオンビームに関して説明する。ガスクラスターとは、常温で気体状物質の数百〜数千程度の原子集団または分子集団であるクラスターを形成し、この集団をイオン化して加速電圧によって加速するものである。
通常のイオンビーム(モノマー)と比較して、総エネルギーは等しいが各原子(分子)が持つエネルギーが低く、はるかに大きな質量と運動量を有しており、加工物に衝突した場合に、ラテラルスパッタの効果も併せ持つことから、通常のイオンビームによる加工よりも高い平滑性を実現することが可能となる。
(実施例2)
本実施例において、実施例1と同様の場合には説明を省略する。
本実施例においても、図1において説明したような工程で薄膜トランジスタを形成する。本実施例においてはガスクラスターイオンのガス種として窒素を用いている。ゲート絶縁膜を成膜した基板をガスクラスターイオンビーム照射室で5keVのエネルギーに加速した窒素クラスターイオンを7×1015ions/cm2のドーズ量照射した(図3参照)。照射後のゲート絶縁膜の表面粗さは0.3nmRMSであった。
上記の方法で製造した薄膜トランジスタはゲート絶縁膜と半導体膜との界面が平滑かつ清浄であるため、移動度が向上した。また、窒化シリコン膜のN/Si比が向上するので、信頼性が向上した。この信頼性の向上は、ガスクラスターイオンビームの照射により特に窒化シリコン膜表面においてN/Si比が向上していることも要因である。尚、本実施例では7×1015ions/cm2のドーズ量を照射したが、ゲート絶縁膜表面の均質化のため5×1015ions/cm2以上1×1016ions/cm2以下の範囲にドーズ量を設定するのが好ましい。
(実施例3)
本実施例においては、ゲート絶縁膜として酸化シリコン膜を用いている。PECVDにてゲート絶縁膜としての酸化シリコン膜を形成する際に流入するガス種をTEOS(Tetra Ethyl Ortho Silicate)と酸素との流量比を1:20としておこなった。このときの膜厚は150nmである。その後、ゲート絶縁膜を成膜した基板をガスクラスターイオンビーム照射室で5keVのエネルギーに加速した酸素クラスターイオンを7×1015ions/cm2のドーズ量照射した(図4参照)。照射後のゲート絶縁膜の表面粗さは0.23nmRMSであった。
上記の方法で製造した薄膜トランジスタはゲート絶縁膜と半導体膜との界面が平滑かつ清浄であるため、移動度が向上した。また、ガスクラスターイオンビームの照射により特に酸化シリコン膜と半導体膜との界面において、酸化シリコン膜のO/Si比が向上するので、信頼性が向上した。尚、本実施例では7×1015ions/cm2のドーズ量を照射したが、ゲート絶縁膜表面の均質化のため6×1015ions/cm2以上1×1016ions/cm2以下の範囲にドーズ量を設定するのが好ましい。このような値に設定することにより、やはり、薄膜トランジスタのキャリア移動度を0.8cm2/V・s以上とすることが可能となる。
(実施例4)
本実施例においては、ゲート絶縁膜として酸窒化シリコン膜を用いている。ゲート絶縁膜104として酸窒化シリコン膜を150nmの厚さにPECVDで成膜した。このとき、モノシランと亜酸化窒素との流量比を2:3とした。その後、ゲート絶縁膜を成膜した基板をガスクラスターイオンビーム照射室で5keVのエネルギーに加速した亜酸化窒素クラスターイオンを7×1015ions/cm2のドーズ量照射した(図5)。照射後のゲート絶縁膜の表面粗さは0.26nmRMSであった。
上記の方法で製造した薄膜トランジスタはゲート絶縁膜と半導体膜との界面が平滑かつ清浄であるため、移動度が向上した。また、ガスクラスターイオンビームの照射により特に酸窒化シリコン膜表面の(O,N)/Si比が向上するので、信頼性が向上した。尚、本実施例では7×1015ions/cm2のドーズ量を照射したが、ゲート絶縁膜表面の均質化のため5×1015ions/cm2以上1×1016ions/cm2以下の範囲にドーズ量を設定するのが好ましい。このような値に設定することにより、やはり、薄膜トランジスタのキャリア移動度を0.8cm2/V・s以上とすることが可能となる。
(実施例5)
本実施例においては、実施例1の形態に対してゲート絶縁膜表面に照射するガスクラスターイオンのガス種をアルゴンとした。ゲート絶縁膜を成膜した基板をガスクラスターイオンビーム照射室で3keVのエネルギーに加速したアルゴンクラスターイオンを1×1016ions/cm2のドーズ量照射した(図6)。照射後のゲート絶縁膜の表面粗さは0.33nmRMSであった。
次に半導体膜106としてアモルファス水素化シリコンを50nmの厚さにPECVDで成膜した。以上、ゲート絶縁膜と半導体膜との界面を形成する工程は図8に示す薄膜トランジスタ製造装置を用い、該界面を大気にさらすことなく形成した。
そして、ドープ層107とソース・ドレイン電極108を形成してボトムゲート型の薄膜トランジスタを製造した。
上記の方法で製造した薄膜トランジスタはゲート絶縁膜と半導体膜との界面が平滑かつ清浄であるため、移動度が向上した。また、窒化シリコン膜のN/Si比が向上するので、信頼性が向上した。尚、本実施例では1×1016ions/cm2のドーズ量を照射したが、ゲート絶縁膜表面の均質化のため7×1015ions/cm2以上1.3×1016ions/cm2以下の範囲にドーズ量を設定するのが好ましい。このような値に設定することにより、やはり、薄膜トランジスタのキャリア移動度を0.8cm2/V・s以上とすることが可能となる。
本発明に基づく薄膜トランジスタの製造工程を示す図。 窒化シリコンに酸素クラスターイオンを照射したときの表面粗さと移動度の変化を示す図。 窒化シリコンに窒素クラスターイオンを照射したときの表面粗さと移動度の変化を示す図。 酸化シリコンに酸素クラスターイオンを照射したときの表面粗さと移動度の変化を示す図。 酸窒化シリコンに亜酸化窒素クラスターイオンを照射したときの表面粗さと移動度の変化を示す図。 窒化シリコンにアルゴンクラスターイオンを照射したときの表面粗さと移動度の変化を示す図。 本発明に基づくガスクラスターイオンビーム照射によるリーク電流の低減と絶縁破壊電圧の向上。 本発明に基づく薄膜トランジスタの製造装置を示す図。
符号の説明
101 基板
102 バリアー層
103 ゲート電極
104 ゲート絶縁膜
105 クラスターイオン
106 半導体膜
107 ドープ層
108 ソース・ドレイン電極

Claims (7)

  1. ゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にチャネル領域を形成するための半導体膜を形成する工程とを含む薄膜トランジスタの製造方法であって、前記ゲート絶縁膜を形成する工程と、その後、前記ゲート絶縁膜表面を、ガスクラスターイオンビームを照射することによって平滑化する工程とを有することを特徴とする薄膜トランジスタの製造方法。
  2. 前記ゲート絶縁膜が窒素、酸素の少なくとも1種類の元素を含む化合物であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記ガスクラスターイオンビームのソースガスが酸素、窒素、亜酸化窒素、アルゴン、クリプトンおよびキセノンからなる群から選ばれた少なくとも1種類以上のガスであることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 前記ゲート絶縁膜の平滑化後に、該平滑化面を大気にさらさないことを特徴とする請求項1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。
  5. 請求項1〜4のいずれか1項に記載の製造方法によって形成されたことを特徴とする薄膜トランジスタ。
  6. 基板上に所望の膜を形成するための成膜室と、該成膜室によって形成された膜表面を平滑化するためのガスクラスターイオンビーム照射室とを有し、前記成膜室と照射室とが連結されていることを特徴とする半導体デバイスの製造装置。
  7. 更に、前記成膜室と前記照射室とが、前記基板を真空中で搬送するための搬送室を介して連結されていることを特徴とする請求項6記載の半導体デバイスの製造装置。
JP2004363197A 2004-12-15 2004-12-15 薄膜トランジスタとその製造方法および製造装置 Pending JP2006173327A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004363197A JP2006173327A (ja) 2004-12-15 2004-12-15 薄膜トランジスタとその製造方法および製造装置
US11/302,275 US20060124934A1 (en) 2004-12-15 2005-12-14 Thin film transistor, production method and production apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363197A JP2006173327A (ja) 2004-12-15 2004-12-15 薄膜トランジスタとその製造方法および製造装置

Publications (1)

Publication Number Publication Date
JP2006173327A true JP2006173327A (ja) 2006-06-29

Family

ID=36582764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363197A Pending JP2006173327A (ja) 2004-12-15 2004-12-15 薄膜トランジスタとその製造方法および製造装置

Country Status (2)

Country Link
US (1) US20060124934A1 (ja)
JP (1) JP2006173327A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
WO2011080957A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795363B1 (ko) * 2006-11-24 2008-01-17 삼성전자주식회사 반도체 소자의 도전성 배선 및 이의 형성방법과 이를구비하는 플래시 메모리 장치 및 이의 제조 방법
US7749849B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
US7905199B2 (en) * 2008-06-24 2011-03-15 Tel Epion Inc. Method and system for directional growth using a gas cluster ion beam
US9103031B2 (en) * 2008-06-24 2015-08-11 Tel Epion Inc. Method and system for growing a thin film using a gas cluster ion beam
US20090314963A1 (en) * 2008-06-24 2009-12-24 Tel Epion Inc. Method for forming trench isolation
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8304033B2 (en) * 2009-02-04 2012-11-06 Tel Epion Inc. Method of irradiating substrate with gas cluster ion beam formed from multiple gas nozzles
US8097860B2 (en) * 2009-02-04 2012-01-17 Tel Epion Inc. Multiple nozzle gas cluster ion beam processing system and method of operating
US20100193898A1 (en) * 2009-02-04 2010-08-05 Tel Epion Inc. Method for forming trench isolation using gas cluster ion beam processing
US7968422B2 (en) * 2009-02-09 2011-06-28 Tel Epion Inc. Method for forming trench isolation using a gas cluster ion beam growth process
US8877299B2 (en) * 2009-03-31 2014-11-04 Tel Epion Inc. Method for enhancing a substrate using gas cluster ion beam processing
US7982196B2 (en) * 2009-03-31 2011-07-19 Tel Epion Inc. Method for modifying a material layer using gas cluster ion beam processing
US20110084214A1 (en) * 2009-10-08 2011-04-14 Tel Epion Inc. Gas cluster ion beam processing method for preparing an isolation layer in non-planar gate structures
US8237136B2 (en) * 2009-10-08 2012-08-07 Tel Epion Inc. Method and system for tilting a substrate during gas cluster ion beam processing
US8048788B2 (en) * 2009-10-08 2011-11-01 Tel Epion Inc. Method for treating non-planar structures using gas cluster ion beam processing
US20110318502A1 (en) * 2009-12-24 2011-12-29 Spp Process Technology Systems Uk Limited Methods of depositing sio2 films
US8173980B2 (en) 2010-05-05 2012-05-08 Tel Epion Inc. Gas cluster ion beam system with cleaning apparatus
US8338806B2 (en) 2010-05-05 2012-12-25 Tel Epion Inc. Gas cluster ion beam system with rapid gas switching apparatus
US8481340B2 (en) 2010-06-16 2013-07-09 Tel Epion Inc. Method for preparing a light-emitting device using gas cluster ion beam processing
US9236443B2 (en) 2012-09-11 2016-01-12 University Of Florida Research Foundation, Incorporated High electron mobility transistors having improved reliability
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
US9540725B2 (en) 2014-05-14 2017-01-10 Tel Epion Inc. Method and apparatus for beam deflection in a gas cluster ion beam system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501828B2 (ja) * 1987-06-09 1996-05-29 三菱電機株式会社 薄膜蒸着装置
JP3318186B2 (ja) * 1995-05-19 2002-08-26 科学技術振興事業団 ガスクラスターの形成方法と薄膜形成方法
US6416820B1 (en) * 1999-11-19 2002-07-09 Epion Corporation Method for forming carbonaceous hard film
US6635883B2 (en) * 1999-12-06 2003-10-21 Epion Corporation Gas cluster ion beam low mass ion filter
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells
US7064927B2 (en) * 2002-05-13 2006-06-20 Hitachi Global Storage Technologies Netherlands B.V. Disk, method for making it free of asperities utilizing a step of exposing a surface of the disk to a gas cluster ion beam and disk drive unit for using the disk

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
WO2011080957A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
US8717340B2 (en) 2009-12-29 2014-05-06 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, and display apparatus
JP2015062223A (ja) * 2013-08-23 2015-04-02 株式会社半導体エネルギー研究所 半導体装置
US10355136B2 (en) 2013-08-23 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20060124934A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP2006173327A (ja) 薄膜トランジスタとその製造方法および製造装置
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US7300891B2 (en) Method and system for increasing tensile stress in a thin film using multi-frequency electromagnetic radiation
CN1161828C (zh) 制造绝缘薄膜的方法
US5811323A (en) Process for fabricating a thin film transistor
JP2004111447A (ja) 半導体装置及びその製造方法
US7394130B2 (en) Transistor and method for manufacturing the same
US7265066B2 (en) Method and system for increasing tensile stress in a thin film using collimated electromagnetic radiation
JP3491903B2 (ja) 薄膜半導体装置の製造方法
TW200402801A (en) Material for electronic device and process for producing the same
US20050106894A1 (en) Semiconductor device and method for fabricating same
KR20090004309A (ko) 반도체 소자 및 그 제조방법
TW200913062A (en) Semiconductor device manufacturing method and substrate processing apparatus
US6939816B2 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
US20070082503A1 (en) Method of fabricating a dielectric layer
JP3510973B2 (ja) 薄膜半導体装置の製造方法
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP4023367B2 (ja) 半導体膜形成方法、及び半導体膜製造方法
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP2001244259A (ja) 絶縁体薄膜を製造する方法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
Nakata et al. Rapid Low Temperature Photo Oxidation Processing for Advanced Poly-Si TFTs
JP2003178990A (ja) 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ