JP4416354B2 - 半導体装置の製造方法とその製造装置 - Google Patents
半導体装置の製造方法とその製造装置 Download PDFInfo
- Publication number
- JP4416354B2 JP4416354B2 JP2001197839A JP2001197839A JP4416354B2 JP 4416354 B2 JP4416354 B2 JP 4416354B2 JP 2001197839 A JP2001197839 A JP 2001197839A JP 2001197839 A JP2001197839 A JP 2001197839A JP 4416354 B2 JP4416354 B2 JP 4416354B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- gate insulating
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、新規な半導体装置の製造方法とその製造装置に係わり、特にゲート絶縁膜を有するＭＩＳ型トランジスタ素子の製造方法とその製造装置に関する。
【０００２】
【従来の技術】
近年、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子の微細化は０．１μｍ未満のゲート長まで目前に迫っている状況である。このような微細化に伴ってＭＩＳトランジスタ素子のゲート絶縁膜の材料として、比誘電率が３．９のＳｉＯ2に代って約２５のＺｒＯ2、１０のＡｌ2Ｏ３、８０のＴｉＯ2等を用いることが検討されている。これらの材料は比誘電率が高いためにＳｉＯ2と同一のゲート容量を得るために物理膜厚を約６倍、２．５倍、２０倍程度厚くすることができる。このためにスケーリング則に従って素子を微細化した場合にも、ゲート絶縁膜中の直接トンネリングによるゲート／基板間のリーク電流を抑えられると考えられる。
【０００３】
特開平８−５１２２０号公報には、酸素雰囲気中でのスパッタ法によってゲート絶縁膜を形成することが示されているが、有機金属ガスによる特定の製法は全く開示されていない。
【０００４】
【発明が解決しようとする課題】
ところが、これらの高誘電体材料を通常の有機金属原料と酸素反応ガスによるＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成した場合に、どうしても酸素反応ガスによってＳｉ単結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ2膜を形成しやすく、その結果ゲート絶縁膜全体の容量を低下する問題点があった。
【０００５】
上記低誘電体層のＳｉＯ2の形成を抑制するために、通常の有機金属原料と酸素反応ガスによるＭＯＣＶＤ法を用いて、低温成膜することによりＳｉＯ２の形成を抑制しようとすると、原料に含まれる炭素や水素が多く絶縁膜中に残留し、膜質の低下や高い誘電率が得られにくい問題があった。
【０００６】
更に従来技術では、所定の膜厚を成膜後に熱処理を行なっているが、膜中に残留する炭素や水素が熱処理により膜外に放出されるため空隙が生じ、膜の密度が低下する問題があった。また、そのため、ゲート絶縁膜表面の凹凸が大きくなる問題も生じた。
【０００７】
本発明の目的は、界面でのＳｉＯ2の生成を抑制し、絶縁膜中に残留する不純物元素を除去することにより高容量でかつリーク電流を抑えた半導体装置の製造方法とその製造装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造方法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする。
【０００９】
又、本発明は、より具体的には、シリコン単結晶基板上に、素子分離絶縁膜を形成する工程と、ゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有する半導体装置の製造方法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする。
【００１０】
前記還元雰囲気ガスが、水素又は触媒水素であること、前記ゲート絶縁膜がＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎは希土類元素）の１種類以上からなること、前記有機金属をテトラヒドロフラン、トルエン、ヘキサン、オクタン及びアルコール類の１種以上の溶剤に溶解し、その溶液を用いる液体搬送気化有機金属化学気相成長法によって前記ゲート絶縁膜を形成することが好ましい。
【００１１】
即ち、本発明の特徴は、シリコン単結晶基板を母材としたＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子において、ゲート絶縁膜をＣＶＤ原料と酸素ガスを利用して低温で成膜する工程と還元雰囲気ガスでの熱処理する工程を交互に行なうことにある。
【００１２】
本発明によれば、まず低温で成膜することによりＳｉ単結晶とゲート絶縁膜界面にＳｉＯ2の形成を抑制することができる。ゲート絶縁膜を成膜する時の基板加熱温度は、３００℃〜４００℃で行なうのが好ましい。
【００１３】
次に、還元雰囲気ガスでの熱処理により膜中に残留した炭素や水素を除去することが可能である。この時の熱処理温度は、４００〜５００℃で行なうことにより、効率良く不純物を除去することが可能である。５００℃より高い温度で行なうと、ゲート絶縁膜の還元反応が生じて耐電圧特性の低下が生じる。また４００℃より低い温度では、不純物元素がゲート絶縁膜中に残留し誘電率の低下が生じる恐れがある
また、還元雰囲気熱処理において、急速昇温加熱を用いるとより、さらに効果的に不純物が除去することが可能となる。
本発明は、上記成膜と還元処理を交互に行なうことにより、界面でのＳｉＯ２の生成を抑制し、かつ不純物を除去することにより高容量でかつリーク電流を抑えたＭＩＳ型トランジスタ素子を得ることができる。
【００１４】
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造装置おいて、前記シリコン単結晶基板上に前記ゲート絶縁膜となる酸化物層を形成する成膜室と前記酸化物層を形成後の前記シリコン単結晶基板を還元雰囲気中で熱処理する熱処理室とを備え、前記成膜室は有機金属ガスと酸化性ガスとを導入するシャワーヘッド、前記シリコン単結晶基板を載置し加熱する基板加熱用ヒータ及び前記成膜室を排気する真空排気装置を有し、前記熱処理室は前記還元ガスを導入する還元ガス導入手段、前記熱処理室を排気する真空排気装置、前記シリコン単結晶基板を載置する台及び前記基板を加熱する基板加熱用ヒータ、を有し、前記シリコン単結晶基板を前記成膜室と熱処理室との間で繰り返し搬送し、前記成膜室での酸化物層の形成と前記熱処理室での還元雰囲気中による熱処理とを繰り返して前記ゲート絶縁膜が形成されることを特徴とする。
【００１５】
【発明の実施の形態】
（実施例１）
図１に本発明のプロセスを示す。本発明では、ＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜し、次いで還元雰囲気ガスで熱処理を行う。この成膜と熱処理を所定の膜厚になるように繰り返し行い、ゲート絶縁膜を作製することを特徴とする。
【００１６】
図２は、本発明に係るゲート絶縁膜を形成する半導体製造装置の断面図である。本発明では、ゲート絶縁膜を成膜する為の成膜室２１と還元雰囲気熱処理をする為の熱処理室２２を備えたものである。成膜室２１にてゲート絶縁膜を成膜後、熱処理室２２に搬送し、還元雰囲気中での熱処理を行なう。
【００１７】
本発明に係るゲート絶縁膜を形成する半導体製造装置は、成膜室２１が有機金属ガスと酸化性ガスとを導入するシャワーヘッド２３、シリコン単結晶基板を載置し加熱する基板加熱用ヒータ２５及び成膜室２１を排気する真空排気装置を有し、又、熱処理室２２が還元ガスを導入する還元ガス導入手段、熱処理室２２を排気する真空排気装置、シリコン単結晶基板を載置する台２６及び基板を加熱する基板加熱用ランプを有する。
【００１８】
Ｓｉ単結晶基板は、ｐ−ｔｙｐｅで（１００）面方位、抵抗率１０〜１５Ω・ｃｍの基板である。前記基板に、素子分離領域を深さ約０．４μｍの溝を形成した後にＣＶＤ−ＳｉＯ2膜を全面成膜し、次にＣＭＰで平坦化させて作製した。
【００１９】
次にゲート絶縁膜となるＺｒＯ ２ 膜を作製するために、Ｚｒ（ｔ−ＯＣ ４ Ｈ ９ ） ４ （Ｔｅｔｒａｔｅｒｔｉａｒｙｂｕｔｏｘｙ ｚｉｒｃｏｎｉｕｍ）有機金属をＣ ４ Ｈ ８ Ｏ（テトラヒドロフラン）の溶剤に０．０５〜０．２５ｍｏｌ／ｌの濃度で調合してＣＶＤ原料とした。ＣＶＤ原料は液体マスフローコントローラーを用いて０．１〜３ｓｃｃｍの速度で供給した。気化器の温度を１００〜２００℃に設定してＣＶＤ原料を一気に液体からガスにした後、Ａｒガス１９８〜５００ｓｃｃｍで搬送した。次にＣＶＤ原料／Ａｒガスと酸素反応ガス２〜８００ｓｃｃｍを混合した後、反応容器に導入した。反応容器の圧力を０．０１〜５０ｔｏｒｒとし、成膜温度を３５０℃の条件で成膜した。
【００２０】
次に、前記ゲート絶縁膜を水素ガスを用いて還元雰囲気熱処理を行った。熱処理条件は、４５０℃で１０分間、急速昇温である。
【００２１】
熱処理したゲート絶縁膜上に、図１に示す工程のように上記成膜方法でＺｒＯ2膜を成膜し、前記還元雰囲気熱処理を繰り返し行い膜厚２０ｎｍのＺｒＯ2膜を成膜した。
【００２２】
比較として、前記基板上に上記成膜方法を用いて膜厚２０ｎｍのＺｒＯ2膜を成膜し、水素雰囲気中で熱処理したＺｒＯ2膜を作製した。図３に膜中の不純物分析結果を示す。本発明は比較用試料より、膜中の不純物が1/１０以下と大幅に減少していた。また、断面を観察した結果、比較用試料は、ＺｒＯ2膜中に空隙が多数観察されたのに対して、本発明では、緻密化していた。
【００２３】
次にゲート電極となる多結晶Ｓｉ膜を３００ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐチャンネル領域にはボロンをそれぞれ注入し、８００℃、１０〜３０ｍｉｎの窒素雰囲気中熱処理して活性化した。ゲート電極は多結晶Ｓｉ膜を通常のホトリソグラフィー法を用いてパターニングし、セルフアラインにてＲＩＥによりエッチングして形成した。また同様にゲート絶縁膜もＺｒＯ2を加工して形成した。次にゲート電極をマスクしてソース/ドレイン領域に周期率表の第５族の原子（Ｐ，Ａｓ，Ｓｂ）或いは第３族の原子（Ｂ，Ａｌ，Ｇａ，Ｉｎ）のイオン注入を行い、８００℃、３０ｓｅｃのＡｒ中熱処理を施す事により低抵抗の拡散域を形成した。次にＣＶＤ法によりＳｉＯ2保護膜を形成した。
【００２４】
さらにソース/ドレイン上にスルーホールを作製した後、ＣＶＤ法によりＷ−プラグ電極を作製した。最後にＡｌ配線をＷ−プラグ上に作製してＭＩＳ型トランジスタ素子を作製した。片方のＡｌ配線をアースにして、ゲート電極に−２〜２Ｖ変化させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ2換算膜厚）を算出した。その結果を図４に示す。１０〜３０ｎｍ膜厚間でＺｒＯ2データの最小２乗法から求めた勾配は誘電率を意味し、約２０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜であるＺｒＯ2とＳｉ単結晶基板界面に低誘電率なＳｉＯ2層の形成を抑制できたことが分かる。比較例として、ＺｒＯ2を２０ｎｍ成膜後に熱処理した試料を、上記と同様に加工した。このＺｒＯ2膜の結果を図４に示す。データの勾配から求めた誘電率は約２０であり、物理膜厚ゼロにおけるＥＯＴが約２．０ｎｍであった。この２．０ｎｍは低誘電率なＳｉＯ2膜がゲート絶縁膜であるＺｒＯ2とＳｉ単結晶基板界面に形成していることを示している。
【００２５】
本実施例では、還元雰囲気ガスとして水素ガスを用いて行なったが、触媒水素を用いても同様の効果が得られる。
【００２６】
また、本実施例ではゲート絶縁膜としてＺｒＯ2を用いたが、ＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）の１種類以上からなる誘電体材料でも同様に製造可能である。またゲート電極として多結晶Ｓｉを用いているが、上記誘電体材料と反応しない金属、例えばＷ，Ｍｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明したが、低抵抗な金属材料ならよく、例えばＣｕ材料を用いてもよい。
【００２７】
本実施例においては、ゲート絶縁膜を、ＣＶＤ原料ガスと酸素ガスを利用して低温で成膜する工程と還元雰囲気ガスでの熱処理工程を組み合わせることにより、絶縁膜中に残留する不純物元素を除去し、その結果ゲート絶縁膜の高容量化とリークの発生等を抑制できる半導体装置を提供することができるものである。その結果ゲート絶縁膜全体の容量を低下させることなく作製できるために、そのゲート長さを０．１μｍ以下とするＭＩＳトランジスタ素子を製造できる。
【００２８】
以上本発明によれば、ＣＶＤ原料と酸素ガスを利用して成膜する工程と還元雰囲気ガスでの熱処理する工程を組み合わせることで、Ｓｉ単結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ ２ 膜形成を抑制でき、さらに不純物の無い緻密なゲート絶縁膜を有する半導体装置を作製することが可能となった。
【図面の簡単な説明】
【図１】 本発明に係るゲート絶縁膜の製造プロセスを示すブロック図である。
【図２】 本発明に係るゲート絶縁膜の成膜装置の断面図である。
【図３】 本発明の膜中の不純物量を比較例と比較した図である。
【図４】 本発明のＺｒＯ２物理膜厚とＥＯＴ膜厚との関係を示す線図である。
【符号の説明】
２１…成膜室、２２…熱処理室、２３…シャワーヘッド、２４…加熱用ランプ、２５…基板加熱用ヒータ、２６…受台。
【発明の属する技術分野】
本発明は、新規な半導体装置の製造方法とその製造装置に係わり、特にゲート絶縁膜を有するＭＩＳ型トランジスタ素子の製造方法とその製造装置に関する。
【０００２】
【従来の技術】
近年、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子の微細化は０．１μｍ未満のゲート長まで目前に迫っている状況である。このような微細化に伴ってＭＩＳトランジスタ素子のゲート絶縁膜の材料として、比誘電率が３．９のＳｉＯ2に代って約２５のＺｒＯ2、１０のＡｌ2Ｏ３、８０のＴｉＯ2等を用いることが検討されている。これらの材料は比誘電率が高いためにＳｉＯ2と同一のゲート容量を得るために物理膜厚を約６倍、２．５倍、２０倍程度厚くすることができる。このためにスケーリング則に従って素子を微細化した場合にも、ゲート絶縁膜中の直接トンネリングによるゲート／基板間のリーク電流を抑えられると考えられる。
【０００３】
特開平８−５１２２０号公報には、酸素雰囲気中でのスパッタ法によってゲート絶縁膜を形成することが示されているが、有機金属ガスによる特定の製法は全く開示されていない。
【０００４】
【発明が解決しようとする課題】
ところが、これらの高誘電体材料を通常の有機金属原料と酸素反応ガスによるＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成した場合に、どうしても酸素反応ガスによってＳｉ単結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ2膜を形成しやすく、その結果ゲート絶縁膜全体の容量を低下する問題点があった。
【０００５】
上記低誘電体層のＳｉＯ2の形成を抑制するために、通常の有機金属原料と酸素反応ガスによるＭＯＣＶＤ法を用いて、低温成膜することによりＳｉＯ２の形成を抑制しようとすると、原料に含まれる炭素や水素が多く絶縁膜中に残留し、膜質の低下や高い誘電率が得られにくい問題があった。
【０００６】
更に従来技術では、所定の膜厚を成膜後に熱処理を行なっているが、膜中に残留する炭素や水素が熱処理により膜外に放出されるため空隙が生じ、膜の密度が低下する問題があった。また、そのため、ゲート絶縁膜表面の凹凸が大きくなる問題も生じた。
【０００７】
本発明の目的は、界面でのＳｉＯ2の生成を抑制し、絶縁膜中に残留する不純物元素を除去することにより高容量でかつリーク電流を抑えた半導体装置の製造方法とその製造装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造方法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする。
【０００９】
又、本発明は、より具体的には、シリコン単結晶基板上に、素子分離絶縁膜を形成する工程と、ゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有する半導体装置の製造方法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする。
【００１０】
前記還元雰囲気ガスが、水素又は触媒水素であること、前記ゲート絶縁膜がＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎは希土類元素）の１種類以上からなること、前記有機金属をテトラヒドロフラン、トルエン、ヘキサン、オクタン及びアルコール類の１種以上の溶剤に溶解し、その溶液を用いる液体搬送気化有機金属化学気相成長法によって前記ゲート絶縁膜を形成することが好ましい。
【００１１】
即ち、本発明の特徴は、シリコン単結晶基板を母材としたＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子において、ゲート絶縁膜をＣＶＤ原料と酸素ガスを利用して低温で成膜する工程と還元雰囲気ガスでの熱処理する工程を交互に行なうことにある。
【００１２】
本発明によれば、まず低温で成膜することによりＳｉ単結晶とゲート絶縁膜界面にＳｉＯ2の形成を抑制することができる。ゲート絶縁膜を成膜する時の基板加熱温度は、３００℃〜４００℃で行なうのが好ましい。
【００１３】
次に、還元雰囲気ガスでの熱処理により膜中に残留した炭素や水素を除去することが可能である。この時の熱処理温度は、４００〜５００℃で行なうことにより、効率良く不純物を除去することが可能である。５００℃より高い温度で行なうと、ゲート絶縁膜の還元反応が生じて耐電圧特性の低下が生じる。また４００℃より低い温度では、不純物元素がゲート絶縁膜中に残留し誘電率の低下が生じる恐れがある
また、還元雰囲気熱処理において、急速昇温加熱を用いるとより、さらに効果的に不純物が除去することが可能となる。
本発明は、上記成膜と還元処理を交互に行なうことにより、界面でのＳｉＯ２の生成を抑制し、かつ不純物を除去することにより高容量でかつリーク電流を抑えたＭＩＳ型トランジスタ素子を得ることができる。
【００１４】
本発明は、シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造装置おいて、前記シリコン単結晶基板上に前記ゲート絶縁膜となる酸化物層を形成する成膜室と前記酸化物層を形成後の前記シリコン単結晶基板を還元雰囲気中で熱処理する熱処理室とを備え、前記成膜室は有機金属ガスと酸化性ガスとを導入するシャワーヘッド、前記シリコン単結晶基板を載置し加熱する基板加熱用ヒータ及び前記成膜室を排気する真空排気装置を有し、前記熱処理室は前記還元ガスを導入する還元ガス導入手段、前記熱処理室を排気する真空排気装置、前記シリコン単結晶基板を載置する台及び前記基板を加熱する基板加熱用ヒータ、を有し、前記シリコン単結晶基板を前記成膜室と熱処理室との間で繰り返し搬送し、前記成膜室での酸化物層の形成と前記熱処理室での還元雰囲気中による熱処理とを繰り返して前記ゲート絶縁膜が形成されることを特徴とする。
【００１５】
【発明の実施の形態】
（実施例１）
図１に本発明のプロセスを示す。本発明では、ＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜し、次いで還元雰囲気ガスで熱処理を行う。この成膜と熱処理を所定の膜厚になるように繰り返し行い、ゲート絶縁膜を作製することを特徴とする。
【００１６】
図２は、本発明に係るゲート絶縁膜を形成する半導体製造装置の断面図である。本発明では、ゲート絶縁膜を成膜する為の成膜室２１と還元雰囲気熱処理をする為の熱処理室２２を備えたものである。成膜室２１にてゲート絶縁膜を成膜後、熱処理室２２に搬送し、還元雰囲気中での熱処理を行なう。
【００１７】
本発明に係るゲート絶縁膜を形成する半導体製造装置は、成膜室２１が有機金属ガスと酸化性ガスとを導入するシャワーヘッド２３、シリコン単結晶基板を載置し加熱する基板加熱用ヒータ２５及び成膜室２１を排気する真空排気装置を有し、又、熱処理室２２が還元ガスを導入する還元ガス導入手段、熱処理室２２を排気する真空排気装置、シリコン単結晶基板を載置する台２６及び基板を加熱する基板加熱用ランプを有する。
【００１８】
Ｓｉ単結晶基板は、ｐ−ｔｙｐｅで（１００）面方位、抵抗率１０〜１５Ω・ｃｍの基板である。前記基板に、素子分離領域を深さ約０．４μｍの溝を形成した後にＣＶＤ−ＳｉＯ2膜を全面成膜し、次にＣＭＰで平坦化させて作製した。
【００１９】
次にゲート絶縁膜となるＺｒＯ ２ 膜を作製するために、Ｚｒ（ｔ−ＯＣ ４ Ｈ ９ ） ４ （Ｔｅｔｒａｔｅｒｔｉａｒｙｂｕｔｏｘｙ ｚｉｒｃｏｎｉｕｍ）有機金属をＣ ４ Ｈ ８ Ｏ（テトラヒドロフラン）の溶剤に０．０５〜０．２５ｍｏｌ／ｌの濃度で調合してＣＶＤ原料とした。ＣＶＤ原料は液体マスフローコントローラーを用いて０．１〜３ｓｃｃｍの速度で供給した。気化器の温度を１００〜２００℃に設定してＣＶＤ原料を一気に液体からガスにした後、Ａｒガス１９８〜５００ｓｃｃｍで搬送した。次にＣＶＤ原料／Ａｒガスと酸素反応ガス２〜８００ｓｃｃｍを混合した後、反応容器に導入した。反応容器の圧力を０．０１〜５０ｔｏｒｒとし、成膜温度を３５０℃の条件で成膜した。
【００２０】
次に、前記ゲート絶縁膜を水素ガスを用いて還元雰囲気熱処理を行った。熱処理条件は、４５０℃で１０分間、急速昇温である。
【００２１】
熱処理したゲート絶縁膜上に、図１に示す工程のように上記成膜方法でＺｒＯ2膜を成膜し、前記還元雰囲気熱処理を繰り返し行い膜厚２０ｎｍのＺｒＯ2膜を成膜した。
【００２２】
比較として、前記基板上に上記成膜方法を用いて膜厚２０ｎｍのＺｒＯ2膜を成膜し、水素雰囲気中で熱処理したＺｒＯ2膜を作製した。図３に膜中の不純物分析結果を示す。本発明は比較用試料より、膜中の不純物が1/１０以下と大幅に減少していた。また、断面を観察した結果、比較用試料は、ＺｒＯ2膜中に空隙が多数観察されたのに対して、本発明では、緻密化していた。
【００２３】
次にゲート電極となる多結晶Ｓｉ膜を３００ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐチャンネル領域にはボロンをそれぞれ注入し、８００℃、１０〜３０ｍｉｎの窒素雰囲気中熱処理して活性化した。ゲート電極は多結晶Ｓｉ膜を通常のホトリソグラフィー法を用いてパターニングし、セルフアラインにてＲＩＥによりエッチングして形成した。また同様にゲート絶縁膜もＺｒＯ2を加工して形成した。次にゲート電極をマスクしてソース/ドレイン領域に周期率表の第５族の原子（Ｐ，Ａｓ，Ｓｂ）或いは第３族の原子（Ｂ，Ａｌ，Ｇａ，Ｉｎ）のイオン注入を行い、８００℃、３０ｓｅｃのＡｒ中熱処理を施す事により低抵抗の拡散域を形成した。次にＣＶＤ法によりＳｉＯ2保護膜を形成した。
【００２４】
さらにソース/ドレイン上にスルーホールを作製した後、ＣＶＤ法によりＷ−プラグ電極を作製した。最後にＡｌ配線をＷ−プラグ上に作製してＭＩＳ型トランジスタ素子を作製した。片方のＡｌ配線をアースにして、ゲート電極に−２〜２Ｖ変化させた場合のＣ−Ｖ特性よりＥＯＴ（ＳｉＯ2換算膜厚）を算出した。その結果を図４に示す。１０〜３０ｎｍ膜厚間でＺｒＯ2データの最小２乗法から求めた勾配は誘電率を意味し、約２０であった。また物理膜厚がゼロの場合にＥＯＴが約ゼロを示す事より、ゲート絶縁膜であるＺｒＯ2とＳｉ単結晶基板界面に低誘電率なＳｉＯ2層の形成を抑制できたことが分かる。比較例として、ＺｒＯ2を２０ｎｍ成膜後に熱処理した試料を、上記と同様に加工した。このＺｒＯ2膜の結果を図４に示す。データの勾配から求めた誘電率は約２０であり、物理膜厚ゼロにおけるＥＯＴが約２．０ｎｍであった。この２．０ｎｍは低誘電率なＳｉＯ2膜がゲート絶縁膜であるＺｒＯ2とＳｉ単結晶基板界面に形成していることを示している。
【００２５】
本実施例では、還元雰囲気ガスとして水素ガスを用いて行なったが、触媒水素を用いても同様の効果が得られる。
【００２６】
また、本実施例ではゲート絶縁膜としてＺｒＯ2を用いたが、ＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）の１種類以上からなる誘電体材料でも同様に製造可能である。またゲート電極として多結晶Ｓｉを用いているが、上記誘電体材料と反応しない金属、例えばＷ，Ｍｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明したが、低抵抗な金属材料ならよく、例えばＣｕ材料を用いてもよい。
【００２７】
本実施例においては、ゲート絶縁膜を、ＣＶＤ原料ガスと酸素ガスを利用して低温で成膜する工程と還元雰囲気ガスでの熱処理工程を組み合わせることにより、絶縁膜中に残留する不純物元素を除去し、その結果ゲート絶縁膜の高容量化とリークの発生等を抑制できる半導体装置を提供することができるものである。その結果ゲート絶縁膜全体の容量を低下させることなく作製できるために、そのゲート長さを０．１μｍ以下とするＭＩＳトランジスタ素子を製造できる。
【００２８】
以上本発明によれば、ＣＶＤ原料と酸素ガスを利用して成膜する工程と還元雰囲気ガスでの熱処理する工程を組み合わせることで、Ｓｉ単結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ ２ 膜形成を抑制でき、さらに不純物の無い緻密なゲート絶縁膜を有する半導体装置を作製することが可能となった。
【図面の簡単な説明】
【図１】 本発明に係るゲート絶縁膜の製造プロセスを示すブロック図である。
【図２】 本発明に係るゲート絶縁膜の成膜装置の断面図である。
【図３】 本発明の膜中の不純物量を比較例と比較した図である。
【図４】 本発明のＺｒＯ２物理膜厚とＥＯＴ膜厚との関係を示す線図である。
【符号の説明】
２１…成膜室、２２…熱処理室、２３…シャワーヘッド、２４…加熱用ランプ、２５…基板加熱用ヒータ、２６…受台。
Claims (6)
- シリコン単結晶基板上に、ゲート絶縁膜を形成する工程を有する半導体装置の製造法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
- シリコン単結晶基板上に、素子分離絶縁膜を形成する工程と、ゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソース及びドレイン領域を形成する工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイン領域とを保護する保護膜を形成する工程と、前記ソース及びドレイン領域の各々に接して前記保護膜を貫通させてプラグ電極を形成する工程と、該プラグ電極に接して前記保護膜上に配線を形成する工程とを順次有する半導体装置の製造法において、有機金属ガスと酸化性ガスとによって酸化物層を形成する工程と、該酸化物層を還元雰囲気中４００℃〜５００℃の温度で熱処理する工程とを繰り返して前記ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
- 請求項１又は２において、前記還元雰囲気ガスが、水素又は触媒水素であることを特徴とする半導体装置の製造方法。
- 請求項１〜３のいずれかにおいて、前記ゲート絶縁膜がＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ３（Ｌｎは希土類元素）の１種類以上からなることを特徴とする半導体装置の製造方法。
- 請求項１〜４のいずれかにおいて、前記有機金属をテトラヒドロフラン、トルエン、ヘキサン、オクタン及びアルコール類の１種以上の溶剤に溶解し、その溶液を用いる液体搬送気化有機金属化学気相成長法によって前記ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
- シリコン単結晶基板上に、ゲート絶縁膜を形成する半導体装置の製造装置において、前記シリコン単結晶基板上に前記ゲート絶縁膜となる酸化物層を形成する成膜室と、前記酸化物層を形成後の前記シリコン単結晶基板を還元雰囲気中で熱処理する熱処理室とを備え、前記成膜室は有機金属ガスと酸化性ガスとを導入するシャワーヘッド、前記シリコン単結晶基板を載置し加熱する基板加熱用ヒータ及び前記成膜室を排気する真空排気装置を有し、前記熱処理室は前記還元ガスを導入する還元ガス導入手段、前記熱処理室を排気する真空排気装置、前記シリコン単結晶基板を載置する台及び前記基板を加熱する基板加熱用ヒータを有し、前記シリコン単結晶基板を前記成膜室と熱処理室との間で繰り返し搬送し、前記成膜室での酸化物層の形成と前記熱処理室での還元雰囲気中による熱処理とを繰り返して前記ゲート絶縁膜が形成されることを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197839A JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197839A JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017684A JP2003017684A (ja) | 2003-01-17 |
| JP4416354B2 true JP4416354B2 (ja) | 2010-02-17 |
Family
ID=19035377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197839A Expired - Fee Related JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4416354B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4140767B2 (ja) * | 2003-03-24 | 2008-08-27 | 株式会社堀場製作所 | 半導体装置における絶縁膜の形成方法 |
-
2001
- 2001-06-29 JP JP2001197839A patent/JP4416354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003017684A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US7737511B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7704896B2 (en) | Atomic layer deposition of thin films on germanium | |
| TWI446522B (zh) | 半導體裝置及其製造方法 | |
| TWI447908B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| TWI272676B (en) | Semiconductor and manufacturing method thereof | |
| JP2004214661A (ja) | トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法 | |
| TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| KR100685205B1 (ko) | 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법 | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| JP2002184773A (ja) | 高誘電率薄膜の成膜方法及び高誘電率薄膜を用いた半導体装置の製造方法 | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| US20040169240A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2006203038A (ja) | 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置 | |
| KR100928023B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP4416354B2 (ja) | 半導体装置の製造方法とその製造装置 | |
| JP4434519B2 (ja) | 半導体装置の製造法 | |
| US6624093B1 (en) | Method of producing high dielectric insulator for integrated circuit | |
| JP2005032908A (ja) | 薄膜の形成方法 | |
| JP2002540628A (ja) | 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法 | |
| JP5039396B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |