JP2003017684A - 半導体装置の製造方法とその製造装置 - Google Patents
半導体装置の製造方法とその製造装置Info
- Publication number
- JP2003017684A JP2003017684A JP2001197839A JP2001197839A JP2003017684A JP 2003017684 A JP2003017684 A JP 2003017684A JP 2001197839 A JP2001197839 A JP 2001197839A JP 2001197839 A JP2001197839 A JP 2001197839A JP 2003017684 A JP2003017684 A JP 2003017684A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- gate insulating
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、界面でのＳｉＯ2の生成を抑
制し、絶縁膜中に残留する不純物元素を除去することに
より高容量でかつリーク電流を抑えた半導体装置の製造
方法とその製造装置を提供することにある。 【解決手段】本発明は、シリコン単結晶基板上に、ゲー
ト絶縁膜を形成する工程を有する半導体装置の製造法に
おいて、前記ゲート絶縁膜を形成する工程が、有機金属
ガスと酸化性ガスとによって酸化物層を形成する工程
と、該酸化物層を還元雰囲気中で熱処理する工程とを有
することを特徴とし、更にゲート絶縁膜を形成する半導
体製造装置にある。
制し、絶縁膜中に残留する不純物元素を除去することに
より高容量でかつリーク電流を抑えた半導体装置の製造
方法とその製造装置を提供することにある。 【解決手段】本発明は、シリコン単結晶基板上に、ゲー
ト絶縁膜を形成する工程を有する半導体装置の製造法に
おいて、前記ゲート絶縁膜を形成する工程が、有機金属
ガスと酸化性ガスとによって酸化物層を形成する工程
と、該酸化物層を還元雰囲気中で熱処理する工程とを有
することを特徴とし、更にゲート絶縁膜を形成する半導
体製造装置にある。
Description
【０００１】
【発明の属する技術分野】本発明は、新規な半導体装置
の製造方法とその製造装置に係わり、特にゲート絶縁膜
を有するＭＩＳ型トランジスタ素子の製造方法とその製
造装置に関する。
の製造方法とその製造装置に係わり、特にゲート絶縁膜
を有するＭＩＳ型トランジスタ素子の製造方法とその製
造装置に関する。
【０００２】
【従来の技術】近年、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌ
ａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジス
タ素子の微細化は０．１μｍ未満のゲート長まで目前に
迫っている状況である。このような微細化に伴ってＭＩ
Ｓトランジスタ素子のゲート絶縁膜の材料として、比誘
電率が３．９のＳｉＯ2に代って約２５のＺｒＯ2、１０
のＡｌ2Ｏ３、８０のＴｉＯ2等を用いることが検討され
ている。これらの材料は比誘電率が高いためにＳｉＯ2
と同一のゲート容量を得るために物理膜厚を約６倍、
２．５倍、２０倍程度厚くすることができる。このため
にスケーリング則に従って素子を微細化した場合にも、
ゲート絶縁膜中の直接トンネリングによるゲート／基板
間のリーク電流を抑えられると考えられる。
ａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジス
タ素子の微細化は０．１μｍ未満のゲート長まで目前に
迫っている状況である。このような微細化に伴ってＭＩ
Ｓトランジスタ素子のゲート絶縁膜の材料として、比誘
電率が３．９のＳｉＯ2に代って約２５のＺｒＯ2、１０
のＡｌ2Ｏ３、８０のＴｉＯ2等を用いることが検討され
ている。これらの材料は比誘電率が高いためにＳｉＯ2
と同一のゲート容量を得るために物理膜厚を約６倍、
２．５倍、２０倍程度厚くすることができる。このため
にスケーリング則に従って素子を微細化した場合にも、
ゲート絶縁膜中の直接トンネリングによるゲート／基板
間のリーク電流を抑えられると考えられる。
【０００３】特開平８−５１２２０号公報には、酸素雰
囲気中でのスパッタ法によってゲート絶縁膜を形成する
ことが示されているが、有機金属ガスによる特定の製法
は全く開示されていない。
囲気中でのスパッタ法によってゲート絶縁膜を形成する
ことが示されているが、有機金属ガスによる特定の製法
は全く開示されていない。
【０００４】
【発明が解決しようとする課題】ところが、これらの高
誘電体材料を通常の有機金属原料と酸素反応ガスによる
ＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成した場合に、どうしても酸素反応ガスによってＳｉ単
結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ2膜を形
成しやすく、その結果ゲート絶縁膜全体の容量を低下す
る問題点があった。
誘電体材料を通常の有機金属原料と酸素反応ガスによる
ＭＯＣＶＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形
成した場合に、どうしても酸素反応ガスによってＳｉ単
結晶とゲート絶縁膜の間に低誘電体層のＳｉＯ2膜を形
成しやすく、その結果ゲート絶縁膜全体の容量を低下す
る問題点があった。
【０００５】上記低誘電体層のＳｉＯ2の形成を抑制す
るために、通常の有機金属原料と酸素反応ガスによるＭ
ＯＣＶＤ法を用いて、低温成膜することによりＳｉＯ２
の形成を抑制しようとすると、原料に含まれる炭素や水
素が多く絶縁膜中に残留し、膜質の低下や高い誘電率が
得られにくい問題があった。
るために、通常の有機金属原料と酸素反応ガスによるＭ
ＯＣＶＤ法を用いて、低温成膜することによりＳｉＯ２
の形成を抑制しようとすると、原料に含まれる炭素や水
素が多く絶縁膜中に残留し、膜質の低下や高い誘電率が
得られにくい問題があった。
【０００６】更に従来技術では、所定の膜厚を成膜後に
熱処理を行なっているが、膜中に残留する炭素や水素が
熱処理により膜外に放出されるため空隙が生じ、膜の密
度が低下する問題があった。また、そのため、ゲート絶
縁膜表面の凹凸が大きくなる問題も生じた。
熱処理を行なっているが、膜中に残留する炭素や水素が
熱処理により膜外に放出されるため空隙が生じ、膜の密
度が低下する問題があった。また、そのため、ゲート絶
縁膜表面の凹凸が大きくなる問題も生じた。
【０００７】本発明の目的は、界面でのＳｉＯ2の生成
を抑制し、絶縁膜中に残留する不純物元素を除去するこ
とにより高容量でかつリーク電流を抑えた半導体装置の
製造方法とその製造装置を提供することにある。
を抑制し、絶縁膜中に残留する不純物元素を除去するこ
とにより高容量でかつリーク電流を抑えた半導体装置の
製造方法とその製造装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、シリコン単結
晶基板上に、ゲート絶縁膜を形成する工程を有する半導
体装置の製造法において、前記ゲート絶縁膜を形成する
工程が、有機金属ガスと酸化性ガスとによって酸化物層
を形成する工程と、該酸化物層を還元雰囲気中で熱処理
する工程とを有することを特徴とする。
晶基板上に、ゲート絶縁膜を形成する工程を有する半導
体装置の製造法において、前記ゲート絶縁膜を形成する
工程が、有機金属ガスと酸化性ガスとによって酸化物層
を形成する工程と、該酸化物層を還元雰囲気中で熱処理
する工程とを有することを特徴とする。
【０００９】又、本発明は、より具体的には、シリコン
単結晶基板上に、素子分離絶縁膜を形成する工程と、ゲ
ート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲー
ト電極を形成する工程と、前記素子分離絶縁膜と前記ゲ
ート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソ
ース及びドレイン領域を形成する工程と、前記素子分離
絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイ
ン領域とを保護する保護膜を形成する工程と、前記ソー
ス及びドレイン領域の各々に接して前記保護膜を貫通さ
せてプラグ電極を形成する工程と、該プラグ電極に接し
て前記保護膜上に配線を形成する工程とを順次有する半
導体装置の製造法において、前記ゲート絶縁膜を形成す
る工程が、有機金属ガスと酸化性ガスとによって酸化物
層を形成する工程と、該酸化物層を還元雰囲気中で熱処
理する工程とを有することを特徴とする。
単結晶基板上に、素子分離絶縁膜を形成する工程と、ゲ
ート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲー
ト電極を形成する工程と、前記素子分離絶縁膜と前記ゲ
ート絶縁膜との間で前記ゲート絶縁膜を挟んで両側にソ
ース及びドレイン領域を形成する工程と、前記素子分離
絶縁膜とゲート絶縁膜とゲート電極とソース及びドレイ
ン領域とを保護する保護膜を形成する工程と、前記ソー
ス及びドレイン領域の各々に接して前記保護膜を貫通さ
せてプラグ電極を形成する工程と、該プラグ電極に接し
て前記保護膜上に配線を形成する工程とを順次有する半
導体装置の製造法において、前記ゲート絶縁膜を形成す
る工程が、有機金属ガスと酸化性ガスとによって酸化物
層を形成する工程と、該酸化物層を還元雰囲気中で熱処
理する工程とを有することを特徴とする。
【００１０】前記還元雰囲気ガスが、水素又は触媒水素
であること、前記ゲート絶縁膜がＴｉＯ２，ＨｆＯ２，
ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２
Ｏ３，Ｌｎ２Ｏ３（Ｌｎは希土類元素）の１種類以上か
らなること、前記有機金属をテトラヒドロフラン、トル
エン、ヘキサン、オクタン及びアルコール類の１種以上
の溶剤に溶解し、その溶液を用いる液体搬送気化有機金
属化学気相成長法によって前記ゲート絶縁膜を形成する
ことが好ましい。
であること、前記ゲート絶縁膜がＴｉＯ２，ＨｆＯ２，
ＺｒＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２
Ｏ３，Ｌｎ２Ｏ３（Ｌｎは希土類元素）の１種類以上か
らなること、前記有機金属をテトラヒドロフラン、トル
エン、ヘキサン、オクタン及びアルコール類の１種以上
の溶剤に溶解し、その溶液を用いる液体搬送気化有機金
属化学気相成長法によって前記ゲート絶縁膜を形成する
ことが好ましい。
【００１１】即ち、本発明の特徴は、シリコン単結晶基
板を母材としたＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子に
おいて、ゲート絶縁膜をＣＶＤ原料と酸素ガスを利用し
て低温で成膜する工程と還元雰囲気ガスでの熱処理する
工程を交互に行なうことにある。
板を母材としたＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタ素子に
おいて、ゲート絶縁膜をＣＶＤ原料と酸素ガスを利用し
て低温で成膜する工程と還元雰囲気ガスでの熱処理する
工程を交互に行なうことにある。
【００１２】本発明によれば、まず低温で成膜すること
によりＳｉ単結晶とゲート絶縁膜界面にＳｉＯ2の形成
を抑制することができる。ゲート絶縁膜を成膜する時の
基板加熱温度は、３００℃〜４００℃で行なうのが好ま
しい。
によりＳｉ単結晶とゲート絶縁膜界面にＳｉＯ2の形成
を抑制することができる。ゲート絶縁膜を成膜する時の
基板加熱温度は、３００℃〜４００℃で行なうのが好ま
しい。
【００１３】次に、還元雰囲気ガスでの熱処理により膜
中に残留した炭素や水素を除去することが可能である。
この時の熱処理温度は、５００℃以下、好ましくは４０
０〜５００℃で行なうことにより、効率良く不純物を除
去することが可能である。５００℃より高い温度で行な
うと、ゲート絶縁膜の還元反応が生じて耐電圧特性の低
下が生じる。また４００℃より低い温度では、不純物元
素がゲート絶縁膜中に残留し誘電率の低下が生じる恐れ
があるまた、還元雰囲気熱処理において、急速昇温加熱
を用いるとより、さらに効果的に不純物が除去すること
が可能となる。本発明は、上記成膜と還元処理を相互に
行なうことにより、界面でのＳｉＯ2の生成を抑制し、
かつ不純物を除去することにより高容量でかつリーク電
流を抑えたＭＩＳ型トランジスタ素子を得ることができ
る。
中に残留した炭素や水素を除去することが可能である。
この時の熱処理温度は、５００℃以下、好ましくは４０
０〜５００℃で行なうことにより、効率良く不純物を除
去することが可能である。５００℃より高い温度で行な
うと、ゲート絶縁膜の還元反応が生じて耐電圧特性の低
下が生じる。また４００℃より低い温度では、不純物元
素がゲート絶縁膜中に残留し誘電率の低下が生じる恐れ
があるまた、還元雰囲気熱処理において、急速昇温加熱
を用いるとより、さらに効果的に不純物が除去すること
が可能となる。本発明は、上記成膜と還元処理を相互に
行なうことにより、界面でのＳｉＯ2の生成を抑制し、
かつ不純物を除去することにより高容量でかつリーク電
流を抑えたＭＩＳ型トランジスタ素子を得ることができ
る。
【００１４】本発明は、シリコン単結晶基板上に、ゲー
ト絶縁膜を形成する半導体装置の製造装置おいて、前記
シリコン単結晶基板上に前記ゲート絶縁膜となる酸化物
層を形成する成膜室と前記酸化物層を形成後の前記シリ
コン単結晶基板を還元雰囲気中で熱処理する熱処理室と
を備え、前記成膜室は有機金属ガスと酸化性ガスとを導
入するシャワーヘッド、前記シリコン単結晶基板を載置
し加熱する基板加熱用ヒータ及び前記成膜室を排気する
真空排気装置を有し、前記熱処理室は前記還元ガスを導
入する還元ガス導入手段、前記熱処理室を排気する真空
排気装置、前記シリコン単結晶基板を載置する台及び前
記基板を加熱する基板加熱用ヒータ、を有することを特
徴とする。
ト絶縁膜を形成する半導体装置の製造装置おいて、前記
シリコン単結晶基板上に前記ゲート絶縁膜となる酸化物
層を形成する成膜室と前記酸化物層を形成後の前記シリ
コン単結晶基板を還元雰囲気中で熱処理する熱処理室と
を備え、前記成膜室は有機金属ガスと酸化性ガスとを導
入するシャワーヘッド、前記シリコン単結晶基板を載置
し加熱する基板加熱用ヒータ及び前記成膜室を排気する
真空排気装置を有し、前記熱処理室は前記還元ガスを導
入する還元ガス導入手段、前記熱処理室を排気する真空
排気装置、前記シリコン単結晶基板を載置する台及び前
記基板を加熱する基板加熱用ヒータ、を有することを特
徴とする。
【００１５】
【発明の実施の形態】（実施例１）図１に本発明のプロ
セスを示す。本発明では、ＭＯＣＶＤ（Ｍｅｔａｌｏｒ
ｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いて成膜し、次いで還元雰囲気ガス
で熱処理を行う。この成膜と熱処理を所定の膜厚になる
ように繰り返し行い、ゲート絶縁膜を作製することを特
徴とする。
セスを示す。本発明では、ＭＯＣＶＤ（Ｍｅｔａｌｏｒ
ｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いて成膜し、次いで還元雰囲気ガス
で熱処理を行う。この成膜と熱処理を所定の膜厚になる
ように繰り返し行い、ゲート絶縁膜を作製することを特
徴とする。
【００１６】図２は、本発明に係るゲート絶縁膜を形成
する半導体製造装置の断面図である。本発明では、ゲー
ト絶縁膜を成膜する為の成膜室２１と還元雰囲気熱処理
をする為の熱処理室２２を備えたものである。成膜室２
１にてゲート絶縁膜を成膜後、熱処理室２２に搬送し、
還元雰囲気中での熱処理を行なう。尚、装置の構成を変
えて、成膜室で成膜と還元雰囲気熱処理を交互に行なっ
ても良い。
する半導体製造装置の断面図である。本発明では、ゲー
ト絶縁膜を成膜する為の成膜室２１と還元雰囲気熱処理
をする為の熱処理室２２を備えたものである。成膜室２
１にてゲート絶縁膜を成膜後、熱処理室２２に搬送し、
還元雰囲気中での熱処理を行なう。尚、装置の構成を変
えて、成膜室で成膜と還元雰囲気熱処理を交互に行なっ
ても良い。
【００１７】本発明に係るゲート絶縁膜を形成する半導
体製造装置は、成膜室２１が有機金属ガスと酸化性ガス
とを導入するシャワーヘッド２３、シリコン単結晶基板
を載置し加熱する基板加熱用ヒータ２５及び成膜室２１
を排気する真空排気装置を有し、又、熱処理室２２が還
元ガスを導入する還元ガス導入手段、熱処理室２２を排
気する真空排気装置、シリコン単結晶基板を載置する台
２６及び基板を加熱する基板加熱用ランプを有する。
体製造装置は、成膜室２１が有機金属ガスと酸化性ガス
とを導入するシャワーヘッド２３、シリコン単結晶基板
を載置し加熱する基板加熱用ヒータ２５及び成膜室２１
を排気する真空排気装置を有し、又、熱処理室２２が還
元ガスを導入する還元ガス導入手段、熱処理室２２を排
気する真空排気装置、シリコン単結晶基板を載置する台
２６及び基板を加熱する基板加熱用ランプを有する。
【００１８】Ｓｉ単結晶基板は、ｐ−ｔｙｐｅで（１０
０）面方位、抵抗率１０〜１５Ω・ｃｍの基板である。
前記基板に、素子分離領域を深さ約０．４μｍの溝を形
成した後にＣＶＤ−ＳｉＯ2膜を全面成膜し、次にＣＭ
Ｐで平坦化させて作製した。
０）面方位、抵抗率１０〜１５Ω・ｃｍの基板である。
前記基板に、素子分離領域を深さ約０．４μｍの溝を形
成した後にＣＶＤ−ＳｉＯ2膜を全面成膜し、次にＣＭ
Ｐで平坦化させて作製した。
【００１９】次にゲート絶縁膜となるＺｒＯ２膜を作製
するために、Ｚｒ（ｔ−ＯＣ４Ｈ９）４（Ｔｅｔｒａｔ
ｅｒｔｉａｒｙｂｕｔｏｘｙ ｚｉｒｃｏｎｉｕｍ）有
機金属をＣ４Ｈ８Ｏ（テトラヒドロフラン）の溶剤に
０．０５〜０．２５ｍｏｌ／ｌの濃度で調合してＣＶＤ
原料とした。ＣＶＤ原料は液体マスフローコントローラ
ーを用いて０．１〜３ｓｃｃｍの速度で供給した。気化
器の温度を１００〜２００℃に設定してＣＶＤ原料を一
気に液体からガスにした後、Ａｒガス１９８〜５００ｓ
ｃｃｍで搬送した。次にＣＶＤ原料／Ａｒガスと酸素反
応ガス２〜８００ｓｃｃｍを混合した後、反応容器に導
入した。反応容器の圧力を０．０１〜５０ｔｏｒｒと
し、成膜温度を３５０℃の条件で成膜した。
するために、Ｚｒ（ｔ−ＯＣ４Ｈ９）４（Ｔｅｔｒａｔ
ｅｒｔｉａｒｙｂｕｔｏｘｙ ｚｉｒｃｏｎｉｕｍ）有
機金属をＣ４Ｈ８Ｏ（テトラヒドロフラン）の溶剤に
０．０５〜０．２５ｍｏｌ／ｌの濃度で調合してＣＶＤ
原料とした。ＣＶＤ原料は液体マスフローコントローラ
ーを用いて０．１〜３ｓｃｃｍの速度で供給した。気化
器の温度を１００〜２００℃に設定してＣＶＤ原料を一
気に液体からガスにした後、Ａｒガス１９８〜５００ｓ
ｃｃｍで搬送した。次にＣＶＤ原料／Ａｒガスと酸素反
応ガス２〜８００ｓｃｃｍを混合した後、反応容器に導
入した。反応容器の圧力を０．０１〜５０ｔｏｒｒと
し、成膜温度を３５０℃の条件で成膜した。
【００２０】次に、前記ゲート絶縁膜を水素ガスを用い
て還元雰囲気熱処理を行った。熱処理条件は、４５０℃
で１０分間、急速昇温である。
て還元雰囲気熱処理を行った。熱処理条件は、４５０℃
で１０分間、急速昇温である。
【００２１】熱処理したゲート絶縁膜上に、図１に示す
工程のように上記成膜方法でＺｒＯ 2膜を成膜し、前記
還元雰囲気熱処理を繰り返し行い膜厚２０ｎｍのＺｒＯ
2膜を成膜した。
工程のように上記成膜方法でＺｒＯ 2膜を成膜し、前記
還元雰囲気熱処理を繰り返し行い膜厚２０ｎｍのＺｒＯ
2膜を成膜した。
【００２２】比較として、前記基板上に上記成膜方法を
用いて膜厚２０ｎｍのＺｒＯ2膜を成膜し、水素雰囲気
中で熱処理したＺｒＯ2膜を作製した。図３に膜中の不
純物分析結果を示す。本発明は比較用試料より、膜中の
不純物が1/１０以下と大幅に減少していた。また、断面
を観察した結果、比較用試料は、ＺｒＯ2膜中に空隙が
多数観察されたのに対して、本発明では、緻密化してい
た。
用いて膜厚２０ｎｍのＺｒＯ2膜を成膜し、水素雰囲気
中で熱処理したＺｒＯ2膜を作製した。図３に膜中の不
純物分析結果を示す。本発明は比較用試料より、膜中の
不純物が1/１０以下と大幅に減少していた。また、断面
を観察した結果、比較用試料は、ＺｒＯ2膜中に空隙が
多数観察されたのに対して、本発明では、緻密化してい
た。
【００２３】次にゲート電極となる多結晶Ｓｉ膜を３０
０ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐチャン
ネル領域にはボロンをそれぞれ注入し、８００℃、１０
〜３０ｍｉｎの窒素雰囲気中熱処理して活性化した。ゲ
ート電極は多結晶Ｓｉ膜を通常のホトリソグラフィー法
を用いてパターニングし、セルフアラインにてＲＩＥに
よりエッチングして形成した。また同様にゲート絶縁膜
もＺｒＯ2を加工して形成した。次にゲート電極をマス
クしてソース/ドレイン領域に周期率表の第５族の原子
（Ｐ，Ａｓ，Ｓｂ）或いは第３族の原子（Ｂ，Ａｌ，Ｇ
ａ，Ｉｎ）のイオン注入を行い、８００℃、３０ｓｅｃ
のＡｒ中熱処理を施す事により低抵抗の拡散域を形成し
た。次にＣＶＤ法によりＳｉＯ2保護膜を形成した。
０ｎｍ成膜し、ｎチャンネル領域にはリンを、ｐチャン
ネル領域にはボロンをそれぞれ注入し、８００℃、１０
〜３０ｍｉｎの窒素雰囲気中熱処理して活性化した。ゲ
ート電極は多結晶Ｓｉ膜を通常のホトリソグラフィー法
を用いてパターニングし、セルフアラインにてＲＩＥに
よりエッチングして形成した。また同様にゲート絶縁膜
もＺｒＯ2を加工して形成した。次にゲート電極をマス
クしてソース/ドレイン領域に周期率表の第５族の原子
（Ｐ，Ａｓ，Ｓｂ）或いは第３族の原子（Ｂ，Ａｌ，Ｇ
ａ，Ｉｎ）のイオン注入を行い、８００℃、３０ｓｅｃ
のＡｒ中熱処理を施す事により低抵抗の拡散域を形成し
た。次にＣＶＤ法によりＳｉＯ2保護膜を形成した。
【００２４】さらにソース/ドレイン上にスルーホール
を作製した後、ＣＶＤ法によりＷ−プラグ電極を作製し
た。最後にＡｌ配線をＷ−プラグ上に作製してＭＩＳ型
トランジスタ素子を作製した。片方のＡｌ配線をアース
にして、ゲート電極に−２〜２Ｖ変化させた場合のＣ−
Ｖ特性よりＥＯＴ（ＳｉＯ2換算膜厚）を算出した。そ
の結果を図４に示す。１０〜３０ｎｍ膜厚間でＺｒＯ2
データの最小２乗法から求めた勾配は誘電率を意味し、
約２０であった。また物理膜厚がゼロの場合にＥＯＴが
約ゼロを示す事より、ゲート絶縁膜であるＺｒＯ2とＳ
ｉ単結晶基板界面に低誘電率なＳｉＯ2層の形成を抑制
できたことが分かる。比較例として、ＺｒＯ2を２０ｎ
ｍ成膜後に熱処理した試料を、上記と同様に加工した。
このＺｒＯ2膜の結果を図４に示す。データの勾配から
求めた誘電率は約２０であり、物理膜厚ゼロにおけるＥ
ＯＴが約２．０ｎｍであった。この２．０ｎｍは低誘電
率なＳｉＯ2膜がゲート絶縁膜であるＺｒＯ2とＳｉ単結
晶基板界面に形成していることを示している。
を作製した後、ＣＶＤ法によりＷ−プラグ電極を作製し
た。最後にＡｌ配線をＷ−プラグ上に作製してＭＩＳ型
トランジスタ素子を作製した。片方のＡｌ配線をアース
にして、ゲート電極に−２〜２Ｖ変化させた場合のＣ−
Ｖ特性よりＥＯＴ（ＳｉＯ2換算膜厚）を算出した。そ
の結果を図４に示す。１０〜３０ｎｍ膜厚間でＺｒＯ2
データの最小２乗法から求めた勾配は誘電率を意味し、
約２０であった。また物理膜厚がゼロの場合にＥＯＴが
約ゼロを示す事より、ゲート絶縁膜であるＺｒＯ2とＳ
ｉ単結晶基板界面に低誘電率なＳｉＯ2層の形成を抑制
できたことが分かる。比較例として、ＺｒＯ2を２０ｎ
ｍ成膜後に熱処理した試料を、上記と同様に加工した。
このＺｒＯ2膜の結果を図４に示す。データの勾配から
求めた誘電率は約２０であり、物理膜厚ゼロにおけるＥ
ＯＴが約２．０ｎｍであった。この２．０ｎｍは低誘電
率なＳｉＯ2膜がゲート絶縁膜であるＺｒＯ2とＳｉ単結
晶基板界面に形成していることを示している。
【００２５】本実施例では、還元雰囲気ガスとして水素
ガスを用いて行なったが、触媒水素を用いても同様の効
果が得られる。
ガスを用いて行なったが、触媒水素を用いても同様の効
果が得られる。
【００２６】また、本実施例ではゲート絶縁膜としてＺ
ｒＯ2を用いたが、ＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａ
ｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２
Ｏ３（Ｌｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅ
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌ
ｕ）の１種類以上からなる誘電体材料でも同様に製造可
能である。またゲート電極として多結晶Ｓｉを用いてい
るが、上記誘電体材料と反応しない金属、例えばＷ，Ｍ
ｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多
結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明し
たが、低抵抗な金属材料ならよく、例えばＣｕ材料を用
いてもよい。
ｒＯ2を用いたが、ＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａ
ｌ２Ｏ３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２
Ｏ３（Ｌｎ：Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅ
ｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌ
ｕ）の１種類以上からなる誘電体材料でも同様に製造可
能である。またゲート電極として多結晶Ｓｉを用いてい
るが、上記誘電体材料と反応しない金属、例えばＷ，Ｍ
ｏ，ＴｉＮ，ＴｉＳｉ２等を用いてもよい。さらに、多
結晶Ｓｉにリンをドープしてもよい。Ａｌ配線を説明し
たが、低抵抗な金属材料ならよく、例えばＣｕ材料を用
いてもよい。
【００２７】本実施例においては、ゲート絶縁膜を、Ｃ
ＶＤ原料ガスと酸素ガスを利用して低温で成膜する工程
と還元雰囲気ガスでの熱処理工程を組み合わせることに
より、絶縁膜中に残留する不純物元素を除去し、その結
果ゲート絶縁膜の高容量化とリークの発生等を抑制でき
る半導体装置を提供することができるものである。その
結果ゲート絶縁膜全体の容量を低下させることなく作製
できるために、そのゲート長さを０．１μｍ以下とする
ＭＩＳトランジスタ素子を製造できる。
ＶＤ原料ガスと酸素ガスを利用して低温で成膜する工程
と還元雰囲気ガスでの熱処理工程を組み合わせることに
より、絶縁膜中に残留する不純物元素を除去し、その結
果ゲート絶縁膜の高容量化とリークの発生等を抑制でき
る半導体装置を提供することができるものである。その
結果ゲート絶縁膜全体の容量を低下させることなく作製
できるために、そのゲート長さを０．１μｍ以下とする
ＭＩＳトランジスタ素子を製造できる。
【００２８】
【発明の効果】以上本発明によれば、ＣＶＤ原料と酸素
ガスを利用して成膜する工程と還元雰囲気ガスでの熱処
理する工程を組み合わせることで、Ｓｉ単結晶とゲート
絶縁膜の間に低誘電体層のＳｉＯ２膜形成を抑制でき、
さらに不純物の無い緻密なゲート絶縁膜を有する半導体
装置を作製することが可能となった。
ガスを利用して成膜する工程と還元雰囲気ガスでの熱処
理する工程を組み合わせることで、Ｓｉ単結晶とゲート
絶縁膜の間に低誘電体層のＳｉＯ２膜形成を抑制でき、
さらに不純物の無い緻密なゲート絶縁膜を有する半導体
装置を作製することが可能となった。
【図１】 本発明に係るゲート絶縁膜の製造プロセスを
示すブロック図である。
示すブロック図である。
【図２】 本発明に係るゲート絶縁膜の成膜装置の断面
図である。
図である。
【図３】 本発明の膜中の不純物量を比較例と比較した
図である。
図である。
【図４】 本発明のＺｒＯ２物理膜厚とＥＯＴ膜厚との
関係を示す線図である。
関係を示す線図である。
２１…成膜室、２２…熱処理室、２３…シャワーヘッ
ド、２４…加熱用ランプ、２５…基板加熱用ヒータ、２
６…受台。
ド、２４…加熱用ランプ、２５…基板加熱用ヒータ、２
６…受台。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 門島 勝
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
(72)発明者 村田 康彦
茨城県日立市大みか町七丁目１番１号 株
式会社日立製作所日立研究所内
Ｆターム(参考） 5F058 BC03 BF06 BF27 BF29 BH02
5F140 AA24 BA01 BD11 BD12 BD13
BE10 BE17 BF01 BF04 BF07
BF08 BF10 BH21 BJ01 BJ07
BJ27 BK13 BK21 BK25 BK30
CA03 CB04 CC03 CC12 CE07
Claims (7)
- 【請求項１】シリコン単結晶基板上に、ゲート絶縁膜を
形成する工程を有する半導体装置の製造法において、前
記ゲート絶縁膜を形成する工程が、有機金属ガスと酸化
性ガスとによって酸化物層を形成する工程と、該酸化物
層を還元雰囲気中で熱処理する工程とを有することを特
徴とする半導体装置の製造法。 - 【請求項２】シリコン単結晶基板上に、素子分離絶縁膜
を形成する工程と、ゲート絶縁膜を形成する工程と、該
ゲート絶縁膜上にゲート電極を形成する工程と、前記素
子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶
縁膜を挟んで両側にソース及びドレイン領域を形成する
工程と、前記素子分離絶縁膜とゲート絶縁膜とゲート電
極とソース及びドレイン領域とを保護する保護膜を形成
する工程と、前記ソース及びドレイン領域の各々に接し
て前記保護膜を貫通させてプラグ電極を形成する工程
と、該プラグ電極に接して前記保護膜上に配線を形成す
る工程とを順次有する半導体装置の製造法において、前
記ゲート絶縁膜を形成する工程が、有機金属ガスと酸化
性ガスとによって酸化物層を形成する工程と、該酸化物
層を還元雰囲気中で熱処理する工程とを有することを特
徴とする半導体装置の製造法。 - 【請求項３】請求項１又は２において、前記還元雰囲気
ガスが、水素又は触媒水素であることを特徴とする半導
体装置の製造方法。 - 【請求項４】請求項１〜３のいずれかにおいて、前記還
元雰囲気ガスでの熱処理温度が５００℃以下であること
を特徴とする半導体装置の製造方法。 - 【請求項５】請求項１〜４のいずれかにおいて、前記ゲ
ート絶縁膜がＴｉＯ２，ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ
３，Ｔａ２Ｏ５，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｌｎ２Ｏ
３（Ｌｎは希土類元素）の１種類以上からなることを特
徴とする半導体装置の製造方法。 - 【請求項６】請求項１〜６のいずれかにおいて、前記有
機金属をテトラヒドロフラン、トルエン、ヘキサン、オ
クタン及びアルコール類の１種以上の溶剤に溶解し、そ
の溶液を用いる液体搬送気化有機金属化学気相成長法に
よって前記ゲート絶縁膜を形成することを特徴とする半
導体装置の製造方法。 - 【請求項７】シリコン単結晶基板上に、ゲート絶縁膜を
形成する半導体装置の製造装置おいて、前記シリコン単
結晶基板上に前記ゲート絶縁膜となる酸化物層を形成す
る成膜室と前記酸化物層を形成後の前記シリコン単結晶
基板を還元雰囲気中で熱処理する熱処理室とを備え、前
記成膜室は有機金属ガスと酸化性ガスとを導入するシャ
ワーヘッド、前記シリコン単結晶基板を載置し加熱する
基板加熱用ヒータ及び前記成膜室を排気する真空排気装
置を有し、前記熱処理室は前記還元ガスを導入する還元
ガス導入手段、前記熱処理室を排気する真空排気装置、
前記シリコン単結晶基板を載置する台及び前記基板を加
熱する基板加熱用ヒータ、を有することを特徴とする半
導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197839A JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197839A JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017684A true JP2003017684A (ja) | 2003-01-17 |
| JP4416354B2 JP4416354B2 (ja) | 2010-02-17 |
Family
ID=19035377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197839A Expired - Fee Related JP4416354B2 (ja) | 2001-06-29 | 2001-06-29 | 半導体装置の製造方法とその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4416354B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086485A1 (ja) * | 2003-03-24 | 2004-10-07 | Horiba, Ltd. | 半導体装置における絶縁膜の形成方法 |
-
2001
- 2001-06-29 JP JP2001197839A patent/JP4416354B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086485A1 (ja) * | 2003-03-24 | 2004-10-07 | Horiba, Ltd. | 半導体装置における絶縁膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4416354B2 (ja) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US6620713B2 (en) | Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication | |
| US7737511B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
| KR20000052627A (ko) | 고 유전율 실리케이트 재료의 화학 기상 증착 방법 | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| US6866890B2 (en) | Method of forming a dielectric film | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| EP1608007B1 (en) | Method for forming insulating film in semiconductor device | |
| JP2003017684A (ja) | 半導体装置の製造方法とその製造装置 | |
| JP2004158481A (ja) | 半導体装置の製造方法 | |
| US6417041B1 (en) | Method for fabricating high permitivity dielectric stacks having low buffer oxide | |
| JP2003017689A (ja) | 半導体装置とその製造方法及びその製造装置 | |
| JP3931647B2 (ja) | 半導体装置の製造方法 | |
| JP3930407B2 (ja) | 揮発性原料を用いたｍｉｓ型トランジスタ素子およびそれを備えた半導体装置の製造方法 | |
| JP2002324901A (ja) | 電界効果型半導体装置およびその製法 | |
| JP2003017685A (ja) | 半導体装置の製造方法 | |
| JP2003017688A (ja) | 半導体装置及びその製造方法 | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| Misra et al. | Integrated processing of stacked-gate heterostructures: plasma-assisted low temperature processing combined with rapid thermal high-temperature processing | |
| JP2003297829A (ja) | 半導体装置の製造方法及び半導体装置 | |
| Wortmana et al. | Integrated processing of stacked-gate heterostructures: plasma-assisted low temperature processing combined with rapid thermal high-temperature processing | |
| WO2004012237A2 (en) | Methods of forming interfacial layers for high-k gates by ozone oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060926 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |