JP4140767B2 - 半導体装置における絶縁膜の形成方法 - Google Patents

半導体装置における絶縁膜の形成方法 Download PDF

Info

Publication number
JP4140767B2
JP4140767B2 JP2003079279A JP2003079279A JP4140767B2 JP 4140767 B2 JP4140767 B2 JP 4140767B2 JP 2003079279 A JP2003079279 A JP 2003079279A JP 2003079279 A JP2003079279 A JP 2003079279A JP 4140767 B2 JP4140767 B2 JP 4140767B2
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
gas atmosphere
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003079279A
Other languages
English (en)
Other versions
JP2004288884A (ja
Inventor
浩二 富永
哲二 安田
俊秀 生田目
邦彦 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Renesas Technology Corp
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Horiba Ltd
Renesas Technology Corp
Rohm Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd, Renesas Technology Corp, Rohm Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Horiba Ltd
Priority to JP2003079279A priority Critical patent/JP4140767B2/ja
Priority to KR1020057017077A priority patent/KR100751659B1/ko
Priority to EP04721668A priority patent/EP1608007B8/en
Priority to US10/550,805 priority patent/US20070077776A1/en
Priority to PCT/JP2004/003638 priority patent/WO2004086485A1/ja
Priority to TW093107466A priority patent/TWI348184B/zh
Publication of JP2004288884A publication Critical patent/JP2004288884A/ja
Application granted granted Critical
Publication of JP4140767B2 publication Critical patent/JP4140767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置における絶縁膜の形成方法に関し、特に、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタにおけるゲート絶縁膜やＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）型キャパシタにおけるキャパシタ用絶縁膜の形成方法に関する。
【０００２】
【従来技術】
【非特許文献１】
日立国際電気 第４９回春季応用物理学関係連合講演会予稿集 ２８ｐ−Ａ−１１−１４）
近年、半導体の高集積化に伴い、その絶縁膜には、誘電率の大きな金属酸化物等（Ｈｉｇｈ−ｋ膜）が用いられている。そして、このＨｉｇｈ−ｋ膜として例えば、Ａｌ2 Ｏ3 やＨｆＯ2 等が公知であり、このようなＨｉｇｈ−ｋ膜を成膜する技術として、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；原子層成膜）法がある。このＡＬＤ法は、原料として、例えば、トリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ3 ）3 ）と水蒸気（Ｈ2 Ｏ）を用い、これらの原料を交互にＳｉ基板に吹き付けることにより、Ａｌ2 Ｏ3 の成膜を行うものである。このとき、原料を構成するＣＨ3 基（メチル基）が膜中に取り込まれ、これが不純物（ＣX Ｈy ）として振る舞うことにより、膜質を劣化させる原因となっている。この不純物を取り除く方法として、例えば、ＭＩＳ型トランジスタのゲート絶縁膜においては、一般的には、図１０（Ａ）の右側に図示するように、Ｓｉ基板５１の上面にＨｉｇｈ−ｋ膜５２を成膜した後に熱処理を行っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述のように、成膜終了後の熱処理では充分ではなく、図１０（Ａ）に示すように、成膜されたＨｉｇｈ−ｋ膜５２の表面付近の不純物５３しか除去することができない。このため、Ｓｉ基板５１とＨｉｇｈ−ｋ膜５２との界面近傍の深いところまで熱処理により不純物処理を行う場合は、図１０（Ｂ）に示すように、熱処理温度を高くしたり熱処理を長時間にわたって行う必要があるが、そのようにした場合、前記図１０（Ｂ）の右側に図示するように、前記界面にＳｉＯ2 等の界面層５４が形成されてしまう。この界面層５４は、誘電率εが低く（ε＝３．９）、折角のＨｉｇｈ−ｋ膜５２の効果が損なわれてしまう。
【０００４】
上記熱処理以外の不純物除去の方法として、前記非特許文献１に記載されるようなプラズマ酸化による方法がある。この不純物除去の方法は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるＨｆＯ2 （酸化ハフニア）膜の形成工程とプラズマ酸化による不純物除去処理工程とを組み合わせたものである。しかしながら、この方法によっても、前記図１０（Ｂ）に示したような界面層５４が容易に形成されてしまう問題がある。
【０００５】
上述した問題は、ＭＩＳ型トランジスタのゲート絶縁膜の成膜時のみならず、ＭＩＭ型キャパシタのキャパシタ用絶縁膜の成膜時においても同様に生じている。
【０００６】
この発明は、上述の事柄に留意してなされたもので、その目的は、半導体装置における絶縁膜中にその膜質を劣化させる不純物を可及的に存在させないようにすることのできる半導体装置における絶縁膜の形成方法（以下、単に絶縁膜の形成方法という）を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明の絶縁膜の形成方法は、絶縁膜の厚みを０．３〜２ｎｍの範囲に成膜する工程と前記絶縁膜中の不純物を除去する工程とを複数回繰り返すことによって、所定厚みの絶縁膜とし、前記不純物除去の処理温度を５００℃以上に設定してあることを特徴としている（請求項１）。
【０００８】
前記請求項１に記載の絶縁膜の形成方法においては、所望の厚みの絶縁膜を一度に形成するのではなく、前記絶縁膜をその厚みを０．３〜２ｎｍの範囲内で成膜する工程と前記絶縁膜における不純物を除去する工程とを複数回繰り返すようにし、所定厚みの絶縁膜としているので、界面層の成長による不都合を防止しつつ、不純物が可及的に少ないＨｉｇｈ−ｋ膜を容易かつ確実に形成することができる。
【０００９】
そして、前記不純物を除去する工程を、還元性ガス雰囲気または酸化性ガス雰囲気下で行うようにしてもよく（請求項２）、また、還元性ガス雰囲気下と酸化性ガス雰囲気下との組み合わせで行うようにしてもよい（請求項３）。いずれのガス雰囲気下においても、所望のＨｉｇｈ−ｋ膜を容易かつ確実に形成することができる。
【００１０】
そして、前記不純物を除去する工程における還元性ガス雰囲気は、アンモニアガス、水素ガスまたは不活性ガスのいずれかの単独ガス、これらのガスの混合ガス、プラズマ窒素、または、真空中でのいずれかによって形成することができる（請求項４）。
【００１１】
さらに、前記不純物を除去する工程における酸化性ガス雰囲気は、酸素ガス、一酸化窒素、亜酸化窒素またはオゾンガスのいずれかの単独ガス、これらのガスの混合ガス、または、プラズマ酸素のいずれかによって形成することができる（請求項５）。
また、１回目の不純物除去処理が還元性ガス雰囲気で行われるのが好ましい（請求項６）。
また、この発明は別の観点から、絶縁膜の厚みを０．３〜２ｎｍの範囲に成膜する工程 と前記絶縁膜中の不純物を加熱により除去する工程とを複数回繰り返すことによって、所定厚みの絶縁膜とし、１回目の前記不純物除去処理が還元性ガス雰囲気で行われることを特徴とする半導体装置における絶縁膜の形成方法を提供する（請求項７）。
【００１２】
【発明の実施の形態】
以下、この発明の詳細を、図を参照しながら説明する。まず、図１は、この発明の絶縁膜の形成方法が適用される半導体装置としてのＭＩＳ型トランジスタ１の構成を概略的に示すもので、この図において、２はＳｉ単結晶基板（以下、単にＳｉ基板という）で、その抵抗率は例えば０．０１〜１５Ω・ｃｍである。３は素子間を分離させるための素子分離酸化膜で、Ｓｉ基板２を熱酸化させて形成される。４はＳｉ基板２の表面２ａに形成されるゲート絶縁膜で、その形成方法については、後で詳しく説明する。
【００１３】
５はゲート絶縁膜４の上面に形成されるゲート電極で、例えば多結晶Ｓｉ膜や多結晶ＳｉＧｅ膜、または、ゲート絶縁膜４と反応しないＰｔ（白金）などの貴金属やＴｉＮ、ＴａＮなどの高融点金属よりなる。６はチャンネル領域で、ｎチャンネルにはＰ（リン）などを、ｐチャンネルにはＢ（ボロン）などをそれぞれ注入し、８００〜１０００℃の温度で１０〜３０分間熱処理を行って活性化させる。７は層間絶縁膜で、例えばＳｉＯ2 よりなり、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで形成される。８はチャンネル領域６の引き出し電極で、例えばＡｌよりなり、ソース・ドレイン電極となる。なお、パターニングは、例えばフォトリソグラフィの技術によって行われる。
【００１４】
上記ゲート絶縁膜４は、所望の厚みのＨｉｇｈ−ｋ膜からなり、図６に示すように、成膜工程１１と不純物除去処理工程（アニール工程）１２とを順次複数回繰り返して行う点に特徴がある。つまり、Ｓｉ基板２にＨｉｇｈ−ｋ膜４を所望厚さのものを一度に成膜するのではなく、少しずつ所定厚さの膜を成膜し、その後、所定のガス雰囲気下でアニールして不純物の残留を可及的に少なくする点に特徴がある。そこで、このようなゲート絶縁膜４の形成方法の具体的実施例を説明する前に、発明者らが行った実験やそれらの結果に対する考察について、図２〜図５を参照しながら説明する。
【００１５】
まず、ＡＬＤ法によって、例えば、適宜厚さ（例えば、５００μｍ程度）のＳｉ単結晶板からなるＳｉ基板上にＡｌ2 Ｏ3 膜を０．３〜６．３ｎｍの厚みに成膜した。この成膜条件は、基板温度２５０℃で、出発原料として、Ａｌ原料としてはＴＭＡ（Ａｌ（ＣＨ3 ）3 ：トリメチルアルミニウム）を、酸化剤としては水蒸気ガスをそれぞれ用いた。前記Ａｌ2 Ｏ3 膜を昇温脱離ガス分析装置（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で分析を行った。図２はその結果を示すものである。この図２において、（Ａ）は膜厚を種々変えたときのＣ2 Ｈ4 ガス（分子量２８）の離脱を示すものであり、（Ｂ）は膜厚とＣ2 Ｈ4 ガスの脱離量との関係を示すものである。なお、その他の分子量、例えば、分子量１６のＣＨ4 または分子量３０のＣ2 Ｈ6 においても、さらに、分子量４４のＣＯ2 においても、前記図２における傾向と同様であった。
【００１６】
前記昇温脱離ガス分析は、温度を上昇させながらそのときの脱離するガスを分析する方法であるので、熱処理を行っていることと同じであり、この分析結果から発見したことは、熱処理によって不純物を除去できる膜厚は有限で約１．５ｎｍ以下であり、それ以上の膜厚では、不純物が残留する場合があるということである。
【００１７】
そして、ＡＬＤ法によって、例えば、適宜厚さ（例えば、５００μｍ程度）のＳｉ単結晶板からなるＳｉ基板上にＨｆＯ2 膜を０．７〜７．５ｎｍの厚みに成膜した。この成膜条件は、基板温度２５０℃で、出発原料として、Ｈｆ原料としてはＴＤＭＡＨ〔Ｈｆ（Ｎ（ＣＨ3 ）2 ）4 ：テトラキスジメチルアミノハフニウム〕を、酸化剤としては水蒸気ガスをそれぞれ用いた。前記ＨｆＯ2 膜をＴＤＳで昇温脱離ガス分析を行った。図３はその結果を示すものである。この図３に示す膜厚とＣ2 Ｈ4 （ガス分子量２８）の離脱との関係から、ある膜厚以上になると、脱離するガスの量が飽和し、したがって、ある膜厚以下にすることにより、膜中に含まれる不純物を除去することができることが分かる。特に、図３からは、膜厚が２．０ｎｍ以下であれば不純物を良好に除去することが分かる。なお、その他の分子量、例えば、分子量１６のＣＨ4 や分子量３０のＣ2 Ｈ6 においても、さらに、分子量４４のＣＯ2 においても、前記図３における傾向と同様であった。
【００１８】
また、ＡＬＤ法によって、適宜厚さ（例えば、５００μｍ程度）のＳｉ単結晶板からなるＳｉ基板上にＨｆＡｌＯx 膜を０．７〜１１ｎｍの厚みに成膜した。この成膜条件は、基板温度２５０℃で、出発原料として、Ａｌ原料としてはＴＭＡ、Ｈｆ原料としてはＴＤＭＡＨを、酸化剤としては水蒸気ガスをそれぞれ用いた。前記ＨｆＡｌＯx 膜をＴＤＳで昇温脱離ガス分析を行った。図４はその結果を示すものである。この図４において、（Ａ）は膜厚を種々変えたときの分子量２８（Ｃ2 Ｈ4 ）のＴＤＳスペクトルを示すものであり、（Ｂ）は膜厚とＣ2 Ｈ4 ガスの脱離量との関係を示すものである。
【００１９】
前記図４に示される結果からは、ある膜厚以上になると、脱離するガスの量は飽和し、したがって、ある膜厚以下にすることにより、膜中に含まれる不純物を除去することができることが分かり、特に、図４（Ｂ）からは、膜厚が１．８ｎｍ以下であれば不純物を良好に除去することができるといったことが分かる。
【００２０】
そして、前記図２〜図４に示される結果から、膜を構成する元素の種類によって不純物を除去することのできる膜厚が変わること、および、膜厚が０．３〜２．０ｎｍの範囲（最適には、０．５〜１．８ｎｍの範囲）である場合、熱処理によって不純物を確実に除去できるといったことが導かれる。なお、０．３ｎｍは膜として形成できる最小の膜厚であり、１モノレイア（ｍｏｎｏｌａｙｒ：単原子層）に相当する。
【００２１】
次に、前記成膜工程に行われる不純物除去工程（アニール工程）について説明する。この不純物除去工程（アニール工程）は、あるガス雰囲気下において所定の温度状態でＨｉｇｈ−ｋ膜をアニールするもので、雰囲気ガスとしては、還元性ガス雰囲気または酸化性ガス雰囲気があり、成膜工程の後に行われる不純物除去工程（アニール工程）を、前記ガス雰囲気を適宜組み合わせて行うのである。図５は、不純物除去工程（アニール工程）を行った後に、ＸＰＳ（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ：軟Ｘ線光電子分光法）による測定データを示すもので、（Ａ）は１回目のアニールを還元性ガス雰囲気下で行った場合を示し、（Ｂ）は１回目のアニールを酸化性ガス雰囲気下で行った場合を示している。この図５から、アニールを還元性ガス雰囲気下で行った場合、酸化性ガス雰囲気下の場合に比べて、界面層の増加の程度かなり小さいことが分かる。つまり、アニールにおける雰囲気ガスを適宜制御することにより、界面層の形成を抑制することができる。
【００２２】
次に、この発明の絶縁膜の形成方法、より具体的には、ＭＩＳ型トランジスタ１のゲート絶縁膜４を形成する手法の具体的実施例について説明する。図６および７は、この発明の第１実施例を説明するための図で、この実施例においては、ゲート絶縁膜４としてのＨｉｇｈ−ｋ膜の膜厚が４．０ｎｍである。まず、適宜厚さ（例えば、５００μｍ程度）のＳｉ単結晶板からなるＳｉ基板上２を用意し、この表面上にＡＬＤ法で膜厚０．５ｎｍのＨｉｇｈ−ｋ膜としてのＨｆＡｌＯx 膜を成膜する（１回目の成膜、図６中の符号１１参照）。このときの成膜条件は、基板温度２５０℃で、出発原料として、Ａｌ原料としてはＴＭＡ、Ｈｆ原料としてはＴＤＭＡＨを、酸化剤としては水蒸気ガスをそれぞれ用いる。
【００２３】
次いで、前記ＨｆＡｌＯx 膜を、還元性ガスとしてのＮＨ3 （アンモニア）ガス雰囲気下で、６５０℃、３０秒間熱処理を行って不純物処理を行う（１回目の熱処理、図６中の符号１２参照）。この１回目の熱処理は、還元性ガス雰囲気下で行うのが好ましい。何故なら、酸化ガス雰囲気下で熱処理を行った場合、膜厚が０．５ｎｍと薄いため、界面のＳｉが酸化されてＳｉＯ2 を形成し、誘電率の低い界面層が形成されるからである。なお、この実施例においては、６５０℃で熱処理を行っているが、前記図２（Ａ）および図４（Ａ）の結果から、この熱処理時の雰囲気温度を約５００℃以上に設定しておけば、所望の不純物除去効果が得られることが分かる。したがって、不純物除去の処理温度は５００℃以上に設定されている。
【００２４】
前記１回目の熱処理の後、ＨｆＡｌＯx 膜を、前記１回目の成膜と同じ成膜条件で同じ厚みに成膜する（２回目の成膜、図６中の符号１１参照）。
【００２５】
前記２回目の成膜の後、今度は酸素ガス（例えば１３０Ｐａの圧力下）雰囲気下において前記１回目の熱処理と同じ温度および時間で熱処理を行って不純物処理を行う（２回目の熱処理、図６中の符号１２参照）。
【００２６】
そして、以下、７回目まで成膜と熱処理とを交互に繰り返す。この場合、熱処理は、２回目の熱処理と同じように行う。
【００２７】
そして、８回目の成膜を前記７回目までの成膜と同様に行い、その後、酸素ガス雰囲気（酸化性ガス雰囲気）下で７回目までの熱処理と同じ温度および時間で熱処理を行って不純物処理を行う。
【００２８】
図７は、上述した成膜と熱処理とを交互に複数回繰り返して行うことにより作成したＨｆＡｌＯx 膜（膜厚４．０ｎｍ）Ａと、最初に膜厚４．０ｎｍのＨｆＡｌＯx 膜を成膜し、最後に不純物処理のため６５０℃で３０秒間熱処理したＨｆＡｌＯx 膜Ｂと、最初に膜厚４．０ｎｍのＨｆＡｌＯx 膜を成膜し、最後に不純物処理のため８５０℃で３０秒間熱処理したＨｆＡｌＯx 膜Ｃをそれぞれ昇温脱離ガス分析を行った結果を示すものである。
【００２９】
前記図７から、成膜と熱処理（不純物除去処理）とを交互に行った本発明方法によるＨｆＡｌＯx 膜Ａにおいては、脱離ガス（ＣＨ4 ガス）はほとんど認められない。なお、この図７においては、分子量１６のＣＨ4 ガスの脱離を示しているが、その他の分子量、例えば、分子量２８のＣ2 Ｈ4 または分子量３０のＣ2 Ｈ6 においても、さらに、分子量４４のＣＯ2 においても、前記図７におけるものと同様の結果が得られている。
【００３０】
また、この発明方法によるＨｆＡｌＯx 膜の場合、Ｓｉとの界面に低誘電率膜である界面層は一切形成されてないことも確認した。
【００３１】
このように、本発明方法によるＨｆＡｌＯx 膜（Ｈｉｇｈ−ｋ膜）は、ほとんど不純物を含まず、また、Ｓｉとの界面に低誘電率層もない。そして、本発明方法においては、６５０℃といった比較的低温で不純物の除去を行うことができるので、Ｈｉｇｈ−ｋ膜の結晶化が好適に抑制され、Ｈｉｇｈ−ｋ膜が結晶化されることによる不都合、すなわち、結晶化されてしまうと、結晶粒界がウィークポイントとなって、折角のＨｉｇｈ−ｋ膜の信頼性が低下するといったことがなくなる。
【００３２】
次に、図８はこの発明の第２実施例を示すもので、前記第１実施例と同様の出発原料を用いて、Ｓｉ基板上にＨｆＡｌＯx 膜を３ｎｍの厚みで形成するものである。この図８において、サンプルＡ、サンプルＢ、サンプルＣは、１ｎｍの成膜の後、所定のガス雰囲気下において熱処理するもので、（１）〜（６）までのステップによってそれぞれ形成されるＨｉｇｈ−ｋ膜である。そして、比較例として、一挙に３ｎｍのＨｉｇｈ−ｋ膜を作成する従来方法のものをサンプルＤとする。そして、これらいずれのサンプルＡ〜Ｄにおいても、成膜後の熱処理（ＰＤＡ）として、酸素ガス雰囲気下で６５０℃でアニールを行った。
【００３３】
前記サンプルＡ〜Ｃは、この発明の方法によるＨｉｇｈ−ｋ膜を示しているが、このうち、サンプルＡ，Ｂが最初のアニール（熱処理）をアンモニアガス雰囲気下で行っているのに対し、サンプルＣは最初のアニール（熱処理）を酸素ガス雰囲気下で行っている。また、サンプルＡ，Ｂは、２回目、３回目のアニール（熱処理）を、前者がアンモニアガス雰囲気下で行っているのに対し、後者は酸素ガス雰囲気下で行っている。また、サンプルＣはアニール（熱処理）を全て酸素ガス雰囲気下で行っている。
【００３４】
前記サンプルＡ〜Ｄの物性を評価した。すなわち、膜中の残留不純物としてのカーボンの量をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎｉｚａｔｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ；二次イオン質量分析）によって分析した。また、膜の緻密性に関してＸ線反射率測定を行い、膜の密度を求めた。前記分析および測定の結果を下記表１に示す。
【００３５】
【表１】
Figure 0004140767
【００３６】
上記表１の結果から、本発明方法によるサンプルＡ〜Ｃは不純物を除去することができ、さらに、膜が緻密になっていることが分かる。また、不純物除去工程を全て、２００Ｗのプラズマ酸素処理で同様に行ったサンプルの膜中のカーボン量は０．１８であり、プラズマ酸素処理においても同様に不純物除去ができることが分かる。
【００３７】
さらに、前記サンプルＡ〜Ｄの電気的特性として、ＣＶ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）カーブのヒステリシス（印加電圧と容量との関係）およびリーク電流を測定したところ、下記表１に示すような結果が得られた。
【００３８】
【表２】
Figure 0004140767
【００３９】
上記表２から、本発明方法によるサンプルＡ〜Ｃは、従来方法によるサンプルＤに比べて、いずれの電気的特性も優れていることが分かる。すなわち、ＣＶカーブのヒステリシスが小さいものほど界面準位が少なく良質な膜であるが、サンプルＡ〜Ｃは、サンプルＤに比べて著しく小さい。また、リーク電流もサンプルＡ〜Ｃは、サンプルＤに比べて著しく小さい。この理由は、表１からも分かるように、サンプルＡ〜Ｃは、サンプルＤに比べて不純物が非常に少なく、膜の密度が大きく緻密な良質の膜であるからである。したがって、これらのことから、本発明方法によるＨｉｇｈ−ｋ膜は、従来方法によるＨｉｇｈ−ｋ膜に比べて、非常に優れた性質を有することが分かる。
【００４０】
上述の各実施例においては、不純物を除去する工程（熱処理またはアニール工程）におけるガス雰囲気として還元性ガス雰囲気または酸化性ガス雰囲気を採用しており、還元性ガス雰囲気においてはアンモニアガスを用い、酸化性ガス雰囲気においては酸素ガスを用いていたが、この発明はこれに限られるものではなく、種々のガスを用いることができる。すなわち、不純物を除去する工程における還元性雰囲気を、水素ガスまたは不活性ガスを用いて形成してもよく、また、アンモニアガス、水素ガスまたは不活性ガスの混合ガスを用いて形成してもよく、プラズマ窒素を用いてもよく、さらに、真空中であってもよい。また、不純物を除去する工程における酸化性ガス雰囲気を、一酸化窒素（ＮＯ）ガス、亜酸化窒素（Ｎ2 Ｏ）ガスやオゾンガスを用いて形成してもよく、また、これらのガスを適宜混合した混合ガスを用いて形成してもよく、さらには、プラズマ酸素を用いてもよい。
【００４１】
上述した実施の形態は、いずれも、本発明方法をＭＩＳ型トランジスタ１のゲート絶縁膜４の形成方法に適用したものであり、Ｓｉ基板２上にＨｉｇｈ−ｋ膜よりなるゲート絶縁膜４を形成する方法であったが、この発明は、これに限られるものではなく、ＭＩＭ型キャパシタのキャパシタ用絶縁膜の形成においても同様に適用することができる。
【００４２】
図９は、ＭＩＭ型キャパシタ２１の構成を概略的に示すもので、この図において、２２はＳｉ単結晶基板（以下、単にＳｉ基板という）で、その抵抗率は例えば０．０１〜１５Ω・ｃｍである。２３は素子間を分離させるための素子分離酸化膜で、Ｓｉ基板２を熱酸化させて形成される。２４はＳｉ基板２２の表面２２ａに形成されるゲート絶縁膜で、前記図１に示したゲート絶縁膜４と同様の手法で形成される。
【００４３】
４５はゲート絶縁膜４の上面に形成されるゲート電極で、例えば多結晶Ｓｉ膜や多結晶ＳｉＧｅ膜、または、ゲート絶縁膜４と反応しないＰｔ（白金）などの貴金属やＴｉＮ、ＴａＮなどの高融点金属よりなる。４６はチャンネル領域で、ｎチャンネルにはＰ（リン）などを、ｐチャンネルにはＢ（ボロン）などをそれぞれ注入し、８００〜１０００℃の温度で１０〜３０分間熱処理を行って活性化させる。２７は第１層間絶縁膜で、例えば、ＳｉＯ2 よりなり、ＣＶＤ法などで形成される。２８はチャンネル領域４６の引き出し電極で、第１層間絶縁膜２７にＲＩＥ（反応性イオンエッチング）などの手法でコンタクトホールを形成した後、このコンタクトホール内に例えば、Ｃｕ、Ａｌ、ＡｌＳｉ、Ｐｔ2 Ｓｉ、ＴｉＮ、ＴａＮなどの高融点金属を設けてなるものである。
【００４４】
２９は前記第１層間絶縁膜２７の上面に形成される第２層間絶縁膜で、例えば、ＳｉＯ2 よりなり、ＣＶＤ法などで形成される。３０は第１層間絶縁膜２７に形成される引き出し電極２８の一方と電気的に接続されるように、第２層間絶縁膜２９に設けられる引き出し電極で、引き出し電極２８の形成と同様の手法で形成される。
【００４５】
そして、３１は第１層間絶縁膜２７に形成される引き出し電極２８の他方と電気的に接続されるように、第２層間絶縁膜２９に設けられるキャパシタで、次のように構成されている。すなわち、第２層間絶縁膜２９にコンタクトホールが形成され、このコンタクトホール内に、下部電極３２、上部電極３３およびこれら両電極３２，３３間に形成されるキャパシタ用絶縁膜３４が設けられ、これらによってキャパシタ３１が形成される。そして、下部電極３２は、Ｐｔなどの貴金属やＴｉＮ、ＴａＮなどの高融点金属よりなり、また、上部電極３３は，Ｃｕ、Ａｌ、またはＰｔなどの貴金属、あるいはＴｉＮ、ＴａＮなどの高融点金属よりなり、いずれの電極３２，３３もキャパシタ用絶縁膜３４と反応しない材料で構成される。そして、キャパシタ用絶縁膜３４は、下部電極３２の上面にＨｉｇｈ−ｋ膜によって形成される。なお、パターニングは、例えば、リソグラフィの技術によって行われる。
【００４６】
前記キャパシタ用絶縁膜３４の性能を試験するため、例えば、Ｓｉ基板上にＳｉＯ2 膜を２００ｎｍの厚みで形成し、この上面にＰｔ膜を約１００ｎｍの厚みで形成して、キャパシタ用下部電極とした。そして、このＰｔ膜よりなるキャパシタ用下部電極の上面に、図８に示す方法でサンプルＡ〜Ｃを成膜し、比較例として、一挙に３ｎｍのＨｉｇｈ−ｋ膜を作成する従来方法のものをサンプルＤとした。そして、上部電極として、ＴｉＮ膜を形成して、キャパシタ用絶縁膜の電気的特性の評価を行ったところ、下記表３が得られた。
【００４７】
【表３】
Figure 0004140767
【００４８】
上記表３から、本発明方法によるサンプルＡ〜Ｃの絶縁破壊電圧が、従来のサンプルＤのそれよりも高く、良質な膜であることが分かる。この理由は、表１からも分かるように、サンプルＡ〜Ｃは、サンプルＤに比べて不純物が非常に少なく、膜の密度が大きく緻密な良質の膜であるからである。したがって、これらのことから、本発明方法によるＨｉｇｈ−ｋ膜は、キャパシタ用絶縁膜３４としても非常に優れた性質を有することが分かる。
【００４９】
なお、上記実施の形態においては、Ｈｉｇｈ−ｋ膜が形成される基板としてＳｉ基板を用いているが、これに限られるものではなく、前記基板としてＧａＡｓ化合物半導体基板やＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。
【００５０】
【発明の効果】
以上説明したように、この発明によれば、不純物をほとんど含まないＨｉｇｈ−ｋ膜よりなるゲート絶縁膜を形成することができ、不純物に起因するフラットバンドシフトや界面固定電荷を低減することができ、その結果、高品質のＭＩＳ型トランジスタを得ることができる。また、不純物をほとんど含まないＨｉｇｈ−ｋ膜よりなるキャパシタ用絶縁膜を形成することができ、不純物に起因する絶縁破壊電圧の低下を防ぐことができ、その結果、高品質のＭＩＭ型キャパシタを得ることができる。
【図面の簡単な説明】
【図１】 この発明の絶縁膜の形成方法が適用されるＭＩＳ型トランジスタの構造を概略的に示す図である。
【図２】 Ａｌ2 Ｏ3 膜を昇温脱離ガス分析したときの結果を説明するための図である
【図３】 ＨｆＯ2 膜を昇温脱離ガス分析したときの結果を説明するための図である。
【図４】 ＨｆＡｌＯx 膜を昇温脱離ガス分析したときの結果を説明するための図である。
【図５】 ＨｆＯ2 膜を軟Ｘ線光電子分光法で測定したときの結果を説明するための図である。
【図６】 この発明の半導体装置の製造方法の一例を説明するための図である。
【図７】 前記半導体装置の製造方法によって形成されたＨｉｇｈ−ｋ膜の特性を比較例とともに示す図である。
【図８】 この発明の半導体装置の製造方法の他の例を説明するための図である。
【図９】 この発明の絶縁膜の形成方法が適用されるＭＩＭ型キャパシタの構造を概略的に示す図である。
【図１０】 従来技術およびその欠点を説明するための図である。
【符号の説明】
１…ＭＩＳ型トランジスタ、２…シリコン基板、２ａ…シリコン基板の表面、４…ゲート絶縁膜、１１…成膜工程、１２…不純物除去工程、２１…ＭＩＭ型キャパシタ、３４…キャパシタ用絶縁膜。80100

Claims (7)

  1. 絶縁膜の厚みを０．３〜２ｎｍの範囲に成膜する工程と前記絶縁膜中の不純物を除去する工程とを複数回繰り返すことによって、所定厚みの絶縁膜とし、前記不純物除去の処理温度を５００℃以上に設定してあることを特徴とする半導体装置における絶縁膜の形成方法。
  2. 不純物を除去する工程を還元性ガス雰囲気または酸化性ガス雰囲気下で行う請求項１に記載の半導体装置における絶縁膜の形成方法。
  3. 不純物を除去する工程を還元性ガス雰囲気下と酸化性ガス雰囲気下との組み合わせで行う請求項１に記載の半導体装置における絶縁膜の形成方法。
  4. 不純物を除去する工程における還元性ガス雰囲気が、アンモニアガス、水素ガスまたは不活性ガスのいずれかの単独ガス、これらのガスの混合ガス、プラズマ窒素、または、真空中でのいずれかによって形成されている請求項２または３に記載の半導体装置における絶縁膜の形成方法。
  5. 不純物を除去する工程における酸化性ガス雰囲気が、酸素ガス、一酸化窒素、亜酸化窒素またはオゾンガスのいずれかの単独ガス、これらのガスの混合ガス、または、プラズマ酸素のいずれかによって形成してなる請求項２または３に記載の半導体装置における絶縁膜の形成方法。
  6. １回目の不純物除去処理が還元性ガス雰囲気で行われる請求項２〜４のいずれかに記載の半導体装置における絶縁膜の形成方法。
  7. 絶縁膜の厚みを０．３〜２ｎｍの範囲に成膜する工程と前記絶縁膜中の不純物を加熱により除去する工程とを複数回繰り返すことによって、所定厚みの絶縁膜とし、１回目の前記不純物除去処理が還元性ガス雰囲気で行われることを特徴とする半導体装置における絶縁膜の形成方法。
JP2003079279A 2003-03-24 2003-03-24 半導体装置における絶縁膜の形成方法 Expired - Fee Related JP4140767B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003079279A JP4140767B2 (ja) 2003-03-24 2003-03-24 半導体装置における絶縁膜の形成方法
KR1020057017077A KR100751659B1 (ko) 2003-03-24 2004-03-18 반도체 장치에서의 절연막의 형성 방법
EP04721668A EP1608007B8 (en) 2003-03-24 2004-03-18 Method for forming insulating film in semiconductor device
US10/550,805 US20070077776A1 (en) 2003-03-24 2004-03-18 Method for forming an insulating film in a semiconductor device
PCT/JP2004/003638 WO2004086485A1 (ja) 2003-03-24 2004-03-18 半導体装置における絶縁膜の形成方法
TW093107466A TWI348184B (en) 2003-03-24 2004-03-19 Method for forming insulating films in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003079279A JP4140767B2 (ja) 2003-03-24 2003-03-24 半導体装置における絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2004288884A JP2004288884A (ja) 2004-10-14
JP4140767B2 true JP4140767B2 (ja) 2008-08-27

Family

ID=33094838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003079279A Expired - Fee Related JP4140767B2 (ja) 2003-03-24 2003-03-24 半導体装置における絶縁膜の形成方法

Country Status (6)

Country Link
US (1) US20070077776A1 (ja)
EP (1) EP1608007B8 (ja)
JP (1) JP4140767B2 (ja)
KR (1) KR100751659B1 (ja)
TW (1) TWI348184B (ja)
WO (1) WO2004086485A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170665A1 (en) * 2003-04-17 2005-08-04 Fujitsu Limited Method of forming a high dielectric film
KR100762896B1 (ko) * 2006-05-30 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 박막 증착방법
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012104569A (ja) * 2010-11-08 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6540571B2 (ja) 2016-03-24 2019-07-10 豊田合成株式会社 半導体装置の製造方法及び半導体装置
WO2019028120A1 (en) * 2017-08-01 2019-02-07 Applied Materials, Inc. METHODS OF POST-PROCESSING METAL OXIDE
KR102563298B1 (ko) 2021-01-18 2023-08-03 주식회사 유진테크 박막의 불순물 제거방법 및 기판 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338362A (en) * 1992-08-29 1994-08-16 Tokyo Electron Limited Apparatus for processing semiconductor wafer comprising continuously rotating wafer table and plural chamber compartments
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6228781B1 (en) * 1997-04-02 2001-05-08 Applied Materials, Inc. Sequential in-situ heating and deposition of halogen-doped silicon oxide
KR100502557B1 (ko) * 2000-09-18 2005-07-21 동경 엘렉트론 주식회사 게이트 절연체의 성막 방법, 게이트 절연체의 성막 장치및 클러스터 툴
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
US7037574B2 (en) * 2001-05-23 2006-05-02 Veeco Instruments, Inc. Atomic layer deposition for fabricating thin films
JP2002367990A (ja) * 2001-06-04 2002-12-20 Tokyo Electron Ltd 半導体装置の製造方法
JP4416354B2 (ja) * 2001-06-29 2010-02-17 株式会社ルネサステクノロジ 半導体装置の製造方法とその製造装置
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
JP3941099B2 (ja) * 2001-12-19 2007-07-04 ソニー株式会社 薄膜形成方法
JP4090347B2 (ja) * 2002-03-18 2008-05-28 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7160577B2 (en) * 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7442415B2 (en) * 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US7351626B2 (en) * 2003-12-18 2008-04-01 Texas Instruments Incorporated Method for controlling defects in gate dielectrics

Also Published As

Publication number Publication date
TW200423238A (en) 2004-11-01
US20070077776A1 (en) 2007-04-05
JP2004288884A (ja) 2004-10-14
WO2004086485A1 (ja) 2004-10-07
TWI348184B (en) 2011-09-01
EP1608007B1 (en) 2012-08-15
KR20050115910A (ko) 2005-12-08
EP1608007A1 (en) 2005-12-21
EP1608007A4 (en) 2010-03-17
EP1608007B8 (en) 2012-09-26
KR100751659B1 (ko) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4047075B2 (ja) 半導体装置
US7074680B2 (en) Method for making a semiconductor device having a high-k gate dielectric
KR100563748B1 (ko) 반도체소자의제조방법
EP1463121B1 (en) Semiconductor device and production method therefor
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
KR101286309B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
US8450221B2 (en) Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
US20030057432A1 (en) Ultrathin high-k gate dielectric with favorable interface properties for improved semiconductor device performance
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20010006843A1 (en) Method for forming a gate insulating film for semiconductor devices
US20030155582A1 (en) Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
TW201036063A (en) Semiconductor device and the fabrication method thereof
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
JP2005510872A (ja) シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
JP4140767B2 (ja) 半導体装置における絶縁膜の形成方法
JP2019149527A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
JP2000164592A (ja) 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体
US20040124460A1 (en) Stack gate electrode suppressed with interface-reaction and method for fabricating semiconductor device having the same
Kar et al. Physics and Technology of High-k Materials 9
JP2008177497A (ja) 半導体装置の製造方法
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法
Nieh et al. Nitrogen (N2) implantation to suppress growth of interfacial oxide in MOCVD BST and sputtered BST films

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140620

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees