KR100609563B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100609563B1
KR100609563B1 KR1019990060517A KR19990060517A KR100609563B1 KR 100609563 B1 KR100609563 B1 KR 100609563B1 KR 1019990060517 A KR1019990060517 A KR 1019990060517A KR 19990060517 A KR19990060517 A KR 19990060517A KR 100609563 B1 KR100609563 B1 KR 100609563B1
Authority
KR
South Korea
Prior art keywords
bpsg film
film
low concentration
semiconductor device
manufacturing
Prior art date
Application number
KR1019990060517A
Other languages
English (en)
Other versions
KR20010063433A (ko
Inventor
서윤석
김진현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990060517A priority Critical patent/KR100609563B1/ko
Publication of KR20010063433A publication Critical patent/KR20010063433A/ko
Application granted granted Critical
Publication of KR100609563B1 publication Critical patent/KR100609563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 셀 영역과 주변 영역과의 단차를 완화시키키 위해 BPSG막 형성하고 주변 영역 보호용 포토레지스트막을 형성한 후 셀 영역의 BPSG막을 제거하는 경우, 포토레지스트막과 셀 영역의 BPSG막 계면에서 과도식각이 일어나 불량한 형상이 나타나는 문제점을 해결하기 위하여, 단차 완화용 BPSG막 상에 저농도 BPSG막을 형성한 후 포토레지스트막으로 주변 영역을 보호한 상태에서 셀 영역의 BPSG막을 제거하므로써, 포토레지스트막과 셀 영역의 BPSG막 계면에서의 과도 식각이 방지되어, 후속 공정을 용이하게 하고 소자의 수율을 증대시킬 수 있는 반도체 소자의 제조 방법이 개시된다.
단차 완화, 저농도 BPSG

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
도 1a 내지 1d는 종래 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 2는 종래 반도체 소자 제조 방법을 적용한 경우 소자의 셈(SEM) 사진.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 4는 본 발명에 따른 반도체 소자 제조 방법을 적용한 경우 소자의 셈(SEM) 사진.
<도면의 주요 부분에 대한 부호 설명>
11; 31 : 반도체 기판 12, 32 : 회로 패턴 형성 부분
13, 33 : 주변 회로 패턴 형성 부분 14, 34 : BPSG막
15, 36 : 포토레지스트막 35 : 저농도 BPSG막
C : 셀 영역 P : 주변 영역
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 초고집적 반도체 메모리 소자에서 다층배선 형성을 위한 셀 영역과 주변 영역과의 단차를 완화시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 회로 선폭이 0.25㎛ 이하인 초고집적 반도체메모리 소자에서는 다층 배선 형성을 위해 셀 영역과 주변 영역과의 단차를 완화시키기 위하여, 고농도의 BPSG막을 증착하고, 주변 영역 상에 포토레지스트막을 형성한 후 셀 영역의 BPSG막을 선택적으로 습식식각하여, 셀 영역과 주변 영역과의 단차를 완화시킨다.
도 1a 내지 1d는 종래 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 캐패시터 등의 회로 패턴(12) 및 주변 회로 패턴(13)이 형성된 반도체 기판(11) 상부에 BPSG막(14)을 증착하고 리플로우하여 셀 영역(C)과 주변 영역(P) 경계면에서의 경사도를 완화시킨다. 도시된 것처럼, 셀 영역(C)에는 이전의 소자 제조 공정에 의해 주변 영역(P)보다 매우 높은 높이를 갖게 된다.
도 1b에 도시된 바와 같이, 주변 영역(P)의 BPSG막(14) 상에 포토레지스트막(15)을 형성한다.
도 1c는 포토레지스트막(15)을 이용하여 주변 영역(P)을 보호한 상태에서 셀 영역(C)의 BPSG막(15)을 습식식각한 상태를 나타낸다. 이때, 주변 영역(P)을 덮고 있는 포토레지스트막(15)과 BPSG막(14)과의 낮은 고착력으로 인하여, 포토레지스트막(15)과 셀 영역(C) 상의 BPSG막(14) 경계면에서 습식 식각 용액이 빠르게 침투하는 모세관 현상이 일어나게 된다. 이로 인해 계면에서 과도 식각이 일어나게 되어, 계면을 중심으로 움푹 패이는 형상(A)이 나타나게 된다. 이러한 형태는 도 2에서도 관찰된다.
도 2는 종래 반도체 소자 제조 방법을 적용한 경우 소자의 셈(SEM)사진이다. 도시된 것과 같이, 포토레지스트막(15)과 셀 영역(C) 상의 BPSG막(14) 계면에서 과도식각이 일어나, 계면을 중심으로 심한 경사면이 발생하게 된다. 도 2의 경우, 이 경사면과 주변영역(P) 간의 각도(α)는 29.5°로 매우 크다.
도 1d는 주변 영역(P)의 BPSG막(14) 상에 형성한 포토레지스트막(15)을 제거한 후의 소자의 단면도이다.
이와 같이 종래에는 셀 영역(C)과 주변 영역(P) 간의 단차를 해결하기 위하여 주변 영역(P)을 포토레지스트막으로 보호한 상태에서 셀 영역(C)을 식각하였다. 이 경우 BPSG막(14)의 표면 농도를 고려하지 않고, 단지 BPSG막(14)의 리플로우 특성과 표면에서의 수분 흡수로 인한 막의 불안정성을 막을 수 있을 정도의 낮은 농도를 갖는 BPSG막(14)을 이용하였다. 이에 따라 BPSG막(14)과 포토레지스트막(15)의 고착력이 낮아 셀 영역(C)의 BPSG막 식각시 셀 영역(C)과 주변 영역(P)의 계면에서 BPSG막이 움푹 패이는 형상으로 나타나게 된다. 이는 결과적으로, 후속 제 1 금속배선 형성시 노광 및 식각 공정에 불리하게 작용할 뿐만 아니라, 제 2 금속배선 형성을 위한 제 1 금속배선과의 비아콘택 형성시에 콘택 깊이가 깊어지게 되어 제 2 금속배선의 콘택 매립을 어렵게 하여 소자 불량의 주원인으로 작용하게 되는 문제점이 있다.
따라서, 본 발명은 셀 영역과 주변 영역의 단차 완화를 위해 사용하는 BPSG막 상에, 주변 영역을 보호하기 위해 형성되는 포토레지스트막과 높은 고착력을 갖는 저농도의 BPSG막을 형성한 후 셀 영역의 BPSG막을 식각하므로써, 포토레지스트막과 셀 영역의 BPSG막 계면에서 BPSG막이 과도 식각되는 것을 억제하여 소자의 평탄도를 개선할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 소자 형성 공정이 완료도어 셀 영역 및 주변 영역이 확정된 반도체 기판 상에 BPSG막을 형성하는 단계; 상기 BPSG막 상에 저농도 BPSG막을 형성하는 단계; 상기 BPSG막 및 저농도 BPSG막을 리플로우시키기 위한 열처리 공정을 실시하는 단계; 상기 셀 영역의 상기 BPSG막 및 저농도 BPSG막을 제거하기 위하여 상기 주변 영역의 저농도 BPSG막 상에 포토레지스트막을 형성하는 단계; 식각 공정을 실시하여 상기 셀 영역의 저농도 BPSG막 및 BPSG막을 절연막 역할을 할 수 있을 정도의 두께만 잔류되도록 제거하는 단계; 및 상기 주변 영역의 저농도 BPSG막 상에 형성된 포토레지스트막 및 잔류하는 저농도 BPSG막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명은 셀 영역과 주변 영역과의 단차 완화를 위한 목적으로 고농도 BPSG막을 그대로 적용하면서, 이 BPSG막 상에 BPSG막의 리플로우 특성에 영향을 주지 않을 정도의 저농도 BPSG막을 얇게 형성하여, 주변 영역의 식각 마스크로 사용되는 포토레지스트와의 고착력을 증대시킨다. 이에 따라 포토레지스트막 계면에서의 과도 식각을 방지할 수 있어 바람직한 계면 형상을 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 3a는 캐패시터까지의 공정이 완료된 회로 패턴 형성 부분(32) 및 주변 회로 패턴 형성 부분(33)이 제조된 반도체 기판(31) 상에 BPSG막(34)을 형성한 후, 전체구조 상에 저농도 BPSG막(35)을 형성한 상태를 나타내는 소자의 단면도이다. 여기에서, 셀 영역(C)과 주변 영역(P)은 7000Å 이상의 고단차를 갖는다. 이러한 단차 완화를 목적으로 형성하는 BPSG막(34)은 8000 내지 12000Å의 두께로 형성하고, BPSG막(34) 표면의 농도를 낮추기 위한 저농도 BPSG막(35)은 200 내지 500Å의 두께로 형성한다. BPSG막(34)은 보론(B)의 농도를 3.5 내지 5.0wt%로 하고, 인(P)의 농도를 2.5 내지 4.5wt%가 되도록 하며, 저농도 BPSG막(35)은 보론(B)의 농도를 1.5wt% 이상 3.5wt% 미만으로 하고, 인(P)의 농도를 1.0wt% 이상 2.5wt%미만이 되도록 한다. 또한, BPSG막(34)은 상압화학기상증착법을 이용하여 형성하며, 저농도 BPSG막(35)은 BPSG막(34) 형성 후 연속적으로 형성한다. 이후, 750 내지 900℃의 온도범위에서 질소 분위기로 10 내지 40분간 열처리하여 BPSG막(34) 및 저농도 BPSG막(35)을 리플로우시킨다.
도 1b는 셀 영역(C)의 BPSG막(34) 및 저농도 BPSG막(35)을 제거하기 위하여 주변 영역(P)의 저농도 BPSG막(35) 상에 포토레지스트막(36)을 형성한 상태를 나타내는 소자의 단면도이다.
도 1c는 식각 공정을 실시하여 셀 영역(C)의 저농도 BPSG막(35) 및 BPSG막(34)을 제거한 상태를 나타낸다. 이때, 제거되는 저농도 BPSG막(35) 및 BPSG막(34)의 총 두께는 후속 공정으로 형성될 금속배선과의 절연 역할을 충분히 할 수 있도록 3500 내지 6000Å이 되도록 한다. 이 식각 공정은 습식 식각 공정으로, BOE 또는 HF를 이용하여 실시한다. 본 발명에서는 BPSG막(34) 상에 저농도 BPSG막(35)을 형성하기 때문에 셀 영역(C)과 주변 영역(P)과의 계면에서 포토레지스트막(36)과 저농도 BPSG막(35)의 고착력이 높다. 이에 따라 포토레지스트막(36)과 저농도 BPSG막(35) 계면의 식각 속도가 다른 부분과 크게 다르지 않아, BPSG막(35, 34) 식각 후 균일한 형상(B)을 갖게 된다.
도 1d는 주변 영역(P)을 보호하기 위해 형성한 포토레지스트막(36) 및 잔류하는 저농도 BPSG막(35)을 제거한 상태를 나타내는 소자의 단면도이다.
도 4는 본 발명에 따른 반도체 소자 제조 방법을 적용한 경우 소자의 셈(SEM) 사진이다.
도시된 바와 같이, 저농도 BPSG막(35)과 포토레지스트막(36)의 높은 고착력으로 인해 그 계면에서의 식각 속도가 다른 부분과 거의 비슷하게 되어, 전체적으로 균일한 형상을 갖는 BPSG막(34)을 얻을 수 있다. 이 방법을 적용하여 실험한 결과, BPSG막(34)의 경사면과 주변 영역(P)이 이루는 각(β)은 29°정도로 개선되고, 주변 영역으로 침투된 길이도 대폭 감소한 것을 알 수 있다.
상술한 바와 같이 본 발명은 셀 영역과 주변 영역과의 단차를 완화시키기 위해 형성하는 BPSG막 표면에 저농도 BPSG막을 형성하여, 셀 영역의 식각 공정시 주변 영역의 식각 마스크 계면에서 과도 식각이 일어나는 현상을 억제할 수 있다. 이에 따라 셀 영역과 주변 영역간의 계면 형상이 균일한 BPSG막을 얻을 수 있으므로, 후속 금속배선 간의 콘택 매립을 용이하게 할 수 있고, 추가 비용 없이 소자의 수율을 증대시킬 수 있는 효과가 있다.

Claims (10)

  1. 소자 형성 공정이 완료도어 셀 영역 및 주변 영역이 확정된 반도체 기판 상에 BPSG막을 형성하는 단계;
    상기 BPSG막 상에 저농도 BPSG막을 형성하는 단계;
    상기 BPSG막 및 저농도 BPSG막을 리플로우시키기 위한 열처리 공정을 실시하는 단계;
    상기 셀 영역의 상기 BPSG막 및 저농도 BPSG막을 제거하기 위하여 상기 주변 영역의 저농도 BPSG막 상에 포토레지스트막을 형성하는 단계;
    식각 공정을 실시하여 상기 셀 영역의 저농도 BPSG막 및 BPSG막을 절연막 역할을 할 수 있을 정도의 두께만 잔류되도록 제거하는 단계; 및
    상기 주변 영역의 저농도 BPSG막 상에 형성된 포토레지스트막 및 잔류하는 저농도 BPSG막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 BPSG막은 8000 내지 12000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 BPSG막은 보론의 농도를 3.5 내지 5.0wt%로 하고, 인의 농도를 2.5 내지 4.5wt%가 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 저농도 BPSG막은 200 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 저농도 BPSG막은 보론의 농도를 1.5wt% 이상 3.5wt% 미만으로 하고, 인의 농도를 1.0 이상 2.5wt% 미만이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 BPSG막은 상압화학기상증착법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 저농도 BPSG막은 상기 BPSG막을 형성한 후 인-시투로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 열처리 공정은 750 내지 900℃의 온도범위에서 질소 분위기로 10 내지 40분간 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 식각 공정에 의해 제거되는 저농도 BPSG막 및 BPSG막의 총 두께는 3500 내지 6000Å이 되도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 1 항에 있어서,
    상기 식각 공정은 BOE 또는 HF를 이용하는 습식 식각 공정인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019990060517A 1999-12-22 1999-12-22 반도체 소자의 제조 방법 KR100609563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060517A KR100609563B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060517A KR100609563B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010063433A KR20010063433A (ko) 2001-07-09
KR100609563B1 true KR100609563B1 (ko) 2006-08-04

Family

ID=19628240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060517A KR100609563B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100609563B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220725A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体装置
JPH07245342A (ja) * 1994-03-03 1995-09-19 Fuji Electric Co Ltd 半導体装置ならびにその製造方法
KR970052876A (ko) * 1995-12-30 1997-07-29 김주용 반도체 소자의 층간 절연막 형성방법
KR970063564A (ko) * 1996-02-08 1997-09-12 김광호 다층배선 구조의 층간 절연막

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220725A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体装置
JPH07245342A (ja) * 1994-03-03 1995-09-19 Fuji Electric Co Ltd 半導体装置ならびにその製造方法
KR970052876A (ko) * 1995-12-30 1997-07-29 김주용 반도체 소자의 층간 절연막 형성방법
KR970063564A (ko) * 1996-02-08 1997-09-12 김광호 다층배선 구조의 층간 절연막

Also Published As

Publication number Publication date
KR20010063433A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
US5747383A (en) Method for forming conductive lines and stacked vias
US6077789A (en) Method for forming a passivation layer with planarization
KR100609563B1 (ko) 반도체 소자의 제조 방법
US8492264B2 (en) Method for forming interconnection levels of an integrated circuit
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
CN109755175B (zh) 互连结构及其形成方法
KR100772706B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100305206B1 (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR100226253B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100406601B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
KR100207523B1 (ko) 금속배선층 형성방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100568791B1 (ko) 반도체 소자의 비아 홀 형성 방법
KR100321145B1 (ko) 반도체 소자의 제조방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR0154766B1 (ko) 반도체장치의 접촉창 형성방법
KR100187687B1 (ko) 반도체 소자의 금속층 형성방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR100609569B1 (ko) 반도체 소자의 비피에스지막 형성 방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100518077B1 (ko) 반도체 소자의 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee