KR100568791B1 - 반도체 소자의 비아 홀 형성 방법 - Google Patents

반도체 소자의 비아 홀 형성 방법 Download PDF

Info

Publication number
KR100568791B1
KR100568791B1 KR1019990023718A KR19990023718A KR100568791B1 KR 100568791 B1 KR100568791 B1 KR 100568791B1 KR 1019990023718 A KR1019990023718 A KR 1019990023718A KR 19990023718 A KR19990023718 A KR 19990023718A KR 100568791 B1 KR100568791 B1 KR 100568791B1
Authority
KR
South Korea
Prior art keywords
film
forming
via hole
sog
insulating film
Prior art date
Application number
KR1019990023718A
Other languages
English (en)
Other versions
KR20010003425A (ko
Inventor
조직호
김한민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990023718A priority Critical patent/KR100568791B1/ko
Publication of KR20010003425A publication Critical patent/KR20010003425A/ko
Application granted granted Critical
Publication of KR100568791B1 publication Critical patent/KR100568791B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H59/00—Adjusting or controlling tension in filamentary material, e.g. for preventing snarling; Applications of tension indicators
    • B65H59/02—Adjusting or controlling tension in filamentary material, e.g. for preventing snarling; Applications of tension indicators by regulating delivery of material from supply package
    • B65H59/04—Adjusting or controlling tension in filamentary material, e.g. for preventing snarling; Applications of tension indicators by regulating delivery of material from supply package by devices acting on package or support
    • B65H59/043—Adjusting or controlling tension in filamentary material, e.g. for preventing snarling; Applications of tension indicators by regulating delivery of material from supply package by devices acting on package or support with a braking force varying proportionally to the diameter or the weight of the package being unwound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2701/00—Handled material; Storage means
    • B65H2701/30—Handled filamentary material
    • B65H2701/31—Textiles threads or artificial strands of filaments

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 비아 홀 형성 방법에 관한 것으로, 제 1 절연막, SOG막 및 제 2 절연막으로 구성된 층간 절연막의 소정 영역을 식각하여 비아 홀을 형성한 후 NH3 가스와 질소 또는 아르곤 가스 분위기에서 플라즈마 처리를 실시하여 상기 바아 홀 측벽에 노출된 SOG막에 실리콘 산화질화막을 형성하므로써 SOG막의 수축 및 아웃개싱 현상을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 비아 홀 형성 방법이 개시된다.
SOG, 아웃개싱, 플라즈마 처리, 실리콘 산화질화막

Description

반도체 소자의 비아 홀 형성 방법{Method of forming a via hole in a semiconductor device}
도 1(a) 내지 도 1(c)는 종래의 반도체 소자의 비아 홀 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 비아 홀 형성 방법을 설명하기 위한 소자의 단면도.
도 3은 플라즈마 처리 반응 챔버의 개략도.
도 4는 플라즈마 처리 가스와 SOG막내의 알킬기와의 반응식.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 하부 금속 배선
13 및 23 : 제 1 절연막 14 및 24 : SOG막
15 및 25 : 제 2 절연막 16 및 26 : 감광막 패턴
17 : 비아 홀 18 및 28 : 상부 금속 배선
27 : 실리콘 산화질화막
본 발명은 반도체 소자의 비아 홀 형성 방법에 관한 것으로, 특히 SOG막을 사용하는 층간 절연막을 식각하여 비아 홀을 형성한 후 비아 홀 측벽에 플라즈마 처리를 실시하여 노출된 SOG 표면에 실리콘 산화질화막을 형성하므로써 아웃개싱 및 SOG막의 수축을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 비아 홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 절연막은 소자와 소자 또는 도전층과 도전층의 전기적인 절연 및 평탄화를 목적으로 사용되며, 외부의 환경으로부터 소자를 보호하기 위한 보호막으로 사용된다.
그런데, 반도체 소자의 고집적화에 따른 소자의 크기 감소로 인하여 배선간이 간격이 미세해 지고 골이 깊어지기 때문에 기존의 PE-CVD법에 의하여 층간 절연막을 형성할 경우 요구되는 매립 특성 및 평탄화 특성을 얻을 수 없다. 따라서, 우수한 매립 특성 및 평탄화 특성을 나타내는 SOG를 이용한 절연막 구조가 사용되고 있다. SOG를 이용한 절연막 구조는 제 1 절연막/SOG막/제 2 절연막으로 구성되며, PE-CVD계 제 1 및 제 2 절연막은 SOG막이 직접 금속 배선위에 증착되어 금속 배선의 물성을 열화시키는 것을 방지하는 역할을 한다. SOG는 그 구조에 따라 무기 (inorganic)계의 실리케이트(silicate) SOG와 유기(organic)계의 실록산(siloxane) SOG가 사용되며, 실리케이트 SOG의 경우 임의의 두께 이상 코팅할 경우 크랙 (crack) 발생의 문제점이 있어 현재는 실록산계 SOG가 많이 사용되고 있다.
그럼, 도 1(a) 내지 도 1(c)를 이용하여 종래의 비아 홀 형성 방법을 설명하면 다음과 같다.
도 1(a)에 도시된 바와 같이, 하부 금속 배선(12)이 형성된 반도체 기판(11)상에 금속 배선간의 전기적 절연 및 평탄화를 위해 제 1 절연막(13), SOG막(14) 및 제 2 절연막(15)으로 층간 절연막을 형성한다. 제 2 절연막(15) 상부에 감광막 패턴(16)을 형성하고, 이를 마스크로 층간 절연막을 식각하여 비아홀(17)을 형성한 다.
비아 홀을 형성한 후 산소 플라즈마를 이용하여 감광막을 제거할 때 비아 홀의 측벽부는 도 1(b)에 도시된 것처럼 산소 플라즈마에 의해 노출된다. 산소 플라즈마에 노출된 SOG에서는 알킬(alkyl)기가 수분으로 분해되며, 이후 실시되는 클리닝(cleaning) 공정에서 다량의 수분을 흡수하게 되므로 큐링(curing) 공정 또는 상부 금속 배선 증착시 도 1(c)에 도시된 바와 같이 비아 홀 측벽부에서의 SOG의 수축 및 아웃개싱(outgassing)(A)이 발생하여 비아 저항 및 소자의 신뢰성을 저하시키게 된다.
따라서, 본 발명은 유기 SOG막의 표면을 무기화하여 후속 클리닝 공정에서으 수분 흡수 및 SOG 수축을 방지하므로써 비아 프로파일, 비아 매립 특성 및 소자의 신뢰성을 개선할 수 있는 반도체 소자의 비아 홀 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 공정을 통해 하부 구조가 형성된 반도체 기판상에 제 1 절연막, SOG막 및 제 2 절연막으로 구성된 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상부에 감광막 패턴을 형성한 후 상기 층간 절연막을 식각하여 비아 홀을 형성하는 단계와, 플라즈마 처리를 실시하여 상기 비아 홀 측벽에 노출된 SOG막에 실리콘 산화질화막을 형성하는 단계와, 상기 감광막 패턴을 제거한 후 상부 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 비아 홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)에 도시된 바와 같이, 하부 금속 배선(22)이 형성된 반도체 기판(21)상에 금속 배선간의 전기적 절연 및 평탄화를 위해 제 1 절연막(23), SOG막(24) 및 제 2 절연막(25)으로 층간 절연막을 형성한다. 제 2 절연막(25) 상부에 감광막 패턴(26)을 형성하고, 이를 마스크로 층간 절연막을 식각하여 비아홀을 형성한다. 이후 산소 플라즈마를 이용한 감광막 제거 공정에서 비아 홀 측벽에 노출된 SOG막 (24)의 수축 및 아웃개싱이 발생하는 것을 방지하기 위해 다음과 같이 플라즈마 처 리를 실시한다. 비아 홀이 형성된 반도체 기판을 1∼4Torr의 압력을 유지하는 반응 챔버로 로딩한 후 반응 챔버 내부로 플라즈마 처리 가스로서 NH3, 희석(dilution) 및 캐리어 가스로서 N2 또는 아르곤 가스를 유입시킨다. 이때, 플라즈마 처리 가스의 유입량으로 NH3는 1.5∼7.0slm, N2는 1∼5slm이 되도록 한다. 만일 질소 가스 대신에 아르곤 가스를 유입시킬 경우는 1∼3.5slm의 양으로 유입시킨다. 그리고 반응 챔버에 도 3에 도시된 바와 같이 플라즈마 여기(plasma excitation)용으로 300∼1100W(13.56㎒)의 고주파 전력과 반도체 기판의 바이어스용으로 200∼600W(200∼500㎑)의 고주파 전력이 인가되도록 한다. 한편, 상기의 플라즈마 반응 챔버 대신에 감광막 제거용 산소 플라즈마 반응 챔버에서 상기와 동일한 조건에서 인시투로 플라즈마 처리를 실시할 수 있다.
상기와 같은 반응 조건에서 반응 가스인 NH3는 비아 측벽부의 SOG 표면부의 알킬기와 도 4와 같은 반응식에 의해 반응하게 되며, 그 결과 비아 측벽부의 SOG 표면 부위에서는 실리콘 산화질화막(27)이 생성된다. 이때 실리콘 산화질화막은 플라즈마 전력과 NH3 가스 유입량 및 플라즈마 처리 시간에 비례하여 형성되며, 300∼500Å 정도의 두께를 갖도록 한다.
실리콘 산화질화막(27)은 도 2(b)와 같이 산소 플라즈마에 의한 감광막 제거 공정을 실시하여도 손상되지 않기 때문에 후속 클리닝 공정시에도 수분 흡수를 억제할 수 있어 도 2(c)에 도시된 바와 같이 상부 금속 배선(28)을 증착할 때 SOG막 에서의 아웃개싱 및 SOG막의 수축을 크게 감소시킬 수 있다.
상술한 바와 같이 본 발명에 의하면 기존의 장비(PE-CVD 장비)를 이용하여 안정적인 비아 프로파일을 확보할 수 있고, 안정적이고 우수한 비아 프로파일 및 비아 저항 특성에 따른 소자의 신뢰성을 향상시킬 수 있으며, 고가의 HSQ계 SOG 물질을 사용하지 않고도 우수한 특성을 갖는 비아 구조를 확보할 수 있다. 또한, 기존의 감광막 제거 장비에서 감광막 제거 공정과 인시투로 플라즈마 처리가 가능하여 수율 증대 및 추가 장비의 도입이 필요하지 않다.

Claims (9)

  1. 소정의 공정을 통해 하부 구조가 형성된 반도체 기판상에 제 1 절연막, SOG막 및 제 2 절연막으로 구성된 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 상부에 감광막 패턴을 형성한 후 상기 층간 절연막을 식각하여 비아홀을 형성하는 단계와,
    플라즈마 처리를 실시하여 상기 비아홀 양측벽에 노출된 SOG막에 실리콘 산화질화막을 형성하는 단계와,
    상기 감광막 패턴을 제거한 후 상부 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  2. 제 1 항에 있어서, 상기 플라즈마 처리는 1 내지 4Torr의 압력을 유지하는 반응 챔버에서 실시하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  3. 제 1 항에 있어서, 상기 플라즈마 처리는 NH3 가스 및 질소 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  4. 제 3 항에 있어서, 상기 NH3 가스는 1.5 내지 7.0slm의 양으로 유입시키고, 상기 질소 가스는 1 내지 5slm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  5. 제 1 항에 있어서, 상기 플라즈마 처리는 NH3 가스 및 아르곤 가스 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  6. 제 5 항에 있어서, 상기 NH3 가스는 1.5 내지 7.0slm의 양으로 유입시키고, 상기 아르곤 가스는 1 내지 3.5slm의 양으로 유입시키는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  7. 제 2 항에 있어서, 상기 반응 챔버에 플라즈마 여기용으로 300 내지 1100W의 고주파 전력과 반도체 기판의 바이어스용으로 200 내지 600W의 고주파 전력을 인가하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  8. 제 1 항에 있어서, 상기 실리콘 산화질화막은 300 내지 500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
  9. 제 1 항에 있어서, 상기 플라즈마 처리는 상기 감광막을 제거하기 위한 산소 플라즈마 처리 공정을 실시하는 반응 챔버와 동일 챔버에서 인시투로 실시하는 것을 특징으로 하는 반도체 소자의 비아 홀 형성 방법.
KR1019990023718A 1999-06-23 1999-06-23 반도체 소자의 비아 홀 형성 방법 KR100568791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023718A KR100568791B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 비아 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023718A KR100568791B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 비아 홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20010003425A KR20010003425A (ko) 2001-01-15
KR100568791B1 true KR100568791B1 (ko) 2006-04-06

Family

ID=19594556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023718A KR100568791B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 비아 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100568791B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434188B1 (ko) * 2001-08-28 2004-06-04 삼성전자주식회사 장벽 금속층 적층 방법
KR100780680B1 (ko) * 2001-12-20 2007-11-30 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053579A (ko) * 1995-12-30 1997-07-31 김주용 반도체 소자의 다층 금속 배선 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053579A (ko) * 1995-12-30 1997-07-31 김주용 반도체 소자의 다층 금속 배선 방법

Also Published As

Publication number Publication date
KR20010003425A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6114259A (en) Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US6936533B2 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US6605855B1 (en) CVD plasma process to fill contact hole in damascene process
JP4057972B2 (ja) 半導体装置の製造方法
JP3250518B2 (ja) 半導体装置及びその製造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
KR100568791B1 (ko) 반도체 소자의 비아 홀 형성 방법
CN107731730B (zh) 半导体结构的形成方法
KR100391992B1 (ko) 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
CN109755175B (zh) 互连结构及其形成方法
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR100505408B1 (ko) 반도체 소자의 금속절연막 형성 방법
KR100796180B1 (ko) 반도체 장치의 형성 방법
KR101081853B1 (ko) 반도체 소자의 제조방법
KR20100011483A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000044867A (ko) 반도체 소자의 콘택홀 형성 방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100547242B1 (ko) 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법
KR0133334B1 (ko) 금속층을 보호하기 위한 산화층 형성방법
KR100289656B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee