JPH08264523A - Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 - Google Patents
Ｓｏｇ材料およびこれを用いた半導体装置の製造方法Info
- Publication number
- JPH08264523A JPH08264523A JP7087650A JP8765095A JPH08264523A JP H08264523 A JPH08264523 A JP H08264523A JP 7087650 A JP7087650 A JP 7087650A JP 8765095 A JP8765095 A JP 8765095A JP H08264523 A JPH08264523 A JP H08264523A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog
- silicon oxide
- alkyl group
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C1/00—Ingredients generally applicable to manufacture of glasses, glazes, or vitreous enamels
- C03C1/006—Ingredients generally applicable to manufacture of glasses, glazes, or vitreous enamels to produce glass through wet route
- C03C1/008—Ingredients generally applicable to manufacture of glasses, glazes, or vitreous enamels to produce glass through wet route for the production of films or coatings
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 焼成温度を低温化して、シリサイド膜の凝集
を防止する。クラック発生を伴うことなく１回の塗付・
焼成で厚い膜を形成しうるようにする。 【構成】 サリサイド技術により、チタンシリサイド膜
８を有するＭＯＳトランジスタを形成する。酸化シリコ
ン膜９を形成し、その上に、アルコキシシラン（Ｈn Ｓ
ｉ（ＯＲ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を
主成分とし、これにリン化合物、ほう素化合物およびゲ
ルマニウム化合物の中の１種または複数種が添加された
ＳＯＧ材料を塗付する。８００℃で焼成して、ＳＯＧ膜
１２を形成する。
を防止する。クラック発生を伴うことなく１回の塗付・
焼成で厚い膜を形成しうるようにする。 【構成】 サリサイド技術により、チタンシリサイド膜
８を有するＭＯＳトランジスタを形成する。酸化シリコ
ン膜９を形成し、その上に、アルコキシシラン（Ｈn Ｓ
ｉ（ＯＲ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を
主成分とし、これにリン化合物、ほう素化合物およびゲ
ルマニウム化合物の中の１種または複数種が添加された
ＳＯＧ材料を塗付する。８００℃で焼成して、ＳＯＧ膜
１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＧ材料およびこれ
を用いた半導体装置の製造方法に関し、特に埋め込み性
に優れかつクラックの発生しにくいＳＯＧ材料と、これ
を用いた多層配線構造を有する半導体装置の製造方法に
関するものである。
を用いた半導体装置の製造方法に関し、特に埋め込み性
に優れかつクラックの発生しにくいＳＯＧ材料と、これ
を用いた多層配線構造を有する半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】近年ＬＳＩの高集積化に伴い半導体基板
表面の段差が著しくなってきており、その平坦化技術が
ＬＳＩにおける主要テーマの一つになってきている。ま
た、高集積化とともにＬＳＩの高速化も要請されてお
り、これに伴い、ゲート電極の配線抵抗およびソース・
ドレイン領域のシート抵抗を低減するために、ゲート電
極上およびソース・ドレイン領域の拡散層上にチタンシ
リサイド、コバルトシリサイドなどの薄膜を形成する技
術が必要となってきている。
表面の段差が著しくなってきており、その平坦化技術が
ＬＳＩにおける主要テーマの一つになってきている。ま
た、高集積化とともにＬＳＩの高速化も要請されてお
り、これに伴い、ゲート電極の配線抵抗およびソース・
ドレイン領域のシート抵抗を低減するために、ゲート電
極上およびソース・ドレイン領域の拡散層上にチタンシ
リサイド、コバルトシリサイドなどの薄膜を形成する技
術が必要となってきている。
【０００３】この薄膜形成方法としては、１９８２年の
アイ・イ・イ・イ アイ・イ・ディ・エム（ＩＥＥＥ
ＩＥＤＭ）７１４〜７１７頁に報告されたチタンシリサ
イド膜の自己整合型形成法（サリサイド技術； self al
igned silicide）が知られており、この方法により、ゲ
ート電極およびソース・ドレイン領域のシート抵抗を自
己整合的に低減することが可能となる。この技術を用い
た場合の層間絶縁膜としては、例えばＢＰＳＧ膜が広く
用いられている。このようにリン（Ｐ）を含む絶縁膜が
用いられるのは、Ｎａ等の重金属が半導体基板表面に到
達するのを防止するためであり、この種の絶縁膜を用い
ることはＭＯＳ型のＬＳＩでは必須の技術となってい
る。
アイ・イ・イ・イ アイ・イ・ディ・エム（ＩＥＥＥ
ＩＥＤＭ）７１４〜７１７頁に報告されたチタンシリサ
イド膜の自己整合型形成法（サリサイド技術； self al
igned silicide）が知られており、この方法により、ゲ
ート電極およびソース・ドレイン領域のシート抵抗を自
己整合的に低減することが可能となる。この技術を用い
た場合の層間絶縁膜としては、例えばＢＰＳＧ膜が広く
用いられている。このようにリン（Ｐ）を含む絶縁膜が
用いられるのは、Ｎａ等の重金属が半導体基板表面に到
達するのを防止するためであり、この種の絶縁膜を用い
ることはＭＯＳ型のＬＳＩでは必須の技術となってい
る。
【０００４】図１０は、このような層間絶縁膜の製造方
法において、ＢＰＳＧ膜を用いる場合の製造工程を示す
工程順断面図である。図１０（ａ）に示すように、半導
体基板１上に素子分離酸化シリコン膜２、ゲート酸化シ
リコン膜３、ゲート電極４、ソース領域５、ドレイン領
域６、サイドウォール７、チタンシリサイド膜８を公知
の方法により形成した後、図１０（ｂ）に示すように、
モノシランと酸素による常圧化学気相成長法により酸化
シリコン膜９を形成する。
法において、ＢＰＳＧ膜を用いる場合の製造工程を示す
工程順断面図である。図１０（ａ）に示すように、半導
体基板１上に素子分離酸化シリコン膜２、ゲート酸化シ
リコン膜３、ゲート電極４、ソース領域５、ドレイン領
域６、サイドウォール７、チタンシリサイド膜８を公知
の方法により形成した後、図１０（ｂ）に示すように、
モノシランと酸素による常圧化学気相成長法により酸化
シリコン膜９を形成する。
【０００５】続いて、図１０（ｃ）に示すように、テト
ラエトキシシランとトリエチルボレイトとトリメチルフ
ォスフェイトと酸素を材料として減圧化学気相成長法に
よりＢＰＳＧ膜１６を形成する。その後、ＢＰＳＧ膜表
面を平坦化し、かつ微細な配線間に発生する「す」をな
くすためのリフロー工程を経て、図１０（ｄ）に示すよ
うな平坦化されたＢＰＳＧ膜１８を得る。一般にこの時
のリフローには窒素雰囲気中で８５０℃以上の高温が必
要である。
ラエトキシシランとトリエチルボレイトとトリメチルフ
ォスフェイトと酸素を材料として減圧化学気相成長法に
よりＢＰＳＧ膜１６を形成する。その後、ＢＰＳＧ膜表
面を平坦化し、かつ微細な配線間に発生する「す」をな
くすためのリフロー工程を経て、図１０（ｄ）に示すよ
うな平坦化されたＢＰＳＧ膜１８を得る。一般にこの時
のリフローには窒素雰囲気中で８５０℃以上の高温が必
要である。
【０００６】また、第２の従来例として層間絶縁膜の一
部にＳＯＧ（ spin on glass）膜を用いて平坦化する場
合を示す。ＳＯＧ材料としては一般にはテトラアルコキ
シシランを加水分解、脱水縮合させるものが主に使用さ
れる。そのほかには例えば特開平４−１０４１８号公報
に示されるような、一般式がＲn Ｓｉ（ＯＲ＊）4-n、
（Ｒ、Ｒ＊は炭素数１〜のアルキル基、アリール基また
はビニル基で、ｎは０〜３の整数である）で表されるア
ルコシシランから得られるものを主成分とするＳＯＧ材
料も知られている。また、特開平２−２３３５３１号公
報には、Ｓｉ（ＯＨ）4 やＳｉ（ＯＣ2 Ｈ5 ）4 を主材
料とするＳＯＧ材料にゲルマニウムを添加したＳＯＧ材
料が提案されている。
部にＳＯＧ（ spin on glass）膜を用いて平坦化する場
合を示す。ＳＯＧ材料としては一般にはテトラアルコキ
シシランを加水分解、脱水縮合させるものが主に使用さ
れる。そのほかには例えば特開平４−１０４１８号公報
に示されるような、一般式がＲn Ｓｉ（ＯＲ＊）4-n、
（Ｒ、Ｒ＊は炭素数１〜のアルキル基、アリール基また
はビニル基で、ｎは０〜３の整数である）で表されるア
ルコシシランから得られるものを主成分とするＳＯＧ材
料も知られている。また、特開平２−２３３５３１号公
報には、Ｓｉ（ＯＨ）4 やＳｉ（ＯＣ2 Ｈ5 ）4 を主材
料とするＳＯＧ材料にゲルマニウムを添加したＳＯＧ材
料が提案されている。
【０００７】図１１（ａ）〜（ｃ）は、第２の従来例の
形成過程を示す工程順断面図である。図１１（ａ）に示
すように、半導体基板１上に素子分離酸化シリコン膜
２、ゲート酸化シリコン膜３、ゲート電極４、ソース領
域５、ドレイン領域６、サイドウォール７、チタンシリ
サイド膜８を既知の方法により形成した後、モノシラ
ン、フォスフィン、酸素を原料ガスとして常圧化学気相
成長法によりＰＳＧを堆積し、平坦化のためのリフロー
処理を行って、図１１（ｂ）に示すように、平坦化され
たＰＳＧ膜１９を得る。この時のリフロー工程において
十分な平坦性を得るためには窒素雰囲気中において９０
０℃以上の温度が必要である。
形成過程を示す工程順断面図である。図１１（ａ）に示
すように、半導体基板１上に素子分離酸化シリコン膜
２、ゲート酸化シリコン膜３、ゲート電極４、ソース領
域５、ドレイン領域６、サイドウォール７、チタンシリ
サイド膜８を既知の方法により形成した後、モノシラ
ン、フォスフィン、酸素を原料ガスとして常圧化学気相
成長法によりＰＳＧを堆積し、平坦化のためのリフロー
処理を行って、図１１（ｂ）に示すように、平坦化され
たＰＳＧ膜１９を得る。この時のリフロー工程において
十分な平坦性を得るためには窒素雰囲気中において９０
０℃以上の温度が必要である。
【０００８】その後ＰＳＧ膜上にＳＯＧ材料を塗布し、
焼成してＳＯＧ膜を形成する。ＳＯＧ膜の形成工程で
は、一般には必要な膜厚が得られるまで複数回塗付／焼
成が繰り返される。図１１（ｃ）には、第１のＳＯＧ膜
２０、第２のＳＯＧ膜２１の２層膜を形成した場合の状
態が示されている。
焼成してＳＯＧ膜を形成する。ＳＯＧ膜の形成工程で
は、一般には必要な膜厚が得られるまで複数回塗付／焼
成が繰り返される。図１１（ｃ）には、第１のＳＯＧ膜
２０、第２のＳＯＧ膜２１の２層膜を形成した場合の状
態が示されている。
【０００９】
【発明が解決しようとする課題】第１の従来例の場合の
ように、層間絶縁膜としてＢＰＳＧ膜を用いる場合、図
１０（ｃ）に示すように、成膜直後にはその表面は下地
の形状を反映したものとなる。そのため、このＢＰＳＧ
膜表面上にさらに配線をフォトリソグラフィ技術により
形成する場合には、ＢＰＳＧ膜表面の凹凸のために微細
なパターン形成が困難となる。
ように、層間絶縁膜としてＢＰＳＧ膜を用いる場合、図
１０（ｃ）に示すように、成膜直後にはその表面は下地
の形状を反映したものとなる。そのため、このＢＰＳＧ
膜表面上にさらに配線をフォトリソグラフィ技術により
形成する場合には、ＢＰＳＧ膜表面の凹凸のために微細
なパターン形成が困難となる。
【００１０】また、高アスペクト比の配線上にＢＰＳＧ
膜を形成した場合、成膜直後は図１０（ｃ）に示すよう
に、完全に配線間の溝を埋め込むことができず配線間に
「す」が発生する。配線間に「す」が存在するとその後
の製造工程でウェハが加熱、冷却されることにより
「す」の内部の空気が圧縮、膨張を繰り返すことで配線
に力が加わり配線の信頼性が低下する。以上の問題を解
決するためには、窒素雰囲気中８５０℃以上の高温での
リフロー処理が必要となる。
膜を形成した場合、成膜直後は図１０（ｃ）に示すよう
に、完全に配線間の溝を埋め込むことができず配線間に
「す」が発生する。配線間に「す」が存在するとその後
の製造工程でウェハが加熱、冷却されることにより
「す」の内部の空気が圧縮、膨張を繰り返すことで配線
に力が加わり配線の信頼性が低下する。以上の問題を解
決するためには、窒素雰囲気中８５０℃以上の高温での
リフロー処理が必要となる。
【００１１】しかしチタンシリサイド膜を形成した後
に、このＢＰＳＧ膜のリフローのために８５０℃以上の
熱処理を行うと、図１０（ｄ）に示すように、薄膜化さ
れていたチタンシリサイド膜が凝集を起こすため高抵抗
化してしまう（高抵抗化したチタンシリサイド膜を１７
にて示す）。チタンシリサイド膜が高抵抗化するのを防
ぐには、チタンシリサイド膜を形成した後のプロセスを
８００℃以下の温度にて行う必要がある。しかし、ＢＰ
ＳＧ膜のリフロー温度を８００℃以下にした場合、ほと
んど図１０（ｃ）に示した状態に止まり、微細な配線間
では同図に示されるように「す」が残ったままとなる。
に、このＢＰＳＧ膜のリフローのために８５０℃以上の
熱処理を行うと、図１０（ｄ）に示すように、薄膜化さ
れていたチタンシリサイド膜が凝集を起こすため高抵抗
化してしまう（高抵抗化したチタンシリサイド膜を１７
にて示す）。チタンシリサイド膜が高抵抗化するのを防
ぐには、チタンシリサイド膜を形成した後のプロセスを
８００℃以下の温度にて行う必要がある。しかし、ＢＰ
ＳＧ膜のリフロー温度を８００℃以下にした場合、ほと
んど図１０（ｃ）に示した状態に止まり、微細な配線間
では同図に示されるように「す」が残ったままとなる。
【００１２】一方、層間絶縁膜としてＳＯＧ膜を用いる
第２の従来例の場合、テトラアルコキシシランを加水分
解、脱水縮合させて形成したＳＯＧ材料を用いて成膜し
たＳＯＧ膜はクラックが発生しやすく、クラックを発生
させずに１回の塗布、熱処理で形成できる膜厚は２００
ｎｍ以下にしかならない。したがって、必要な膜厚を得
るには、複数回の塗布、熱処理工程を繰り返すことが必
要となり、工程が非常に多くなる。
第２の従来例の場合、テトラアルコキシシランを加水分
解、脱水縮合させて形成したＳＯＧ材料を用いて成膜し
たＳＯＧ膜はクラックが発生しやすく、クラックを発生
させずに１回の塗布、熱処理で形成できる膜厚は２００
ｎｍ以下にしかならない。したがって、必要な膜厚を得
るには、複数回の塗布、熱処理工程を繰り返すことが必
要となり、工程が非常に多くなる。
【００１３】また、第２の従来例では、ＰＳＧ膜のリフ
ロー工程が第１の従来例で示したＢＰＳＧ膜の場合と同
様の理由で必要になり、さらにＳＯＧ膜の焼成が必要と
なるが、ＰＳＧ膜のリフローやＳＯＧ膜の焼成は、第１
の従来例で示したＢＰＳＧ膜のリフローの場合よりもさ
らに高温で行う必要があり、やはりチタンシリサイド膜
は高抵抗化する。
ロー工程が第１の従来例で示したＢＰＳＧ膜の場合と同
様の理由で必要になり、さらにＳＯＧ膜の焼成が必要と
なるが、ＰＳＧ膜のリフローやＳＯＧ膜の焼成は、第１
の従来例で示したＢＰＳＧ膜のリフローの場合よりもさ
らに高温で行う必要があり、やはりチタンシリサイド膜
は高抵抗化する。
【００１４】ＳＯＧ材料として特開平４−１０４１８号
公報に記載された、一般式がＲn Ｓｉ（ＯＲ＊）4-n 、
（Ｒ、Ｒ＊は炭素数１〜のアルキル基、アリール基また
はビニル基で、ｎは０〜３の整数である）で表されるア
ルコシシランを主成分とするＳＯＧ材料を用いた場合
や、特開平２−２３３５３１号公報に記載されたよう
に、Ｓｉ（ＯＨ）4 やＳｉ（ＯＣ2 Ｈ5 ）4 を主材料と
するＳＯＧ材料にゲルマニウムを添加した場合には、熱
処理工程での低温化は可能ではあるものの、脱水縮合時
の体積変化が大きいため、クラック発生に対する防止効
果は十分ではなく厚膜のＳＯＧ膜を形成するには、多数
回の塗付・焼成が必要となる。
公報に記載された、一般式がＲn Ｓｉ（ＯＲ＊）4-n 、
（Ｒ、Ｒ＊は炭素数１〜のアルキル基、アリール基また
はビニル基で、ｎは０〜３の整数である）で表されるア
ルコシシランを主成分とするＳＯＧ材料を用いた場合
や、特開平２−２３３５３１号公報に記載されたよう
に、Ｓｉ（ＯＨ）4 やＳｉ（ＯＣ2 Ｈ5 ）4 を主材料と
するＳＯＧ材料にゲルマニウムを添加した場合には、熱
処理工程での低温化は可能ではあるものの、脱水縮合時
の体積変化が大きいため、クラック発生に対する防止効
果は十分ではなく厚膜のＳＯＧ膜を形成するには、多数
回の塗付・焼成が必要となる。
【００１５】本発明は従来技術のこのような状況に鑑み
てなされたものであって、その目的は、第１に、埋め込
み性に優れかつクラックの発生しにくいＳＯＧ材料を提
供することであり、第２に、低温の熱処理により高品質
のＳＯＧ膜を得ることができるようにするこである。そ
して、このことにより、ＬＳＩの表面の段差を十分に緩
和することができるようにし、さらにＬＳＩの高速化と
高集積化に必要不可欠な高融点金属シリサイド技術に適
合する層間絶縁膜形成技術を提供しようとするものであ
る。
てなされたものであって、その目的は、第１に、埋め込
み性に優れかつクラックの発生しにくいＳＯＧ材料を提
供することであり、第２に、低温の熱処理により高品質
のＳＯＧ膜を得ることができるようにするこである。そ
して、このことにより、ＬＳＩの表面の段差を十分に緩
和することができるようにし、さらにＬＳＩの高速化と
高集積化に必要不可欠な高融点金属シリサイド技術に適
合する層間絶縁膜形成技術を提供しようとするものであ
る。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、アルコキシシラン（Ｈn Ｓｉ（Ｏ
Ｒ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を主成分
とし、水およびアルコール等を溶媒として含むＳＯＧ材
料、が提供される。そして、好ましくは、上記の材料ま
たはこれにテトラアルコキシシラン（Ｓｉ（ＯＲ）4 、
Ｒ：アルキル基）を添加した材料に、リン化合物、ほう
素化合物およびゲルマニウム化合物の中の１種または複
数種が添加される。
め、本発明によれば、アルコキシシラン（Ｈn Ｓｉ（Ｏ
Ｒ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を主成分
とし、水およびアルコール等を溶媒として含むＳＯＧ材
料、が提供される。そして、好ましくは、上記の材料ま
たはこれにテトラアルコキシシラン（Ｓｉ（ＯＲ）4 、
Ｒ：アルキル基）を添加した材料に、リン化合物、ほう
素化合物およびゲルマニウム化合物の中の１種または複
数種が添加される。
【００１７】また、本発明によれば、（１）半導体基板
上に絶縁膜を介して下層配線を形成する工程と、（２）
化学気相成長法により前記下層配線表面と前記絶縁膜表
面とを覆う酸化シリコン膜を形成する工程と、（３）主
成分であるアルコキシシラン（Ｈn Ｓｉ（ＯＲ）4-n 、
ｎ＝１、２、３、Ｒ：アルキル基）に、または主成分で
あるアルコキシシランにテトラアルコキシシラン（Ｓｉ
（ＯＲ）4 、Ｒ：アルキル基）を添加したものに、リン
化合物、ほう素化合物またはゲルマニウム化合物の中の
少なくとも１種類を添加して形成した前駆体溶液を前記
酸化シリコン膜上に塗布し、４００℃以下の温度で熱処
理を行って前記酸化シリコン膜の表面を覆うＳＯＧ膜を
形成する工程と、（４）８００℃以下の温度で、前記Ｓ
ＯＧ膜を熱処理する工程と、を有する半導体装置の製造
方法、が提供される。
上に絶縁膜を介して下層配線を形成する工程と、（２）
化学気相成長法により前記下層配線表面と前記絶縁膜表
面とを覆う酸化シリコン膜を形成する工程と、（３）主
成分であるアルコキシシラン（Ｈn Ｓｉ（ＯＲ）4-n 、
ｎ＝１、２、３、Ｒ：アルキル基）に、または主成分で
あるアルコキシシランにテトラアルコキシシラン（Ｓｉ
（ＯＲ）4 、Ｒ：アルキル基）を添加したものに、リン
化合物、ほう素化合物またはゲルマニウム化合物の中の
少なくとも１種類を添加して形成した前駆体溶液を前記
酸化シリコン膜上に塗布し、４００℃以下の温度で熱処
理を行って前記酸化シリコン膜の表面を覆うＳＯＧ膜を
形成する工程と、（４）８００℃以下の温度で、前記Ｓ
ＯＧ膜を熱処理する工程と、を有する半導体装置の製造
方法、が提供される。
【００１８】
【作用】図１は、アルコキシシラン（Ｈn Ｓｉ（ＯＲ）
4-n 、ｎ＝１、２、３、Ｒ：アルキル基）により形成さ
れたＳＯＧ材料を段差を有するウェハ表面に塗布、熱処
理してＳＯＧ膜を形成した場合の形成前後における段差
の大きさを示すグラフである。同図に示されるように、
本発明によるＳＯＧ材料を用いることにより段差を２５
％低減できる。また、本発明に用いられるＳＯＧ材料に
トルアルコキシフォスフェイト（ＰＯ（ＯＲ）3 、Ｒ：
アルキル基）等のリン化合物、トルアルコキシボレイト
（Ｂ（ＯＲ）3 、Ｒ：アルキル基）等のほう素化合物も
しくはテトラアルコキシゲルマニウム（Ｇｅ（ＯＲ）
4 、Ｒ：アルキル基）等のゲルマニウム化合物を添加し
てもよい。形成されるＳＯＧ膜中にリン、ほう素もしく
はゲルマニウムを含むと、シリカネットワークに歪みが
生じてガラス転移温度が低下する。本発明において用い
られるゲルマニウム化合物、ほう素化合物、リン化合物
は水酸化物や有機化合物であり、もとのＳＯＧ材料の溶
媒に可溶なものであればいかなるものであってもよい。
4-n 、ｎ＝１、２、３、Ｒ：アルキル基）により形成さ
れたＳＯＧ材料を段差を有するウェハ表面に塗布、熱処
理してＳＯＧ膜を形成した場合の形成前後における段差
の大きさを示すグラフである。同図に示されるように、
本発明によるＳＯＧ材料を用いることにより段差を２５
％低減できる。また、本発明に用いられるＳＯＧ材料に
トルアルコキシフォスフェイト（ＰＯ（ＯＲ）3 、Ｒ：
アルキル基）等のリン化合物、トルアルコキシボレイト
（Ｂ（ＯＲ）3 、Ｒ：アルキル基）等のほう素化合物も
しくはテトラアルコキシゲルマニウム（Ｇｅ（ＯＲ）
4 、Ｒ：アルキル基）等のゲルマニウム化合物を添加し
てもよい。形成されるＳＯＧ膜中にリン、ほう素もしく
はゲルマニウムを含むと、シリカネットワークに歪みが
生じてガラス転移温度が低下する。本発明において用い
られるゲルマニウム化合物、ほう素化合物、リン化合物
は水酸化物や有機化合物であり、もとのＳＯＧ材料の溶
媒に可溶なものであればいかなるものであってもよい。
【００１９】ガラス転移温度とリフロー温度には相関関
係がある。したがって、ＳＯＧ膜中にリン、ほう素もし
くはゲルマニウムを含むことでさらにリフロー効果が高
まり、その結果段差の低減が可能となる。例えばリンを
７重量パーセントおよびゲルマニウムを２０重量パーセ
ント含むことで段差は３０％低減することが可能とな
る。
係がある。したがって、ＳＯＧ膜中にリン、ほう素もし
くはゲルマニウムを含むことでさらにリフロー効果が高
まり、その結果段差の低減が可能となる。例えばリンを
７重量パーセントおよびゲルマニウムを２０重量パーセ
ント含むことで段差は３０％低減することが可能とな
る。
【００２０】本発明に用いられるＳＯＧ材料は微細なパ
ターンへの埋め込み性に優れている。どちらも窒素雰囲
気中８００℃で３０分間の熱処理を施した場合、従来例
で示したＢＰＳＧ膜では「す」を無く埋め込むことがで
きるのは配線の高さと配線間隔の比が１．２以下の配線
間であるのに対して、本発明で用いられるＳＯＧ膜は配
線間隔０．１μｍで配線の高さと配線間隔の比が２．０
まで「す」を無く埋め込むことができる。
ターンへの埋め込み性に優れている。どちらも窒素雰囲
気中８００℃で３０分間の熱処理を施した場合、従来例
で示したＢＰＳＧ膜では「す」を無く埋め込むことがで
きるのは配線の高さと配線間隔の比が１．２以下の配線
間であるのに対して、本発明で用いられるＳＯＧ膜は配
線間隔０．１μｍで配線の高さと配線間隔の比が２．０
まで「す」を無く埋め込むことができる。
【００２１】図２は本発明に用いられるＳＯＧ材料を塗
布するときの回転数に対して、ウェハ上に形成されるＳ
ＯＧ膜の膜厚を示している。図に示すように形成される
ＳＯＧ膜の膜厚は塗布時の回転数に依存し、その回転数
を変えることにより所望の膜厚のＳＯＧ膜を得ることが
できる。そして、本発明のＳＯＧ材料を用いることによ
り、１回の塗布により１μｍの膜厚までクラックを発生
させずに成膜することが可能である。本発明において用
いられるアルコキシシランは、Ｓｉ−Ｈ結合を含んでい
るため、従来のＳＯＧ材料よりも、脱水・縮合による体
積変化が少ない。そのため、クラックの発生が抑制さ
れ、１回の塗付・焼成により、より厚い膜厚のＳＯＧ膜
を得ることができる。
布するときの回転数に対して、ウェハ上に形成されるＳ
ＯＧ膜の膜厚を示している。図に示すように形成される
ＳＯＧ膜の膜厚は塗布時の回転数に依存し、その回転数
を変えることにより所望の膜厚のＳＯＧ膜を得ることが
できる。そして、本発明のＳＯＧ材料を用いることによ
り、１回の塗布により１μｍの膜厚までクラックを発生
させずに成膜することが可能である。本発明において用
いられるアルコキシシランは、Ｓｉ−Ｈ結合を含んでい
るため、従来のＳＯＧ材料よりも、脱水・縮合による体
積変化が少ない。そのため、クラックの発生が抑制さ
れ、１回の塗付・焼成により、より厚い膜厚のＳＯＧ膜
を得ることができる。
【００２２】本発明によるアルコキシシラン（Ｈn Ｓｉ
（ＯＲ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を用
いたＳＯＧ材料にはテトラアルコキシシラン（Ｓｉ（Ｏ
Ｒ）4 、Ｒ：アルキル基）を添加してもよい。アルコキ
シシランにより形成されるＳＯＧ材料を用いてＳＯＧ膜
を形成するにはＳＯＧ膜中のＳｉ−Ｈ成分をなくして完
全なシリカガラスを形成するために、８００℃あるいは
それ以上の温度の熱処理が必要となる。テトラアルコキ
シシランを添加した場合その温度を低温化することが可
能となる。図３にテトラアルコキシシランの添加量に対
する、低温焼成熱処理（４００℃程度の熱処理）後のＳ
ＯＧ膜の赤外分光法によって測定されたＳｉ−Ｈ結合の
吸収係数を示した。同図から分かるようにテトラアルコ
キシシランの量を増やすことで膜中のＳｉ−Ｈ結合が減
少するので、高温焼成時の焼成温度を低下させることが
できる。しかし、添加量を増加させると埋め込み性およ
びクラック発生防止効果が減殺される。したがって、テ
トラアルコキシシランの添加量は重量比で５０％以下と
することが望ましく、より好ましくは３０％以下であ
る。
（ＯＲ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を用
いたＳＯＧ材料にはテトラアルコキシシラン（Ｓｉ（Ｏ
Ｒ）4 、Ｒ：アルキル基）を添加してもよい。アルコキ
シシランにより形成されるＳＯＧ材料を用いてＳＯＧ膜
を形成するにはＳＯＧ膜中のＳｉ−Ｈ成分をなくして完
全なシリカガラスを形成するために、８００℃あるいは
それ以上の温度の熱処理が必要となる。テトラアルコキ
シシランを添加した場合その温度を低温化することが可
能となる。図３にテトラアルコキシシランの添加量に対
する、低温焼成熱処理（４００℃程度の熱処理）後のＳ
ＯＧ膜の赤外分光法によって測定されたＳｉ−Ｈ結合の
吸収係数を示した。同図から分かるようにテトラアルコ
キシシランの量を増やすことで膜中のＳｉ−Ｈ結合が減
少するので、高温焼成時の焼成温度を低下させることが
できる。しかし、添加量を増加させると埋め込み性およ
びクラック発生防止効果が減殺される。したがって、テ
トラアルコキシシランの添加量は重量比で５０％以下と
することが望ましく、より好ましくは３０％以下であ
る。
【００２３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図４は、本発明の第１の実施例を説明
するための半導体装置の断面図である。この半導体装置
を製造するには、まず、半導体基板１の表面上に素子分
離酸化シリコン膜２、ゲート酸化シリコン膜３、多結晶
シリコン膜のゲート電極４、ソース領域５、ドレイン領
域６、サイドウォール７を公知の方法により形成する。
て説明する。 ［第１の実施例］図４は、本発明の第１の実施例を説明
するための半導体装置の断面図である。この半導体装置
を製造するには、まず、半導体基板１の表面上に素子分
離酸化シリコン膜２、ゲート酸化シリコン膜３、多結晶
シリコン膜のゲート電極４、ソース領域５、ドレイン領
域６、サイドウォール７を公知の方法により形成する。
【００２４】次に、モノシランと酸素を原料とする熱化
学気相成長法により酸化シリコン膜９をウェハ全面に形
成する。この酸化シリコン膜の成膜時の基板温度は例え
ば４００℃であり、このとき形成される酸化シリコン膜
の膜厚は例えば１００ｎｍである（ここまでの工程は、
図１０（ａ）、（ｂ）に示した従来例の工程からチタン
シリサイド膜の形成工程を除去したものである）。
学気相成長法により酸化シリコン膜９をウェハ全面に形
成する。この酸化シリコン膜の成膜時の基板温度は例え
ば４００℃であり、このとき形成される酸化シリコン膜
の膜厚は例えば１００ｎｍである（ここまでの工程は、
図１０（ａ）、（ｂ）に示した従来例の工程からチタン
シリサイド膜の形成工程を除去したものである）。
【００２５】次に、エトキシシラン（Ｈ3 Ｓｉ（ＯＣ2
Ｈ5 ））を出発材料として形成されたＳＯＧ材料を酸化
シリコン膜９上に塗布した。塗布は、ウェハ回転数：４
０００ｒｐｍで行い、そのとき形成されるＳＯＧ膜の膜
厚は約４００ｎｍである。塗布後、窒素雰囲気中で１５
０℃の温度によりホットプレート上で１分間の熱処理を
行って溶剤を揮発させ、その後、窒素雰囲気中、４００
℃の温度で６０分間の熱処理を行い、酸化シリコン膜９
表面を覆うＳＯＧ膜を形成する。さらに、窒素雰囲気
中、８００℃の温度で３０分間焼成を行って、ＳＯＧ膜
１０を得た。
Ｈ5 ））を出発材料として形成されたＳＯＧ材料を酸化
シリコン膜９上に塗布した。塗布は、ウェハ回転数：４
０００ｒｐｍで行い、そのとき形成されるＳＯＧ膜の膜
厚は約４００ｎｍである。塗布後、窒素雰囲気中で１５
０℃の温度によりホットプレート上で１分間の熱処理を
行って溶剤を揮発させ、その後、窒素雰囲気中、４００
℃の温度で６０分間の熱処理を行い、酸化シリコン膜９
表面を覆うＳＯＧ膜を形成する。さらに、窒素雰囲気
中、８００℃の温度で３０分間焼成を行って、ＳＯＧ膜
１０を得た。
【００２６】以上の実施例により、形成前に存在した段
差を２５％低減することができた。また、配線間隔０．
２μｍ、アスペクト比が１．５の配線間を「す」の発生
なく埋め込むことができた。さらに１回の塗布、熱処理
により、ＳＯＧ膜を形成することができるため工程の短
縮が可能となった。
差を２５％低減することができた。また、配線間隔０．
２μｍ、アスペクト比が１．５の配線間を「す」の発生
なく埋め込むことができた。さらに１回の塗布、熱処理
により、ＳＯＧ膜を形成することができるため工程の短
縮が可能となった。
【００２７】［第２の実施例］図５は、本発明の第２の
実施例を説明するための半導体装置の断面図である。こ
の半導体装置を製造するには、まず、半導体基板１の表
面上に素子分離酸化シリコン膜２、ゲート酸化シリコン
膜３、多結晶シリコンからなるゲート電極４、ソース領
域５、ドレイン領域６、サイドウォール７、チタンシリ
サイド膜８を公知の方法により形成する。
実施例を説明するための半導体装置の断面図である。こ
の半導体装置を製造するには、まず、半導体基板１の表
面上に素子分離酸化シリコン膜２、ゲート酸化シリコン
膜３、多結晶シリコンからなるゲート電極４、ソース領
域５、ドレイン領域６、サイドウォール７、チタンシリ
サイド膜８を公知の方法により形成する。
【００２８】次に、モノシランと酸素を原料とする熱化
学気相成長法により酸化シリコン膜９をウェハ全面に形
成する。この酸化シリコン膜の成膜時の基板温度は例え
ば４００℃であり、このとき形成される酸化シリコン膜
の膜厚は例えば１００ｎｍである（ここまでの工程は、
図１０（ａ）、（ｂ）に示した従来例の場合と同様であ
る）。
学気相成長法により酸化シリコン膜９をウェハ全面に形
成する。この酸化シリコン膜の成膜時の基板温度は例え
ば４００℃であり、このとき形成される酸化シリコン膜
の膜厚は例えば１００ｎｍである（ここまでの工程は、
図１０（ａ）、（ｂ）に示した従来例の場合と同様であ
る）。
【００２９】次に、エトキシシラン（Ｈ3 Ｓｉ（ＯＣ2
Ｈ5 ））を主成分とする材料に、トリメトキシフォスフ
ェイト（ＰＯ（ＯＣＨ3 ）3 ）を、最終的に形成される
ＳＯＧ膜中のリンの濃度が７重量パーセントになるよう
に添加した材料をを用い、これを酸化シリコン膜９上に
塗布し窒素雰囲気中で１５０℃の温度によりホットプレ
ート上で１分間の熱処理を行い溶剤を揮発させて、その
後窒素雰囲気中で４００℃の温度により６０分間の熱処
理を行い、酸化シリコン膜９表面を覆うＳＯＧ膜を形成
する。
Ｈ5 ））を主成分とする材料に、トリメトキシフォスフ
ェイト（ＰＯ（ＯＣＨ3 ）3 ）を、最終的に形成される
ＳＯＧ膜中のリンの濃度が７重量パーセントになるよう
に添加した材料をを用い、これを酸化シリコン膜９上に
塗布し窒素雰囲気中で１５０℃の温度によりホットプレ
ート上で１分間の熱処理を行い溶剤を揮発させて、その
後窒素雰囲気中で４００℃の温度により６０分間の熱処
理を行い、酸化シリコン膜９表面を覆うＳＯＧ膜を形成
する。
【００３０】４００℃の熱処理後、さらに、窒素雰囲気
中８００℃の温度で３０分間焼成を行って、ＳＯＧ膜１
１を得た。４００℃の熱処理後ではＳＯＧ膜中にはＳｉ
−Ｈ基が存在しているが、８００℃の温度で３０分間の
熱処理を施すことで、ＳＯＧ膜中に存在するＳｉ−Ｈ基
を完全に除去したＳＯＧ膜１１を形成することができ
た。
中８００℃の温度で３０分間焼成を行って、ＳＯＧ膜１
１を得た。４００℃の熱処理後ではＳＯＧ膜中にはＳｉ
−Ｈ基が存在しているが、８００℃の温度で３０分間の
熱処理を施すことで、ＳＯＧ膜中に存在するＳｉ−Ｈ基
を完全に除去したＳＯＧ膜１１を形成することができ
た。
【００３１】以上の実施例により８００℃以下のプロセ
スにより層間絶縁膜を形成することができ、形成前に存
在した段差を２５％低減することができた。また、配線
間隔０．２μｍ、アスペクト比が１．５の配線間を
「す」の発生なく埋め込むことができた。さらに１回の
塗布、熱処理により、ＳＯＧ膜を形成することができる
ため工程の短縮が可能となった。
スにより層間絶縁膜を形成することができ、形成前に存
在した段差を２５％低減することができた。また、配線
間隔０．２μｍ、アスペクト比が１．５の配線間を
「す」の発生なく埋め込むことができた。さらに１回の
塗布、熱処理により、ＳＯＧ膜を形成することができる
ため工程の短縮が可能となった。
【００３２】［第３の実施例］図６は、本発明の第３の
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜９の形成工程までは、
図５に示した第２の実施例の場合と同様である。本実施
例においては、第２の実施例で用いたＳＯＧ材料に、ト
ルエトキシボレイト（Ｂ（ＯＣ2 Ｈ5 ）3 ）およびテト
ラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3 ）4 ）を添加
したものを用いた。ここで、エトキシシラン（Ｈ3 Ｓｉ
（ＯＣ2 Ｈ5 ））に添加された、トリメトキシフォスフ
ェイト（ＰＯ（ＯＣＨ3 ）3 ）、トルエトキシボレイト
およびテトラメトキシゲルマニウム）の添加量は、最終
的に形成されるＳＯＧ膜中のリン、ほう素およびゲルマ
ニウムの濃度が、それぞれ７、３、２０重量パーセント
となるように調整された。
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜９の形成工程までは、
図５に示した第２の実施例の場合と同様である。本実施
例においては、第２の実施例で用いたＳＯＧ材料に、ト
ルエトキシボレイト（Ｂ（ＯＣ2 Ｈ5 ）3 ）およびテト
ラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3 ）4 ）を添加
したものを用いた。ここで、エトキシシラン（Ｈ3 Ｓｉ
（ＯＣ2 Ｈ5 ））に添加された、トリメトキシフォスフ
ェイト（ＰＯ（ＯＣＨ3 ）3 ）、トルエトキシボレイト
およびテトラメトキシゲルマニウム）の添加量は、最終
的に形成されるＳＯＧ膜中のリン、ほう素およびゲルマ
ニウムの濃度が、それぞれ７、３、２０重量パーセント
となるように調整された。
【００３３】このＳＯＧ材料を酸化シリコン膜９上に塗
付し、焼成を行ってＳＯＧ膜１２を得た。塗付条件およ
び焼成条件は第２の実施例の場合と同様である。ＳＯＧ
膜中に、リン、ほう素およびゲルマニウムが含まれたこ
とにより、ＳＯＧ膜表面は、図６に示されるように、先
の実施例の場合よりもさらに平坦な形状となる。
付し、焼成を行ってＳＯＧ膜１２を得た。塗付条件およ
び焼成条件は第２の実施例の場合と同様である。ＳＯＧ
膜中に、リン、ほう素およびゲルマニウムが含まれたこ
とにより、ＳＯＧ膜表面は、図６に示されるように、先
の実施例の場合よりもさらに平坦な形状となる。
【００３４】［第４の実施例］図７は、本発明の第４の
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜の形成工程までは図４
に示した第１の実施例の場合と同様である。図７に示す
ように、酸化シリコン膜９を成膜した後、その上に、エ
トキシシラン（Ｈ2 Ｓｉ（ＯＣ2 Ｈ5 ）2 ）とテトラエ
トキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を重量比で８：
２の割合で混合して形成したＳＯＧ材料を塗布した。塗
布はウェハ回転数：４０００ｒｐｍで行い、この場合、
形成されるＳＯＧ膜の最終膜厚は約４００ｎｍである。
塗布後、窒素雰囲気中で１５０℃の温度によりホットプ
レート上で１分間の熱処理を行い溶剤を揮発させ、その
後窒素雰囲気中で４００℃の温度により６０分間の熱処
理を行い、ＳＯＧ膜を形成した。
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜の形成工程までは図４
に示した第１の実施例の場合と同様である。図７に示す
ように、酸化シリコン膜９を成膜した後、その上に、エ
トキシシラン（Ｈ2 Ｓｉ（ＯＣ2 Ｈ5 ）2 ）とテトラエ
トキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を重量比で８：
２の割合で混合して形成したＳＯＧ材料を塗布した。塗
布はウェハ回転数：４０００ｒｐｍで行い、この場合、
形成されるＳＯＧ膜の最終膜厚は約４００ｎｍである。
塗布後、窒素雰囲気中で１５０℃の温度によりホットプ
レート上で１分間の熱処理を行い溶剤を揮発させ、その
後窒素雰囲気中で４００℃の温度により６０分間の熱処
理を行い、ＳＯＧ膜を形成した。
【００３５】その後、窒素雰囲気中において８００℃の
温度で３０分間の熱処理を施すことで、図７に示すＳＯ
Ｇ１３を形成した。本実施例により、形成前に存在した
段差を３０％低減することができた。また、１回の塗
布、熱処理により、ＳＯＧ膜を形成することができるた
め、工程の短縮が可能となった。
温度で３０分間の熱処理を施すことで、図７に示すＳＯ
Ｇ１３を形成した。本実施例により、形成前に存在した
段差を３０％低減することができた。また、１回の塗
布、熱処理により、ＳＯＧ膜を形成することができるた
め、工程の短縮が可能となった。
【００３６】［第５の実施例］図８は、本発明の第５の
実施例を説明するための半導体装置の断面図である。こ
の半導体装置は、酸化シリコン膜９を形成するまで図５
に示した第２の実施例の場合と同様の工程を経て形成さ
れる。酸化シリコン膜９を形成した後、その上に、第４
の実施例で用いたエトキシシラン（Ｈ2 Ｓｉ（ＯＣ2 Ｈ
5 ）2 ）とテトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5）4
）を混合して形成したＳＯＧ材料に、トリメトキシフ
ォスフェイト（ＰＯ（ＯＣＨ3 ）3 ）を、最終的に形成
されるＳＯＧ膜中のリンの濃度が７重量パーセントにな
るように添加した材料を塗布し、窒素雰囲気中で１５０
℃の温度によりホットプレート上で１分間の熱処理を行
って溶剤を揮発させ、その後窒素雰囲気中で４００℃の
温度により６０分間の熱処理を行い、酸化シリコン膜９
表面を覆うＳＯＧ膜を形成した。
実施例を説明するための半導体装置の断面図である。こ
の半導体装置は、酸化シリコン膜９を形成するまで図５
に示した第２の実施例の場合と同様の工程を経て形成さ
れる。酸化シリコン膜９を形成した後、その上に、第４
の実施例で用いたエトキシシラン（Ｈ2 Ｓｉ（ＯＣ2 Ｈ
5 ）2 ）とテトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5）4
）を混合して形成したＳＯＧ材料に、トリメトキシフ
ォスフェイト（ＰＯ（ＯＣＨ3 ）3 ）を、最終的に形成
されるＳＯＧ膜中のリンの濃度が７重量パーセントにな
るように添加した材料を塗布し、窒素雰囲気中で１５０
℃の温度によりホットプレート上で１分間の熱処理を行
って溶剤を揮発させ、その後窒素雰囲気中で４００℃の
温度により６０分間の熱処理を行い、酸化シリコン膜９
表面を覆うＳＯＧ膜を形成した。
【００３７】４００℃の熱処理後、続けて、窒素雰囲気
中８００℃の温度で３０分間焼成を行った。４００℃の
熱処理後ではＳＯＧ膜中にはＳｉ−Ｈ基が存在している
が、８００℃の温度で３０分間の熱処理を施すことで、
ＳＯＧ膜中に存在するＳｉ−Ｈ基を完全に除去したＳＯ
Ｇ膜１４を形成することができた。
中８００℃の温度で３０分間焼成を行った。４００℃の
熱処理後ではＳＯＧ膜中にはＳｉ−Ｈ基が存在している
が、８００℃の温度で３０分間の熱処理を施すことで、
ＳＯＧ膜中に存在するＳｉ−Ｈ基を完全に除去したＳＯ
Ｇ膜１４を形成することができた。
【００３８】この実施例により、８００℃以下のプロセ
スにより層間絶縁膜を形成することができ、形成前に存
在した段差を３０％低減することができた。また、配線
間隔０．１μｍ、アスペクト比が２の配線間を「す」の
発生なく埋め込むことができた。さらに１回の塗布、熱
処理により、ＳＯＧ膜を形成することができるため工程
の短縮が可能となった。これらの結果は第２の実施例の
場合よりも優れたものである。
スにより層間絶縁膜を形成することができ、形成前に存
在した段差を３０％低減することができた。また、配線
間隔０．１μｍ、アスペクト比が２の配線間を「す」の
発生なく埋め込むことができた。さらに１回の塗布、熱
処理により、ＳＯＧ膜を形成することができるため工程
の短縮が可能となった。これらの結果は第２の実施例の
場合よりも優れたものである。
【００３９】［第６の実施例］図９は、本発明の第６の
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜９の形成工程までは、
図８に示した第５の実施例の場合と同様である。本実施
例においては、第５の実施例で用いたＳＯＧ材料に、ト
ルエトキシボレイト（Ｂ（ＯＣ2 Ｈ5 ）3 ）およびテト
ラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3 ）4 ）を添加
したものを用いた。ここで、エトキシシラン（Ｈ3 Ｓｉ
（ＯＣ2 Ｈ5 ））とテトラエトキシシラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ）の混合物のＳＯＧ材料に添加された、トリ
メトキシフォスフェイト（ＰＯ（ＯＣＨ3 ）3 ）、トル
エトキシボレイトおよびテトラメトキシゲルマニウム）
の添加量は、最終的に形成されるＳＯＧ膜中のリン、ほ
う素およびゲルマニウムの濃度が、それぞれ７、３、２
０重量パーセントとなるように調整された。
実施例を説明するための半導体装置の断面図である。本
実施例においても酸化シリコン膜９の形成工程までは、
図８に示した第５の実施例の場合と同様である。本実施
例においては、第５の実施例で用いたＳＯＧ材料に、ト
ルエトキシボレイト（Ｂ（ＯＣ2 Ｈ5 ）3 ）およびテト
ラメトキシゲルマニウム（Ｇｅ（ＯＣＨ3 ）4 ）を添加
したものを用いた。ここで、エトキシシラン（Ｈ3 Ｓｉ
（ＯＣ2 Ｈ5 ））とテトラエトキシシラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 ）の混合物のＳＯＧ材料に添加された、トリ
メトキシフォスフェイト（ＰＯ（ＯＣＨ3 ）3 ）、トル
エトキシボレイトおよびテトラメトキシゲルマニウム）
の添加量は、最終的に形成されるＳＯＧ膜中のリン、ほ
う素およびゲルマニウムの濃度が、それぞれ７、３、２
０重量パーセントとなるように調整された。
【００４０】このＳＯＧ材料を酸化シリコン膜９上に塗
付し、焼成を行ってＳＯＧ膜１５を得た。塗付条件およ
び焼成条件は第５の実施例の場合と同様である。ＳＯＧ
膜中に、リン、ほう素およびゲルマニウムが含まれたこ
とにより、ＳＯＧ膜表面は、図９に示されるように、先
の実施例の場合よりもさらに平坦な形状となる。
付し、焼成を行ってＳＯＧ膜１５を得た。塗付条件およ
び焼成条件は第５の実施例の場合と同様である。ＳＯＧ
膜中に、リン、ほう素およびゲルマニウムが含まれたこ
とにより、ＳＯＧ膜表面は、図９に示されるように、先
の実施例の場合よりもさらに平坦な形状となる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
埋め込み性に優れかつクラックの発生しにくいＳＯＧ材
料を提供することができる。したがって、本発明による
ＳＯＧ材料を用いることにより、形成前に存在した段差
を十分に低減することができ、また、高アスペクト比の
配線間を「す」の発生を伴うことなく埋め込むことがで
きるため、ＬＳＩの微細化に対応することができる。ま
た、１回の塗布、熱処理により例えば８００ｎｍの膜厚
のＳＯＧ膜を得ることが可能となり、従来主として用い
られてきたテトラアルコキシシランを主材料とするＳＯ
Ｇ材料と比較して工程数の短縮が可能となる。
埋め込み性に優れかつクラックの発生しにくいＳＯＧ材
料を提供することができる。したがって、本発明による
ＳＯＧ材料を用いることにより、形成前に存在した段差
を十分に低減することができ、また、高アスペクト比の
配線間を「す」の発生を伴うことなく埋め込むことがで
きるため、ＬＳＩの微細化に対応することができる。ま
た、１回の塗布、熱処理により例えば８００ｎｍの膜厚
のＳＯＧ膜を得ることが可能となり、従来主として用い
られてきたテトラアルコキシシランを主材料とするＳＯ
Ｇ材料と比較して工程数の短縮が可能となる。
【００４２】さらに、リン化合物、ほう素化合物、ゲル
マニウム化合物を添加する実施例によれば、上記の効果
に加え、８００℃以下の熱処理で平坦化を行うことが可
能になり、従来の層間絶縁膜形成技術において使用が困
難であったチタンシリサイド膜を用いることができるた
め、ＬＳＩの高集積化および高速化に対応することが可
能となる。また、この実施例によれば、表面の一層の平
坦化が可能になる。
マニウム化合物を添加する実施例によれば、上記の効果
に加え、８００℃以下の熱処理で平坦化を行うことが可
能になり、従来の層間絶縁膜形成技術において使用が困
難であったチタンシリサイド膜を用いることができるた
め、ＬＳＩの高集積化および高速化に対応することが可
能となる。また、この実施例によれば、表面の一層の平
坦化が可能になる。
【図１】本発明の作用を説明するための、ＳＯＧ材料塗
布前後における半導体基板上の段差量を示すグラフ。
布前後における半導体基板上の段差量を示すグラフ。
【図２】本発明の作用を説明するための、ＳＯＧ膜厚の
半導体基板回転数依存性を示すグラフ。
半導体基板回転数依存性を示すグラフ。
【図３】本発明の作用を説明するための、テトラアルコ
キシシランの添加量に対する低温焼成熱処理終了後のＳ
ＯＧ膜中のＳｉ−Ｈ結合の濃度を示すグラフ。
キシシランの添加量に対する低温焼成熱処理終了後のＳ
ＯＧ膜中のＳｉ−Ｈ結合の濃度を示すグラフ。
【図４】本発明の第１の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図５】本発明の第２の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図６】本発明の第３の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図７】本発明の第４の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図８】本発明の第５の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図９】本発明の第６の実施例を説明するための半導体
装置の断面図。
装置の断面図。
【図１０】第１の従来例を示す工程順断面図。
【図１１】第２の従来例を示す工程順断面図。
１ 半導体基板 ２ 素子分離酸化シリコン膜 ３ ゲート酸化シリコン膜 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ サイドウォール ８ チタンシリサイド膜 ９ 酸化シリコン膜 １０、１３ ＳＯＧ膜 １１、１４ Ｐを含むＳＯＧ膜 １２、１５ Ｐ、Ｂ、Ｇｅを含むＳＯＧ膜 １６ ＢＰＳＧ膜 １７ 高抵抗化したチタンシリサイド膜 １８ 平坦化されたＢＰＳＧ膜 １９ 平坦化されたＰＳＧ膜 ２０ 第１のＳＯＧ膜 ２１ 第２のＳＯＧ膜
Claims (7)
- 【請求項１】 アルコキシシラン（Ｈn Ｓｉ（ＯＲ）
4-n 、ｎ＝１、２、３、Ｒ：アルキル基）を主成分とす
るＳＯＧ材料。 - 【請求項２】 テトラアルコキシシラン（Ｓｉ（ＯＲ）
4 、Ｒ：アルキル基）が添加されていることを特徴とす
る請求項１記載のＳＯＧ材料。 - 【請求項３】 リン化合物、ほう素化合物およびゲルマ
ニウム化合物の中の１種または複数種が添加されている
ことを特徴とする請求項１または２記載のＳＯＧ材料。 - 【請求項４】 前記リン化合物、ほう素化合物、ゲルマ
ニウム化合物が、それぞれトリアルコキシフォスフェイ
ト（ＰＯ（ＯＲ）3 、Ｒ：アルキル基）、トリアルコキ
シボレイト（Ｂ（ＯＲ）3 、Ｒ：アルキル基）、テトラ
アルコキシゲルマニウム（Ｇｅ（ＯＲ）4 、Ｒ：アルキ
ル基）であることを特徴とする請求項３記載のＳＯＧ材
料。 - 【請求項５】 （１）半導体基板上に絶縁膜を介して下
層配線を形成する工程と、 （２）化学気相成長法により前記下層配線表面と前記絶
縁膜表面とを覆う酸化シリコン膜を形成する工程と、 （３）主成分であるアルコキシシラン（Ｈn Ｓｉ（Ｏ
Ｒ）4-n 、ｎ＝１、２、３、Ｒ：アルキル基）に、また
は主成分であるアルコキシシランにテトラアルコキシシ
ラン（Ｓｉ（ＯＲ）4 、Ｒ：アルキル基）を添加したも
のに、リン化合物、ほう素化合物またはゲルマニウム化
合物の中の少なくとも１種類を添加して形成したＳＯＧ
材料たる前駆体溶液を前記酸化シリコン膜上に塗布し、
４００℃以下の温度で熱処理を行って前記酸化シリコン
膜の表面を覆うＳＯＧ膜を形成する工程と、 （４）８００℃以下の温度で、前記ＳＯＧ膜を熱処理す
る工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記第（１）の工程において形成される
下層配線が高融点金属シリサイド膜を含む導電層である
ことを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項７】 前記第（２）の工程における前記化学気
相成長法がシランと酸素を原料とする熱化学気相成長法
であることを特徴とする請求項５記載の半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087650A JP2751863B2 (ja) | 1995-03-22 | 1995-03-22 | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 |
| US08/619,086 US5891234A (en) | 1995-03-22 | 1996-03-21 | Spin on glass material and method for forming a semiconductor device by using improved spin on glass material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087650A JP2751863B2 (ja) | 1995-03-22 | 1995-03-22 | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264523A true JPH08264523A (ja) | 1996-10-11 |
| JP2751863B2 JP2751863B2 (ja) | 1998-05-18 |
Family
ID=13920847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7087650A Expired - Fee Related JP2751863B2 (ja) | 1995-03-22 | 1995-03-22 | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5891234A (ja) |
| JP (1) | JP2751863B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015028145A (ja) * | 2013-06-27 | 2015-02-12 | 信越化学工業株式会社 | 塗布型ｂｐｓｇ膜形成用組成物、該組成物で膜を形成した基板、及び前記組成物を用いたパターン形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3916284B2 (ja) * | 1997-02-28 | 2007-05-16 | 東京応化工業株式会社 | 多層配線構造の形成方法 |
| JP2000077410A (ja) | 1998-08-27 | 2000-03-14 | Tokyo Ohka Kogyo Co Ltd | 多層配線構造の形成方法 |
| JP3626115B2 (ja) * | 2001-06-14 | 2005-03-02 | 沖電気工業株式会社 | チタン化合物を含有するｃｖｄチタン膜の形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02233531A (ja) * | 1989-03-07 | 1990-09-17 | Sony Corp | 塗布ガラス組成物及び半導体装置 |
| JPH0555226A (ja) * | 1991-02-12 | 1993-03-05 | Matsushita Electron Corp | 半導体装置とその製造方法 |
| JPH06293879A (ja) * | 1993-04-09 | 1994-10-21 | Hitachi Chem Co Ltd | 酸化物被膜形成用塗布液および酸化物被膜の製造法 |
| WO1995018190A1 (en) * | 1993-12-27 | 1995-07-06 | Kawasaki Steel Corporation | Isolation film of semiconductor device, coating fluid for forming the film, and process for producing the film |
| JPH07173434A (ja) * | 1993-12-21 | 1995-07-11 | Hitachi Chem Co Ltd | 酸化物被膜形成用塗布液および酸化物被膜の製造法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5271768A (en) * | 1988-02-02 | 1993-12-21 | Hitachi Chemical Co., Ltd. | Coating for forming an oxide coating |
| US5472488A (en) * | 1990-09-14 | 1995-12-05 | Hyundai Electronics America | Coating solution for forming glassy layers |
| JP2739902B2 (ja) * | 1993-09-30 | 1998-04-15 | 東京応化工業株式会社 | 酸化ケイ素系被膜形成用塗布液 |
-
1995
- 1995-03-22 JP JP7087650A patent/JP2751863B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-21 US US08/619,086 patent/US5891234A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02233531A (ja) * | 1989-03-07 | 1990-09-17 | Sony Corp | 塗布ガラス組成物及び半導体装置 |
| JPH0555226A (ja) * | 1991-02-12 | 1993-03-05 | Matsushita Electron Corp | 半導体装置とその製造方法 |
| JPH06293879A (ja) * | 1993-04-09 | 1994-10-21 | Hitachi Chem Co Ltd | 酸化物被膜形成用塗布液および酸化物被膜の製造法 |
| JPH07173434A (ja) * | 1993-12-21 | 1995-07-11 | Hitachi Chem Co Ltd | 酸化物被膜形成用塗布液および酸化物被膜の製造法 |
| WO1995018190A1 (en) * | 1993-12-27 | 1995-07-06 | Kawasaki Steel Corporation | Isolation film of semiconductor device, coating fluid for forming the film, and process for producing the film |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015028145A (ja) * | 2013-06-27 | 2015-02-12 | 信越化学工業株式会社 | 塗布型ｂｐｓｇ膜形成用組成物、該組成物で膜を形成した基板、及び前記組成物を用いたパターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5891234A (en) | 1999-04-06 |
| JP2751863B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101571715B1 (ko) | 고압 열처리를 이용한 스핀 온 글래스 절연막 형성방법 | |
| KR100364026B1 (ko) | 층간 절연막 형성방법 | |
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| JP3211950B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| WO2007083654A1 (ja) | シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板 | |
| JPH0936116A (ja) | 多層配線形成法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH04234149A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP2751863B2 (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| JP3125781B2 (ja) | 半導体装置の製法 | |
| JP2915357B2 (ja) | 半導体装置、その製造方法及び多孔質膜の形成方法 | |
| JP3618150B2 (ja) | 半導体装置及びその製造方法 | |
| KR101013483B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| JP2000058646A (ja) | 半導体装置の製造方法 | |
| JP3209072B2 (ja) | 絶縁膜の形成方法 | |
| JP4210581B2 (ja) | 半導体素子の多孔性物質膜を形成する方法 | |
| JPH0851107A (ja) | ウエハ上に平坦化構造を形成するための方法およびウエハ上にシランを基礎としたｂｐｓｇ平坦化構造を形成するための方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JPH07245342A (ja) | 半導体装置ならびにその製造方法 | |
| JP2820201B2 (ja) | 半導体装置の製造方法 | |
| JPH0563100A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |