JP2820201B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2820201B2 JP2820201B2 JP31770595A JP31770595A JP2820201B2 JP 2820201 B2 JP2820201 B2 JP 2820201B2 JP 31770595 A JP31770595 A JP 31770595A JP 31770595 A JP31770595 A JP 31770595A JP 2820201 B2 JP2820201 B2 JP 2820201B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- bpsg
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体装置を構成する層間絶縁膜の形
成方法に関する。
方法に関し、特に半導体装置を構成する層間絶縁膜の形
成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度の向上に伴い、回路
の３次元的構造がますます複雑化する反面、リソグラフ
ィー技術の必要性から、回路パターン上に形成された層
間絶縁膜の高平坦度への要求が近年、より一層厳しくな
って来ている。従来最も一般的に行われてきた平坦化方
法は、層間絶縁膜を燐（Ｐ），硼素（Ｂ）等の不純物を
添加した酸化シリコン膜（硼燐珪酸ガラス、以下、ＢＰ
ＳＧと呼ぶ）を用いて形成し、その融点以上の熱処理を
施し、表面張力による流動で平坦化を行う方法（以下リ
フローと記す）であり、最も簡易に行うことが出来る。
の３次元的構造がますます複雑化する反面、リソグラフ
ィー技術の必要性から、回路パターン上に形成された層
間絶縁膜の高平坦度への要求が近年、より一層厳しくな
って来ている。従来最も一般的に行われてきた平坦化方
法は、層間絶縁膜を燐（Ｐ），硼素（Ｂ）等の不純物を
添加した酸化シリコン膜（硼燐珪酸ガラス、以下、ＢＰ
ＳＧと呼ぶ）を用いて形成し、その融点以上の熱処理を
施し、表面張力による流動で平坦化を行う方法（以下リ
フローと記す）であり、最も簡易に行うことが出来る。
【０００３】また、従来の平坦化はＢＰＳＧ単層のリフ
ローで行われているがＢＰＳＧ成膜後、更に表面からの
不純物析出防止を目的として、ＢＰＳＧ上層に、燐珪酸
ガラス（以下、ＰＳＧと呼ぶ）等の酸化シリコン膜を形
成した後リフローを行う方法（特開昭６１−２３７４４
８号公報、参照）や、リフローの為の熱処理を減圧ＣＶ
Ｄ装置にて行いリフロー後、同一装置内にて、ＢＰＳＧ
上層に、ＢＰＳＧ冷却時に発生する不純物析出防止を目
的としたシリコン酸化膜あるいはシリコン窒化膜を形成
する方法（特開平４−１２９２２３号公報、参照）等も
提案されている。ここで云う不純物析出とは、ＢＰＳＧ
に添加されている。ＰあるいはＢが表面に偏析し、０数
μｍ〜数十μｍの異物となり、半導体装置の歩留りに重
大な影響を及ぼす現象を指す。以下、従来の層間絶縁膜
の平坦化方法を、図３を用いて説明する。
ローで行われているがＢＰＳＧ成膜後、更に表面からの
不純物析出防止を目的として、ＢＰＳＧ上層に、燐珪酸
ガラス（以下、ＰＳＧと呼ぶ）等の酸化シリコン膜を形
成した後リフローを行う方法（特開昭６１−２３７４４
８号公報、参照）や、リフローの為の熱処理を減圧ＣＶ
Ｄ装置にて行いリフロー後、同一装置内にて、ＢＰＳＧ
上層に、ＢＰＳＧ冷却時に発生する不純物析出防止を目
的としたシリコン酸化膜あるいはシリコン窒化膜を形成
する方法（特開平４−１２９２２３号公報、参照）等も
提案されている。ここで云う不純物析出とは、ＢＰＳＧ
に添加されている。ＰあるいはＢが表面に偏析し、０数
μｍ〜数十μｍの異物となり、半導体装置の歩留りに重
大な影響を及ぼす現象を指す。以下、従来の層間絶縁膜
の平坦化方法を、図３を用いて説明する。
【０００４】まず、図３（ａ）に示すように、既に半導
体基板１上に、ゲート酸化膜２と、多結晶シリコン膜等
からなる回路パターン３が形成された半導体装置上に適
当なＣＶＤ法を用いて層間絶縁膜として、Ｐ濃度３〜６
ｍｏｌ％、Ｂ濃度８〜１３ｍｏｌ％程度添加したＢＰＳ
Ｇ膜４を所望の厚さに成長させた後、更に適当なＣＶＤ
法を用い、Ｐ，Ｂ析出防止膜として、ＰＳＧ等の酸化シ
リコン膜５を０．０１〜０．０２μｍ以下の厚さで成長
させる。
体基板１上に、ゲート酸化膜２と、多結晶シリコン膜等
からなる回路パターン３が形成された半導体装置上に適
当なＣＶＤ法を用いて層間絶縁膜として、Ｐ濃度３〜６
ｍｏｌ％、Ｂ濃度８〜１３ｍｏｌ％程度添加したＢＰＳ
Ｇ膜４を所望の厚さに成長させた後、更に適当なＣＶＤ
法を用い、Ｐ，Ｂ析出防止膜として、ＰＳＧ等の酸化シ
リコン膜５を０．０１〜０．０２μｍ以下の厚さで成長
させる。
【０００５】次に、図３（ｂ）に示すように、９００℃
程度の窒素雰囲気中で５〜３０分の熱処理を行い、ＢＰ
ＳＧ膜４及びＰＳＧ膜５を平坦化する。
程度の窒素雰囲気中で５〜３０分の熱処理を行い、ＢＰ
ＳＧ膜４及びＰＳＧ膜５を平坦化する。
【０００６】この他にも、ＢＰＳＧ膜の深さ方向に、表
面に行くに従い、Ｐ，Ｂ濃度が低下する様に濃度勾配を
持たせる。即ち表面濃度を低下させることにより析出マ
ージンを広げようとする平坦化方法（特開平５−２７５
４２４号公報、参照）や、現在最も一般的である窒素雰
囲気中でのリフローを用いずにウェット酸化｛水素−酸
素（Ｈ2 −Ｏ2 ）雰囲気｝法や、窒素（Ｎ2 ）−Ｏ2 雰
囲気を用い、基板，拡散層の侵入Ｏ2 による酸化防止と
して多結晶シリコン膜をあらかじめ形成しておき、リフ
ロー処理時に平坦化と耐酸化の為に形成した多結晶シリ
コン膜の酸化を行う方法（特開平３−１３５０２５号公
報、参照）等も提案されている。
面に行くに従い、Ｐ，Ｂ濃度が低下する様に濃度勾配を
持たせる。即ち表面濃度を低下させることにより析出マ
ージンを広げようとする平坦化方法（特開平５−２７５
４２４号公報、参照）や、現在最も一般的である窒素雰
囲気中でのリフローを用いずにウェット酸化｛水素−酸
素（Ｈ2 −Ｏ2 ）雰囲気｝法や、窒素（Ｎ2 ）−Ｏ2 雰
囲気を用い、基板，拡散層の侵入Ｏ2 による酸化防止と
して多結晶シリコン膜をあらかじめ形成しておき、リフ
ロー処理時に平坦化と耐酸化の為に形成した多結晶シリ
コン膜の酸化を行う方法（特開平３−１３５０２５号公
報、参照）等も提案されている。
【０００７】
【発明が解決しようとする課題】この従来の層間絶縁膜
の平坦化方法では、以下の様な問題点がある。まず第１
にリフローを行う前に何らかの析出防止膜をＢＰＳＧ膜
表面に成長させるか或はＢＰＳＧ膜の表面濃度を下げ、
キャップ層（Cap Layer)とする方法の場合、この析出防
止膜がＢＰＳＧ膜の平坦化を阻害する。即ち、リフロー
時の析出防止膜中へのＰとＢの拡散が不充分なため、析
出防止膜が無いものに比べ平坦化が不完全になる。加え
て、析出防止膜の膜厚がウェハー面内、面間で一定でな
い場合、当然、ＢＰＳＧ膜の平坦化形状が著しく異って
しまう。
の平坦化方法では、以下の様な問題点がある。まず第１
にリフローを行う前に何らかの析出防止膜をＢＰＳＧ膜
表面に成長させるか或はＢＰＳＧ膜の表面濃度を下げ、
キャップ層（Cap Layer)とする方法の場合、この析出防
止膜がＢＰＳＧ膜の平坦化を阻害する。即ち、リフロー
時の析出防止膜中へのＰとＢの拡散が不充分なため、析
出防止膜が無いものに比べ平坦化が不完全になる。加え
て、析出防止膜の膜厚がウェハー面内、面間で一定でな
い場合、当然、ＢＰＳＧ膜の平坦化形状が著しく異って
しまう。
【０００８】第２にリフロー後に同一装置内で析出防止
膜を形成する方法の場合、リフロー時通常ほぼフラット
である炉内温度プロファイルを液相化学蒸着（ＬＰＣＶ
Ｄ）用のチルトプロファイルに変更し、かつ膜を成長さ
せるため処理時間が単純なリフロー処理の３〜４倍かか
ってしまい生産性が悪化するばかりか、近年の最先端デ
バイスで要求されている浅い拡散層の拡大防止にも熱履
歴が長くなる為、対応できないことは明白である。
膜を形成する方法の場合、リフロー時通常ほぼフラット
である炉内温度プロファイルを液相化学蒸着（ＬＰＣＶ
Ｄ）用のチルトプロファイルに変更し、かつ膜を成長さ
せるため処理時間が単純なリフロー処理の３〜４倍かか
ってしまい生産性が悪化するばかりか、近年の最先端デ
バイスで要求されている浅い拡散層の拡大防止にも熱履
歴が長くなる為、対応できないことは明白である。
【０００９】第３に、ＢＰＳＧ膜の深さ方向に、表面に
行くに従い、Ｐ，Ｂ濃度が低下する様に濃度勾配を持た
せる方法の場合、この濃度勾配を常に一定に保つ必要が
あるが、従来一般的に用いられている蛍光Ｘ線分析法、
フーリエ変換赤外線分光分析法（ＦＴ−ＩＲ）法では、
深さ方向での濃度分析が不可能であるため、濃度勾配管
理には、一次イオン質量分析（ＳＩＭＳ）法の様な複
雑、かつ高価な手法が必要となる。これに加え、生産で
使用される多様な膜厚個々に関し成膜条件設定が必要と
なるため量産段階での工程管理は不可能と言わざるを得
ない。
行くに従い、Ｐ，Ｂ濃度が低下する様に濃度勾配を持た
せる方法の場合、この濃度勾配を常に一定に保つ必要が
あるが、従来一般的に用いられている蛍光Ｘ線分析法、
フーリエ変換赤外線分光分析法（ＦＴ−ＩＲ）法では、
深さ方向での濃度分析が不可能であるため、濃度勾配管
理には、一次イオン質量分析（ＳＩＭＳ）法の様な複
雑、かつ高価な手法が必要となる。これに加え、生産で
使用される多様な膜厚個々に関し成膜条件設定が必要と
なるため量産段階での工程管理は不可能と言わざるを得
ない。
【００１０】第４にまずスチーム処理（Ｈ2 −Ｏ2 ）の
様な存酸素雰囲気中でリフローを行う方法の場合、酸化
種が層間絶縁膜として形成したＢＰＳＧ等の酸化シリコ
ン膜を通して基板まで到達してしまい、ゲート酸化膜厚
が増加しデバイス特性を劣化させるため近年の先端デバ
イスでは窒素雰囲気中でのリフローが一般的である。ま
た該従来の方法では基板の耐酸化膜として多結晶シリコ
ン膜を用いるが、コンタクト開孔時、この多結晶シリコ
ンが酸化されずに残っていると、コンタクトショート不
良を引き起こす為、多結晶シリコンを完全に酸化する必
要があるが、上層に形成したＢＰＳＧ膜を通して酸化を
行うため、酸化速度がＢＰＳＧ膜厚により大きく異な
り、ＢＰＳＧ膜厚とともに多結晶シリコン膜質もウェハ
ー面内、面間で完全な均一性を要求され実用は不可能で
ある。
様な存酸素雰囲気中でリフローを行う方法の場合、酸化
種が層間絶縁膜として形成したＢＰＳＧ等の酸化シリコ
ン膜を通して基板まで到達してしまい、ゲート酸化膜厚
が増加しデバイス特性を劣化させるため近年の先端デバ
イスでは窒素雰囲気中でのリフローが一般的である。ま
た該従来の方法では基板の耐酸化膜として多結晶シリコ
ン膜を用いるが、コンタクト開孔時、この多結晶シリコ
ンが酸化されずに残っていると、コンタクトショート不
良を引き起こす為、多結晶シリコンを完全に酸化する必
要があるが、上層に形成したＢＰＳＧ膜を通して酸化を
行うため、酸化速度がＢＰＳＧ膜厚により大きく異な
り、ＢＰＳＧ膜厚とともに多結晶シリコン膜質もウェハ
ー面内、面間で完全な均一性を要求され実用は不可能で
ある。
【００１１】そこで、本発明の技術的課題は、層間絶縁
膜の不純物析出を防止し、更に平坦性を向上させた半導
体装置の製造方法とを提供することにある。
膜の不純物析出を防止し、更に平坦性を向上させた半導
体装置の製造方法とを提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、半導体基板上に形成された回路パターン
と、この回路パターンを電気的に絶縁するために形成さ
れたＰとＢを含む酸化シリコン膜から成る層間絶縁膜と
を有する半導体装置を製造する方法において、前記層間
絶縁膜をＣＶＤ法により形成する際に成膜終了直前に膜
表面層をハイドロカーボンを含む有機化合物ガス及びＯ
3 ガスを用い疎水化することを含み、前記有機化合物
は、直鎖炭化水素系のアルコール又はヘキサアルキルジ
シロキサンであることを特徴としている。
造方法では、半導体基板上に形成された回路パターン
と、この回路パターンを電気的に絶縁するために形成さ
れたＰとＢを含む酸化シリコン膜から成る層間絶縁膜と
を有する半導体装置を製造する方法において、前記層間
絶縁膜をＣＶＤ法により形成する際に成膜終了直前に膜
表面層をハイドロカーボンを含む有機化合物ガス及びＯ
3 ガスを用い疎水化することを含み、前記有機化合物
は、直鎖炭化水素系のアルコール又はヘキサアルキルジ
シロキサンであることを特徴としている。
【００１３】また、本発明の半導体装置の製造方法で
は、半導体基板上に形成された回路パターンと、この回
路パターンを電気的に絶縁するために形成されたＰとＢ
を含む酸化シリコン膜から成る層間絶縁膜とを有する半
導体装置を製造する方法におい て、前記層間絶縁膜をＣ
ＶＤ法により形成する際に成膜終了直前に膜表面層をハ
イドロカーボンを含む有機化合物ガス及びＯ 3 ガスを用
い疎水化することを含み、疎水化した後、前記酸化シリ
コン膜を８００〜８５０℃、窒素雰囲気中で加熱して平
坦化することを特徴としている。
は、半導体基板上に形成された回路パターンと、この回
路パターンを電気的に絶縁するために形成されたＰとＢ
を含む酸化シリコン膜から成る層間絶縁膜とを有する半
導体装置を製造する方法におい て、前記層間絶縁膜をＣ
ＶＤ法により形成する際に成膜終了直前に膜表面層をハ
イドロカーボンを含む有機化合物ガス及びＯ 3 ガスを用
い疎水化することを含み、疎水化した後、前記酸化シリ
コン膜を８００〜８５０℃、窒素雰囲気中で加熱して平
坦化することを特徴としている。
【００１４】本発明においては、ＣＶＤ法により形成さ
れるＢＰＳＧの場合、成長レートが速くなるに従いプロ
セスガスの酸化反応が不完全になり、−ＯＨ基を多く含
む。特にＰ、Ｂが酸素原子を介してＳｉと結合しておら
ず、−ＯＨ基が結合している場合は膜表面が親水性であ
るために容易に吸着した水分により加水分解され表面に
Ｐ、Ｂが析出する。またこのように吸湿したＢＰＳＧを
リフローするとリフロー処理時に更にＰ、Ｂが偏析し析
出が発生し易い。従って、ＢＰＳＧ膜の吸湿を阻止す
る。即ち膜表面を疎水化することにより膜中不純物の析
出を抑制することが出来る。
れるＢＰＳＧの場合、成長レートが速くなるに従いプロ
セスガスの酸化反応が不完全になり、−ＯＨ基を多く含
む。特にＰ、Ｂが酸素原子を介してＳｉと結合しておら
ず、−ＯＨ基が結合している場合は膜表面が親水性であ
るために容易に吸着した水分により加水分解され表面に
Ｐ、Ｂが析出する。またこのように吸湿したＢＰＳＧを
リフローするとリフロー処理時に更にＰ、Ｂが偏析し析
出が発生し易い。従って、ＢＰＳＧ膜の吸湿を阻止す
る。即ち膜表面を疎水化することにより膜中不純物の析
出を抑制することが出来る。
【００１５】ここで、本発明において、使用できるハイ
ドロカーボンを含む有機化合物ガスとして、イソプロピ
ルアルコール，イソブチルアルコール等の脂肪族炭化水
素系のアルコール、特に、メタノール，エタノール，プ
ロパノール，エチレングリコール等の直鎖系アルコー
ル、フェノール，クレゾール等のフェノール類、エチル
メチルエーテル，エチルエーテル，プロピルエーテル等
のエーテル類、ホルムアルデヒド，アセトアルデヒド，
プロピオンアルデヒド等のアルデヒド類、及びヘキサメ
チルジシロキサン（［（ＣＨ3 ）3 Ｓｉ］2 Ｏ）等のヘ
キサアルキルジシロキサン類が使用できるが、これらに
限定されるものではない。
ドロカーボンを含む有機化合物ガスとして、イソプロピ
ルアルコール，イソブチルアルコール等の脂肪族炭化水
素系のアルコール、特に、メタノール，エタノール，プ
ロパノール，エチレングリコール等の直鎖系アルコー
ル、フェノール，クレゾール等のフェノール類、エチル
メチルエーテル，エチルエーテル，プロピルエーテル等
のエーテル類、ホルムアルデヒド，アセトアルデヒド，
プロピオンアルデヒド等のアルデヒド類、及びヘキサメ
チルジシロキサン（［（ＣＨ3 ）3 Ｓｉ］2 Ｏ）等のヘ
キサアルキルジシロキサン類が使用できるが、これらに
限定されるものではない。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１７】図１（ａ）及び（ｂ）は本発明の第１の実
施の形態による半導体装置の製造方法を説明する為の工
程順に示した半導体チップの断面図、図２（ａ）及び
（ｂ）は図１（ａ）に於ける矢印Ａ部の拡大分子構造模
式図で、（ａ）は疎水化処理前、（ｂ）は疎水化処理後
を示す図である。
施の形態による半導体装置の製造方法を説明する為の工
程順に示した半導体チップの断面図、図２（ａ）及び
（ｂ）は図１（ａ）に於ける矢印Ａ部の拡大分子構造模
式図で、（ａ）は疎水化処理前、（ｂ）は疎水化処理後
を示す図である。
【００１８】まず、図１（ａ）に示すように、半導体基
板１上にゲート酸化膜２と多結晶シリコン等による回路
パターン３を形成した後、テトラエチルオルトシリケー
ト｛tetraethylorthosilicate 、Ｓｉ（ＯＣＨ2 Ｃ
Ｈ3 ）4 、以下、ＴＥＯＳと呼ぶ｝−オゾン（Ｏ3 ）系
ガスを用いたＣＶＤ法により、燐濃度３〜６ｍｏｌ％、
硼素濃度８〜１３ｍｏｌ％を添加したＢＰＳＧ膜４を所
望の膜厚に成長させる。この際、通常ＢＰＳＧ膜の表面
状態は図２（ａ）に示すように各分子が−ＯＨ基で終端
された親水表面となっているため、４００〜５５０℃で
成膜終了直後、引き続き、この温度を維持してエタノー
ルガス（Ｃ2 Ｈ5 ＯＨ）を３０〜１００ｓｃｃｍ（cm3
/ 分）、及びＯ2 ＋Ｏ3 ガスを９０〜１２０ｇ／ｌのＯ
3 濃度で３．０〜１０．０ＳＬＭ程度投入しＢＰＳＧ表
面に存在する水酸基（−ＯＨ）を、エトキシ基（−ＯＣ
2 Ｈ5 ）に置換する。この表面処理によりＢＰＳＧ表面
は有機基により終端されるため、図２（ｂ）に示すよう
に疎水表面化する。
板１上にゲート酸化膜２と多結晶シリコン等による回路
パターン３を形成した後、テトラエチルオルトシリケー
ト｛tetraethylorthosilicate 、Ｓｉ（ＯＣＨ2 Ｃ
Ｈ3 ）4 、以下、ＴＥＯＳと呼ぶ｝−オゾン（Ｏ3 ）系
ガスを用いたＣＶＤ法により、燐濃度３〜６ｍｏｌ％、
硼素濃度８〜１３ｍｏｌ％を添加したＢＰＳＧ膜４を所
望の膜厚に成長させる。この際、通常ＢＰＳＧ膜の表面
状態は図２（ａ）に示すように各分子が−ＯＨ基で終端
された親水表面となっているため、４００〜５５０℃で
成膜終了直後、引き続き、この温度を維持してエタノー
ルガス（Ｃ2 Ｈ5 ＯＨ）を３０〜１００ｓｃｃｍ（cm3
/ 分）、及びＯ2 ＋Ｏ3 ガスを９０〜１２０ｇ／ｌのＯ
3 濃度で３．０〜１０．０ＳＬＭ程度投入しＢＰＳＧ表
面に存在する水酸基（−ＯＨ）を、エトキシ基（−ＯＣ
2 Ｈ5 ）に置換する。この表面処理によりＢＰＳＧ表面
は有機基により終端されるため、図２（ｂ）に示すよう
に疎水表面化する。
【００１９】次に、図１（ｂ）に示すように９００℃程
度の窒素雰囲気中で５〜３０分熱処理を行うことにより
ＢＰＳＧ膜４を流動させ平坦化を完了する。本発明の第
１の実施の形態によれば疎水化したＢＰＳＧ膜表面は吸
湿防止及び析出防止の機能を有し、通常の疎水化処理を
行わない場合と比較して、ＢＰＳＧ膜表面からの不純物
の外方拡散を抑制する為、同一濃度で成膜を行った場合
より平坦化形状に優れる。また、本発明の第１の実施の
形態によればＢＰＳＧ膜中の不純物の析出による不良の
低減に加え、平坦性の向上によりメタル配線の層間膜段
差部に於けるメタル残渣によるショート不良の低減、リ
ソグラフィー工程でのフォーカス不良の低減等の効果に
より、半導体装置の歩留りを従来より約２０％向上させ
ることが出来る。
度の窒素雰囲気中で５〜３０分熱処理を行うことにより
ＢＰＳＧ膜４を流動させ平坦化を完了する。本発明の第
１の実施の形態によれば疎水化したＢＰＳＧ膜表面は吸
湿防止及び析出防止の機能を有し、通常の疎水化処理を
行わない場合と比較して、ＢＰＳＧ膜表面からの不純物
の外方拡散を抑制する為、同一濃度で成膜を行った場合
より平坦化形状に優れる。また、本発明の第１の実施の
形態によればＢＰＳＧ膜中の不純物の析出による不良の
低減に加え、平坦性の向上によりメタル配線の層間膜段
差部に於けるメタル残渣によるショート不良の低減、リ
ソグラフィー工程でのフォーカス不良の低減等の効果に
より、半導体装置の歩留りを従来より約２０％向上させ
ることが出来る。
【００２０】次に、本発明の第２の実施の形態による半
導体装置の製造方法を説明する。
導体装置の製造方法を説明する。
【００２１】上記第１の実施の形態では９００℃程度の
窒素雰囲気中での熱処理を用いてリフローを行ったが、
第２の実施の形態では８００〜８５０℃程度の低温リフ
ローを行う。このように、低温リフローを行い、かつ良
好なリフロー形状を得る為には、燐硼素濃度合計が２５
〜３０ｍｏｌ％以上であることが必要である。一方、Ｂ
ＰＳＧ膜の析出限界濃度合計は１８ｍｏｌ％程度である
為、通常の成膜方法では不純物析出を防止することが出
来ない。そこでＢＰＳＧ膜の表面を第１の実施の形態よ
り更に疎水化する必要性がある。
窒素雰囲気中での熱処理を用いてリフローを行ったが、
第２の実施の形態では８００〜８５０℃程度の低温リフ
ローを行う。このように、低温リフローを行い、かつ良
好なリフロー形状を得る為には、燐硼素濃度合計が２５
〜３０ｍｏｌ％以上であることが必要である。一方、Ｂ
ＰＳＧ膜の析出限界濃度合計は１８ｍｏｌ％程度である
為、通常の成膜方法では不純物析出を防止することが出
来ない。そこでＢＰＳＧ膜の表面を第１の実施の形態よ
り更に疎水化する必要性がある。
【００２２】まず、図１（ａ）と同様にＴＥＯＳ−Ｏ3
系ガスを用いたＣＶＤ法により燐濃度５〜１０ｍｏｌ
％、硼素濃度１５〜２５ｍｏｌ％を添加したＢＰＳＧ膜
を所望の膜厚に成長させる。次いで第１の実施の形態と
同様、ＢＰＳＧ膜表面の疎水化を行うが、まず通常、成
膜に用いられている温度４００〜５５０℃から、基板温
度を−ＯＨ基が脱離を始める６５０℃以上に昇温し、更
にエタノールガスを３０〜１００ｓｃｃｍ（cm3 / 分）
及びＯ2 ＋Ｏ3 ガスを２５０〜３５０ｇ／ｌのＯ3 濃度
で５．０〜１０．０ＳＬＭ程度投入し、ＢＰＳＧ表面の
−ＯＨ基を−ＯＣ2 Ｈ5 基に置換する。基板を６５０℃
以上に保持し、第１の実施の形態の約２倍のＯ3 を投入
することにより、置換効率が増加するが、基板温度は熱
履歴を考慮し６５０℃〜７００℃が望ましい。その後、
８００℃〜８５０℃の窒素雰囲気中で５〜３０分熱処理
を行い、ＢＰＳＧを流動させ、平坦化を終了する。
系ガスを用いたＣＶＤ法により燐濃度５〜１０ｍｏｌ
％、硼素濃度１５〜２５ｍｏｌ％を添加したＢＰＳＧ膜
を所望の膜厚に成長させる。次いで第１の実施の形態と
同様、ＢＰＳＧ膜表面の疎水化を行うが、まず通常、成
膜に用いられている温度４００〜５５０℃から、基板温
度を−ＯＨ基が脱離を始める６５０℃以上に昇温し、更
にエタノールガスを３０〜１００ｓｃｃｍ（cm3 / 分）
及びＯ2 ＋Ｏ3 ガスを２５０〜３５０ｇ／ｌのＯ3 濃度
で５．０〜１０．０ＳＬＭ程度投入し、ＢＰＳＧ表面の
−ＯＨ基を−ＯＣ2 Ｈ5 基に置換する。基板を６５０℃
以上に保持し、第１の実施の形態の約２倍のＯ3 を投入
することにより、置換効率が増加するが、基板温度は熱
履歴を考慮し６５０℃〜７００℃が望ましい。その後、
８００℃〜８５０℃の窒素雰囲気中で５〜３０分熱処理
を行い、ＢＰＳＧを流動させ、平坦化を終了する。
【００２３】第２の実施の形態では、燐硼素の高濃度化
の効果により、８００〜８５０℃の熱処理を用いても、
第１の実施の形態と同等の平坦化形状を得ることができ
る。更に第２の実施の形態は、リフローの低温化にも対
応でき、現在の先端デバイスで要求されつつある浅い拡
散層の拡大防止にも効果を発揮する。
の効果により、８００〜８５０℃の熱処理を用いても、
第１の実施の形態と同等の平坦化形状を得ることができ
る。更に第２の実施の形態は、リフローの低温化にも対
応でき、現在の先端デバイスで要求されつつある浅い拡
散層の拡大防止にも効果を発揮する。
【００２４】上記第１及び第２の実施の形態に於いては
ＢＰＳＧの成膜方法として、ＴＥＯＳ−Ｏ3 系ガスを使
用したＣＶＤ法を用いたが、これは該プロセスが、最も
生産性に優れるためである。
ＢＰＳＧの成膜方法として、ＴＥＯＳ−Ｏ3 系ガスを使
用したＣＶＤ法を用いたが、これは該プロセスが、最も
生産性に優れるためである。
【００２５】尚、本発明においては、ＢＰＳＧ膜中の不
純物析出防止することができる、膜表面の疎水化が可能
であれば、他のプロセス及びいかなる装置構成を用いて
も良い。
純物析出防止することができる、膜表面の疎水化が可能
であれば、他のプロセス及びいかなる装置構成を用いて
も良い。
【００２６】また、本発明においては、疎水化に用いる
ガスとしてはエタノールを選択したが、該材料は比較的
安価で安全性にも問題がない為である。しかし、本発明
においては、ＣＶＤ法と同様、疎水化が可能、即ち、有
機材料であればいかなる材料を用いても良い。
ガスとしてはエタノールを選択したが、該材料は比較的
安価で安全性にも問題がない為である。しかし、本発明
においては、ＣＶＤ法と同様、疎水化が可能、即ち、有
機材料であればいかなる材料を用いても良い。
【００２７】
【発明の効果】以上説明した様に、本発明は層間絶縁膜
として、Ｐ，Ｂを含む、低融点の酸化シリコン膜を形成
し、その膜表面をハイドロカーボンを含む有機化合物ガ
ス及びＯ3 ガスを用いて疎水化処理を行うことにより吸
湿、膜表面からのＰ，Ｂの外方拡散を防止し、不純物の
析出を抑制しつつ、しかもリフロー形状に優れた層間絶
縁膜を有する半導体装置の製造方法が得られるという効
果がある。
として、Ｐ，Ｂを含む、低融点の酸化シリコン膜を形成
し、その膜表面をハイドロカーボンを含む有機化合物ガ
ス及びＯ3 ガスを用いて疎水化処理を行うことにより吸
湿、膜表面からのＰ，Ｂの外方拡散を防止し、不純物の
析出を抑制しつつ、しかもリフロー形状に優れた層間絶
縁膜を有する半導体装置の製造方法が得られるという効
果がある。
【図１】（ａ）及び（ｂ）は本発明の第１の実施の形態
による半導体装置の製造方法の説明に供せられる断面図
である。
による半導体装置の製造方法の説明に供せられる断面図
である。
【図２】図１に於ける矢印Ａ部の拡大分子構造模式図
で、（ａ）は疎水化処理前、（ｂ）は疎水化処理後を示
す図である。
で、（ａ）は疎水化処理前、（ｂ）は疎水化処理後を示
す図である。
【図３】従来の半導体装置の製造方法を説明する為の半
導体装置の断面図である。
導体装置の断面図である。
１ 半導体基板 ２ ゲート酸化膜 ３ 回路パターン ４ ＢＰＳＧ膜 ５ 析出防止膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/31 H01L 21/3205 H01L 21/768
Claims (3)
- 【請求項１】 半導体基板上に形成された回路パターン
と、この回路パターンを電気的に絶縁するために形成さ
れたＰとＢを含む酸化シリコン膜から成る層間絶縁膜と
を有する半導体装置を製造する方法において、前記層間
絶縁膜をＣＶＤ法により形成する際に成膜終了直前に膜
表面層をハイドロカーボンを含む有機化合物ガス及びＯ
3 ガスを用い疎水化することを含み、前記有機化合物
は、直鎖炭化水素系のアルコール又はヘキサアルキルジ
シロキサンであることを特徴とする半導体装置の製造方
法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記有機化合物は、エタノールであることを特
徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に形成された回路パターン
と、この回路パターンを電気的に絶縁するために形成さ
れたＰとＢを含む酸化シリコン膜から成る層間絶縁膜と
を有する半導体装置を製造する方法において、前記層間
絶縁膜をＣＶＤ法により形成する際に成膜終了直前に膜
表面層をハイドロカーボンを含む有機化合物ガス及びＯ
3 ガスを用い疎水化することを含み、疎水化した後、前
記酸化シリコン膜を８００〜８５０℃、窒素雰囲気中で
加熱して平坦化することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31770595A JP2820201B2 (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31770595A JP2820201B2 (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162186A JPH09162186A (ja) | 1997-06-20 |
| JP2820201B2 true JP2820201B2 (ja) | 1998-11-05 |
Family
ID=18091117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31770595A Expired - Fee Related JP2820201B2 (ja) | 1995-12-06 | 1995-12-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5577626B2 (ja) * | 2009-05-28 | 2014-08-27 | ヤマハ株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-12-06 JP JP31770595A patent/JP2820201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162186A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424969B1 (ko) | 반도체 장치의 제조방법 | |
| US6432845B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5633211A (en) | Semiconductor device and process | |
| US6144097A (en) | Semiconductor device and method of fabricating the same | |
| KR100489456B1 (ko) | 반도체장치및그제조방법 | |
| US6350685B1 (en) | Method for manufacturing semiconductor devices | |
| US6245659B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6358830B1 (en) | Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JPH079903B2 (ja) | 誘電体被膜の形成方法および半導体素子 | |
| US6013583A (en) | Low temperature BPSG deposition process | |
| JP2820201B2 (ja) | 半導体装置の製造方法 | |
| US6720660B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20040072400A1 (en) | Method of forming a shallow trench isolation structure | |
| JP2751863B2 (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| US7402513B2 (en) | Method for forming interlayer insulation film | |
| KR19980069303A (ko) | 평탄한 층간 절연막을 가진 반도체 디바이스 | |
| KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6627973B1 (en) | Void-free interlayer dielectric (ILD0) for 0.18-micron flash memory semiconductor device | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| GB2322734A (en) | Semiconductor device and a method of manufacturing the same | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| KR100212014B1 (ko) | 반도체 소자의 비피에스지막 형성방법 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| KR0148291B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980729 |
|
| LAPS | Cancellation because of no payment of annual fees |