JP4210581B2 - 半導体素子の多孔性物質膜を形成する方法 - Google Patents

半導体素子の多孔性物質膜を形成する方法 Download PDF

Info

Publication number
JP4210581B2
JP4210581B2 JP2003378718A JP2003378718A JP4210581B2 JP 4210581 B2 JP4210581 B2 JP 4210581B2 JP 2003378718 A JP2003378718 A JP 2003378718A JP 2003378718 A JP2003378718 A JP 2003378718A JP 4210581 B2 JP4210581 B2 JP 4210581B2
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
material film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003378718A
Other languages
English (en)
Other versions
JP2004165660A (ja
Inventor
▲せん▼ 怜 李
鉉 潭 鄭
鎭 成 金
永 南 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004165660A publication Critical patent/JP2004165660A/ja
Application granted granted Critical
Publication of JP4210581B2 publication Critical patent/JP4210581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体素子の製造方法に係り、特に多孔性物質膜を形成する方法に関する。
半導体素子の集積度が増加することによって配線間の間隔はますます狭くなっている。前記配線間の領域は絶縁膜、すなわち層間絶縁膜で充填される。これにより、前記配線に印加される電気的な信号は前記層間絶縁膜の誘電定数に起因して遅れる。前記半導体素子の作動速度を向上させるためには前記層間絶縁膜は低い誘電定数を有しなければならない。
現在、前記層間絶縁膜としてシリコン酸化膜が広く採択されている。前記シリコン酸化膜は３．９程度の誘電定数を有する。しかし、３．９程度の誘電定数を有する前記シリコン酸化膜で前記層間絶縁膜を形成する場合に、高集積半導体素子の作動速度を向上させることに限界がある。
低誘電体膜（ａ ｌｏｗ−ｋ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）を形成する方法が特許文献１に“半導体素子の多孔質絶縁物質膜を形成する方法及びそれにより形成された半導体素子（ｍｅｔｈｏｄ ｆｏｒ ｆｏｒｍｉｎｇ ａ ｐｏｒｏｕｓ ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ ｌａｙｅｒ ｉｎ ａ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ａｎｄ ｄｅｖｉｃｅ ｆｏｒｍｅｄ）”という題目でドルトンなど（Ｄａｌｔｏｎ ｅｔ ａｌ．）により開示されたことがある。前記特許文献１に記載の発明は緻密な絶縁膜内に気孔（ｐｏｒｅｓ）を形成する前に前記緻密な絶縁膜を反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）技術のようなエッチング工程を用いてパターニングすることを特徴とする。これにより、前記気孔が前記エッチング工程の途中に露出するときに生じる過度のエッチング問題点を解決することができる。前記過度のエッチング問題点は前記気孔の表面に炭素残留物（ｃａｒｂｏｎ ｒｅｓｉｄｕｅ）が存在する場合に甚だしく生じることになる。特に、前記炭素残留物を含有する多孔性絶縁膜をパターニングしてビアホールを形成する場合に、前記ビアホールは非正常的である側壁プロファイルを有することになる。
これに加えて、前記ビアホールの形成工程は通常、一般的にフォトレジストパターンをエッチングマスクとして用いて実施される。したがって、前記ビアホールを形成した後に、前記フォトレジストパターンは灰化工程を用いて除去されなければならない。この場合に、前記ビアホールの側壁プロファイルは前記灰化工程に起因してさらに変形することになる。
結果的に、前記特許文献１によれば、前記緻密な絶縁膜内に気孔を形成する前に前記緻密な絶縁膜をパターニングしなければならないという制約を受ける。
米国特許第６，４５１，７１２号明細書
本発明が解決しようとする技術的課題は、炭素残留物を根本的に排除させることができる多孔性物質膜形成方法を提供することにある。
本発明が解決しようとする他の技術的課題は、不純物を含有する無機物質膜内に気孔を生成（ｇｅｎｅｒａｔｉｏｎ）させることができる多孔性物質膜形成方法を提供することにある。
本発明が解決しようとするまた他の技術的課題は、前記多孔性物質膜を採択する高集積半導体素子の製造方法を提供することにある。
前記技術的課題を達成するために、本発明は多孔性物質膜を形成する方法を提供する。この方法は基板上に不純物を含有する物質膜を形成することと、前記物質膜を有する基板を水蒸気内で加熱して前記物質膜内に気孔を生成させることを含む。前記不純物は水分子と反応する性質を有する。前記基板を加熱することは大気圧より高い高圧力下で実施する。その結果、前記物質膜内に前記気孔が生成される。
前記物質膜は絶縁膜でありうる。前記絶縁膜はＢＰＳＧ膜、ＢＳＧ膜またはＰＳＧ膜で形成することが望ましい。この場合に、前記不純物はホウ素（Ｂ）原子及び／または燐（Ｐ）原子である。前記基板は８５℃ないし１５０℃の温度で加熱することが望ましい。また、前記水蒸気は８５％ないし１００％の湿度を有することが望ましくて、前記高圧力は２気圧ないし５気圧であるものが望ましい。これにより、前記水蒸気内の水分子は前記物質膜内部に浸透する。前記不純物は前記物質膜内部に流入した水分子と反応して前記物質膜の外部に排出される。その結果、前記物質膜内に前記気孔が生成される。
さらにひいては、前記絶縁膜はふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜で形成することができる。この場合に、前記ＢＰＳＧ膜または前記ＢＳＧ膜内のホウ素原子は前記水分子と共に前記ふっ素原子と反応する。これにより、前記ふっ素原子はホウ素原子の排出を促進させる。結果的に、前記絶縁膜内にさらに多量の気孔を生成することができる。
本発明は前記気孔を生成させた後に、前記基板をベーキングすることをさらに含むことができる。前記ベーキングは水素ガス及び窒素ガスを雰囲気ガス（ａｍｂｉｅｎｔ ｇａｓｅｓ）として用いて３５０℃ないし４００℃の温度で実施することが望ましい。これにより、前記物質膜内に残存する水分が除去される。
また、本発明は前記水分が除去された基板上に紫外線を照射することをさらに含むことができる。これにより、前記物質膜内に形成されたシラノールグループ（シラノール基；ｓｉｌａｎｏｌ ｇｒｏｕｐ；Ｓｉ−ＯＨ ｂｏｎｄｉｎｇｓ）が除去される。その結果、前記物質膜の誘電率をさらに減少させることができる。
前記技術的課題を達成するために本発明は多孔性物質膜を有する半導体素子の製造方法を提供する。この方法は半導体基板上に不純物を含有する層間絶縁膜を形成することを含む。前記不純物は水分子と反応する性質を有する。前記層間絶縁膜を有する半導体基板をチャンバー内にローディングさせる。前記チャンバー内に水蒸気を流入させて前記チャンバー内の圧力を大気圧より高い高圧力に増加させる。また、前記チャンバー内の半導体基板を加熱する。その結果、前記層間絶縁膜内に複数個の気孔が生成される。前記気孔を有する半導体基板をベーキングして前記層間絶縁膜内に残存する水分を除去する。前記ベーキングは水素ガス及び窒素ガスを雰囲気ガスとして用いて実施される。続いて、前記水分が除去された層間絶縁膜内にデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）技術を用いて金属配線を形成する。
前記層間絶縁膜は、ＢＰＳＧ膜、ＢＳＧ膜またはＰＳＧ膜で形成することができる。この場合に、前記不純物はホウ素（Ｂ）原子及び／または燐（Ｐ）原子である。さらにひいては、前記層間絶縁膜はふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜で形成することができる。この場合に、前記ＢＰＳＧ膜または前記ＢＳＧ膜内のホウ素原子は前記水分子と共に前記ふっ素原子と反応する。これにより、前記ふっ素原子はホウ素原子の排出を促進させる。結果的に、前記層間絶縁膜内にさらに多量の気孔を生成することができる。
前記水蒸気は、８５％ないし１００％の湿度を有することが望ましくて、前記高圧力は２気圧ないし５気圧であるものが望ましい。また、前記チャンバー内の半導体基板は８５℃ないし１５０℃の温度に加熱することが望ましい。その結果、前記層間絶縁膜内に前記水蒸気内の水分子が浸透する。前記層間絶縁膜内の不純物は前記層間絶縁膜内に浸透された水分子と反応して前記層間絶縁膜の外部に排出される。これにより、前記層間絶縁膜内に前記気孔が生成される。
これに加えて、前記金属配線を形成する前に前記層間絶縁膜内の水分が除去された基板上に紫外線を照射することができる。その結果、前記層間絶縁膜内に残存するシラノールグループが除去される。これにより、前記層間絶縁膜の誘電定数がさらに減少される。前記金属配線は低い抵抗率及び高い融点を有する金属膜、例えば銅膜で形成することができる。
上述したように本発明によれば、物質膜内の不純物が水分子と反応して排出される。これにより、複数個の気孔を有する無機物質膜、例えば無機絶縁膜を形成することができる。結果的に、エッチング耐性及び熱的耐性と共に低い誘電定数を有する信頼性のある多孔性絶縁膜を形成することができる。
以下、図面を参照しながら本発明の望ましい実施例を詳細に説明する。しかしながら、本発明はここで説明する実施例に限定されるものではなく他の形態に具体化される場合もある。むしろ、ここで紹介する実施例は開示された内容が徹底して完全なようにそして当業者に本発明の思想が十分に伝えることができるようにするために提供するものである。図面において、層及び領域の厚さは明確性を期するために誇張したものである。また、層が他の層または基板“上”にあると言う場合にそれは他の層または基板上に直接形成されたりまたはその間に第３の層が介在する場合もある。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
図１は、本発明の第１実施例による物質膜の形成方法を説明するための工程順序図である。
図１を参照すれば、基板上に不純物を含有する物質膜を蒸着する（３１）。前記不純物は水分子と反応する性質を有することが望ましい。例えば、前記不純物はホウ素（Ｂ）原子及び／または燐（Ｐ）原子が該当するものである。このような不純物を含有する物質膜としてＢＰＳＧ膜（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）、ＢＳＧ膜（ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）またはＰＳＧ膜（ｐｈｏｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ ｌａｙｅｒ）のような絶縁膜が広く知られている。前記ＢＰＳＧ膜、ＢＳＧ膜またはＰＳＧ膜は通常の常圧化学気相蒸着（ＡＰＣＶＤ；ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒｓｅｐｏｓｉｔｉｏｎ）技術を用いて３５０℃ないし５００℃の温度で蒸着できる。具体的に、前記ＢＰＳＧ膜の蒸着工程は工程ガスとしてシランガス（ｓｉｌａｎｅ；ＳｉＨ４）、ジボランガス（ｄｉｂｏｒａｎｅ；Ｂ２Ｈ６）、ホスフィンガス（ｐｈｏｓｐｈｉｎｅ；ＰＨ３）及び酸素ガスを用いて実施される。ここで、前記ジボランガス及びホスフィンガスはドーパントガスの役割を有する。これにより、前記ＢＰＳＧ膜は次のような［化学式１］により蒸着される。
ここで、前記水素ガスは、揮発されて前記常圧化学気相蒸着装備の炉（ｆｕｒｎａｃｅ）の外部に排出される。結果的に、前記ＢＰＳＧ膜はＳｉＯ２、Ｐ２Ｏ５及びＢ２Ｏ３で構成される。
また、前記ＢＳＧ膜の蒸着工程は、工程ガスとして前記シランガス、前記ジボランガス及び前記酸素ガスを工程ガスに用いて実施される。ここで、前記ジボランガスはドーパントガスの役割を有する。これにより、前記ＢＳＧ膜は次のような［化学式２］により蒸着される。
結果的に、前記ＢＳＧ膜はＳｉＯ２及びＢ２Ｏ３で構成される。
これと同様に（ｓｉｍｉｌａｒｌｙ）、前記ＰＳＧ膜の蒸着工程は、工程ガスとして前記シランガス、前記ホスフィンガス及び前記酸素ガスを工程ガスに用いて実施される。ここで、前記ホスフィンガスはドーパントガスの役割を有する。これにより、前記ＰＳＧ膜は次のような［化学式３］により蒸着される。
結果的に、前記ＰＳＧ膜はＳｉＯ２及びＰ２Ｏ５で構成される。
上述したように、前記ＢＰＳＧ膜、ＰＳＧ膜及びＢＳＧ膜はいかなる炭素成分も含有しない無機絶縁膜、すなわち無機シリコン酸化膜（ｉｎｏｒｇａｎｉｃ ｓｉｌｉｃｏｎ ｏｘｉｄｅ ｌａｙｅｒ）に該当する。
続けて、前記不純物を含有する前記無機絶縁膜をリフローさせて緻密な膜質（ｄｅｎｓｅ ｆｉｌｍ ｑｕａｌｉｔｙ）を有する平坦化された絶縁膜を形成する（３３）。前記リフロー工程（ｒｅｆｌｏｗ ｐｒｏｃｅｓｓ）は通常、一般的に８００℃ないし９００℃の温度で実施される。
前記平坦化された絶縁膜を有する基板を他の一つのチャンバー内にローディングする（３５）。続けて、前記他のチャンバー内に水蒸気を流入させて、前記他のチャンバー内の圧力を大気圧より高い高圧力に増加させる。これに加えて、前記他のチャンバー内の基板を加熱する。これとは違って、前記基板を加熱する代わりに前記他のチャンバー内の温度を上昇させることができる。前記他のチャンバー内の水蒸気は８５％ないし１００％の湿度を有することが望ましくて、前記他のチャンバー内の圧力は２気圧ないし５気圧であるものが望ましい。また、前記他のチャンバー内の温度または前記基板の温度は８５℃ないし１５０℃であるものが望ましい。このような雰囲気下で、前記水蒸気内の水分子は前記絶縁膜内部に浸透する。前記絶縁膜内の前記不純物は前記絶縁膜内部に浸透された水分子と反応して前記他のチャンバー内の水蒸気内部に排出される。これにより、前記絶縁膜内に前記不純物の排出に起因して複数の気孔、すなわち複数個のボイド（ｖｏｉｄｓ）が生成される（３７）。
前記絶縁膜が前記ＢＰＳＧ膜である場合に、前記不純物、すなわちホウ素原子及び燐原子は各々次のような［化学式４］及び［化学式５］により前記水分子と反応する。
前記［化学式４］及び［化学式５］から分かるように、前記ホウ素原子及び前記燐原子は水分子と反応して前記ＢＰＳＧ膜の外部に排出される。
前記絶縁膜が前記ＢＳＧ膜である場合には、前記ＢＳＧ膜内のホウ素原子は前記［化学式４］により前記水分子と反応して前記ＢＳＧ膜の外部に排出される。また、前記絶縁膜が前記ＰＳＧ膜である場合には、前記ＰＳＧ膜内の燐原子は前記［化学式５］により前記水分子と反応して前記ＰＳＧ膜の外部に排出される。
一方、前記絶縁膜はふっ素原子を含有するＢＰＦＳＧ膜またはふっ素原子を含有するＢＦＳＧ膜で形成することができる。このようなふっ素含有ＢＰＳＧ膜（ｆｌｕｏｒｉｎｅ ｃｏｎｔａｉｎｅｄ ＢＰＳＧ ｌａｙｅｒ）またはふっ素含有ＢＳＧ膜（ｆｌｕｏｒｉｎｅ ｃｏｎｔａｉｎｅｄ ＢＳＧ ｌａｙｅｒ）は蒸着工程途中にふっ素を含有するガス、例えばＢＦ３ガスを添加することによって蒸着される。このようなふっ素含有絶縁膜（ｆｌｕｏｒｉｎｅ ｃｏｎｔａｉｎｅｄ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒｓ）内のホウ素原子は前記気孔を生成させる段階で次のような［化学式６］によりその内のふっ素原子と反応して前記ふっ素含有絶縁膜の外部に排出される。
これにより、前記ふっ素含有絶縁膜内のホウ素原子は、前記水分子と共にその内のふっ素原子と反応して前記ふっ素含有絶縁膜の外部に排出される。言い換えれば、前記ふっ素原子は前記ホウ素原子の排出を促進させる。結果的に、前記絶縁膜内にさらに多量の気孔を生成することができる。
前記気孔が生成された絶縁膜内部には水分及びシラノールグループが残存し得る。このような水分及びシラノールグループは前記絶縁膜の誘電定数を減少させることにおいて悪影響を与えることになる。したがって、前記気孔を有する絶縁膜をベーキングして前記絶縁膜内の水分を除去することが望ましい（３９）。前記ベーキングは水素ガス及び窒素ガスを雰囲気ガスとして用いて３５０℃ないし４００℃の温度で実施されることが望ましい。
前記ベーキング工程が完了しても、前記シラノールグループは相変らず残存し得る。これにより、前記水分が除去された基板上に紫外線を照射させて前記シラノールグループを除去することが望ましい（４１）。前記紫外線は前記シラノールグループ、すなわち前記Ｓｉ−ＯＨ結合（ｂｏｎｄｉｎｇｓ）を破壊させるエネルギーを有する。
上述したように本発明の第１実施例によれば、無機絶縁膜（ｉｎｏｒｇａｎｉｃ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）内の不純物が水分子と反応して前記無機絶縁膜の外部に排出される。したがって、無機多孔性絶縁膜（ｉｎｏｒｇａｎｉｃ ｐｏｒｏｕｓ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）を形成することが可能である。すなわち、本発明の第１実施例による多孔性絶縁膜はいかなる炭素残留物も持たない。
図２ないし図５は、本発明の第２実施例による半導体素子の製造方法を説明するための断面図である。本実施例は上述した本発明の第１実施例を用いて半導体素子を製造する方法を提供する。
図２を参照すれば、半導体基板１１上に層間絶縁膜１３、例えば金属層間絶縁膜を形成する。前記層間絶縁膜１３は水分子と反応する性質を有する不純物を含有する絶縁膜で形成することが望ましい。例えば、前記層間絶縁膜１３は前記第１実施例において説明された絶縁膜と同一な物質膜で形成する。
図３を参照すれば、前記層間絶縁膜１３を前記第１実施例と同一な方法で処理して前記層間絶縁膜１３内に複数個の気孔を生成する。これにより、前記層間絶縁膜１３は多孔性層間絶縁膜１３ａに変換される。前記多孔性層間絶縁膜１３ａを通常のＤｕａｌ Ｄａｍａｓｃｅｎｅ技術に用いられるエッチング工程でパターニングして配線グルーブ（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｇｒｏｏｖｅ）１５及びビアホール１７を形成する。前記配線グルーブ１５及びビアホール１７を形成するためのエッチング工程は通常、一般的にフォトレジストパターン（図示せず）をエッチングマスクとして用いて実施される。前記フォトレジストパターンは主に炭素成分で構成される。したがって、前記配線グルーブ１５及びビアホール１７を形成した後に、前記フォトレジストパターンは酸素プラズマを用いる灰化（ａｓｈｉｎｇ）工程により除去される。この場合に、前記配線グルーブ１５及びビアホール１７の側壁、すなわち前記多孔性層間絶縁膜１３ａが前記酸素プラズマに露出しても、前記多孔性層間絶縁膜１３ａが前記酸素プラズマにより損傷されたり変形されることを防止することができる。これは、前記多孔性層間絶縁膜１３ａ内に炭素残留物が存在しないためである。結果的に、前記配線グルーブ１５及びビアホール１７の側壁プロファイルが変形されることを防止することができる。
図４を参照すれば、前記配線グルーブ１５及びビアホール１７を有する半導体基板の全面上に金属膜２１を形成する。前記金属膜２１は低い抵抗率及び高い融点（ｈｉｇｈ ｍｅｌｔｉｎｇ ｐｏｉｎｔ）を有する銅膜で形成することができる。前記金属膜２１を形成する前に、前記配線グルーブ１５及びビアホール１７を有する半導体基板の全面上にコンフォーマルな（ｃｏｎｆｏｒｍａｌ）拡散防止膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ；１９）を形成することが望ましい。前記拡散防止膜１９はチタン窒化膜またはタンタル窒化膜のような金属窒化膜で形成する。前記金属膜２１を銅膜で形成する場合に、前記拡散防止膜１９の存在に起因して前記銅膜内の銅原子が前記多孔性層間絶縁膜１３ａに拡散することを防止することができる。
図５を参照すれば、前記多孔性層間絶縁膜１３ａの上部面が露出するまで前記金属膜（導電膜）２１及び拡散防止膜１９を平坦化させる。その結果、前記配線グルーブ１５内に金属配線２１ａが形成されて、前記金属配線２１ａの側壁及び下部面を取り囲む拡散防止膜パターン１９ａが形成される。前記金属配線２１ａは前記ビアホール１７を通じて前記半導体基板１１に電気的に接続される。
上述したように本発明の第２実施例によれば、相互に隣接する金属配線２１ａ間の領域に安定な多孔性層間絶縁膜１３ａが形成される。これにより、前記金属配線２１ａ間の寄生キャパシタンスを顕著に減少させることができる。また、前記多孔性層間絶縁膜１３ａは無機絶縁膜であるので、前記多孔性層間絶縁膜１３ａをパターニングするためのエッチング工程及び前記フォトレジストパターンを除去するための灰化工程の途中に前記多孔性層間絶縁膜１３ａが損傷されたり変形されることを防止することができる。これにより、前記配線グルーブ１５及びビアホール１７の側壁プロファイルが変形されることを防止することができる。結果的に、優秀な熱的耐性（ｅｘｃｅｌｌｅｎｔ ｔｈｅｒｍａｌ ｉｍｍｕｎｉｔｙ）、優秀なエッチング耐性（ｅｘｃｅｌｌｅｎｔ ｅｔｃｈｉｎｇ ｉｍｍｕｎｉｔｙ）及び低い誘電定数を有する多孔性絶縁膜を形成することができる。
＜実験例＞
前記実施例によるいろいろの多孔性ＢＰＳＧ膜の特性を測定するために次のような方法を用いて試料を製作した。
まず、半導体基板上にいろいろの不純物濃度を有するＢＰＳＧ膜を４５００Åの厚さに形成した。具体的に、前記ＢＰＳＧ膜はホウ素濃度及び燐濃度が各々２．９８ｗｔ％ないし５．５４ｗｔ％の範囲及び２．６７ｗｔ％ないし８．４４ｗｔ％の範囲内に分布するように形成された。続いて、前記ＢＰＳＧ膜を有する半導体基板をチャンバー内にローディングさせた。前記ＢＰＳＧ膜内に水分を強圧的に浸透させるために、前記チャンバー内の半導体基板を２時間キュアリングした。前記キュアリングは１００％の湿度、１２１℃の温度及び２気圧の圧力を有する条件下で実施した。続いて、前記半導体基板を前記チャンバーからアンローディングさせた。
前記キュアリングされたＢＰＳＧ膜（ｃｕｒｅｄ ＢＰＳＧ ｌａｙｅｒｓ）内に存在する水の量はＦＴＩＲ分光（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａ−Ｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定装置（ｍｅａｓｕｒｅｍｅｎｔ ｅｑｕｉｐｍｅｎｔ）を用いて得た。前記キュアリングされたＢＰＳＧ膜内に存在する水の量はＳｉ−ＯＨ結合（ｂｏｎｄｓ；ボンディング）に対する吸光度（ｏｐｔｉｃａｌ ａｂｓｏｒｂａｎｃｅ）で評価することができる。このような測定結果は次の表１に要約される。
前記表１から分かるように、前記ＢＰＳＧ膜内に浸透される水分の量は燐濃度よりはむしろホウ素濃度に比例した。すなわち、前記燐濃度の増加は前記ＢＰＳＧ膜の吸湿率（ｗａｔｅｒ ａｂｓｏｒｂａｎｃｅ）の減少を招いて、前記ホウ素濃度の増加は前記ＢＰＳＧ膜の吸湿量の増加を招いた。結果的に、前記キュアリングされたＢＰＳＧ膜内の気孔の数を増加させるためには、前記燐濃度は６ｗｔ％より低いことが望ましく、また前記ホウ素濃度は少なくとも３ｗｔ％より高いことが望ましいことが分かった。
図６は、蒸着／リフロー直後のＢＰＳＧ膜（ａｓ−ｄｅｐｏｓｉｔｅｄ／ｒｅｆｌｏｗｅｄ ＢＰＳＧ ｌａｙｅｒ）及び本発明の実施例によってキュアリングされたＢＰＳＧ膜に対するＦＴＩＲ測定結果を示すグラフである。ここで、前記蒸着／リフロー直後のＢＰＳＧ膜はホウ素濃度及び燐濃度が各々６ｗｔ％及び４ｗｔ％になるように形成された。また、前記蒸着／リフロー直後のＢＰＳＧ膜は４５００Åの厚さに形成された。図６のグラフにおいて、横軸（ｔｈｅ ａｂｓｃｉｓｓａ）は波数（ｗａｖｅｎｕｍｂｅｒ）を示して、縦軸（ｔｈｅ ｏｒｄｉｎａｔｅ）は前記各波数に対応する結合（ｂｏｎｄｓ；ボンディング）に対する吸光度（ｏｐｔｉｃａｌ ａｂｓｏｒｂａｎｃｅ）を示す。また、曲線１は前記蒸着／リフロー直後のＢＰＳＧ膜に対するＦＴＩＲ測定結果であって、曲線２は前記キュアリングされたＢＰＳＧ膜に対するＦＴＩＲ測定結果である。本実験に適用されたキュアリング工程は１００％の湿度、２気圧の圧力及び１２１℃の温度を有する条件下で７時間実施された。
図６に示したとおり、前記キュアリングされたＢＰＳＧ膜内に残っているＢ−Ｏ結合（ボンディング）及びＰ＝Ｏ結合（ボンディング）は前記蒸着／リフロー直後のＢＰＳＧ膜（ａｓ−ｄｅｐｏｓｉｔｅｄ／ｒｅｆｌｏｗｅｄ ＢＰＳＧ ｌａｙｅｒ）に存在するＢ−Ｏ結合（ボンディング）及びＰ＝Ｏ結合（ボンディング）に比べて顕著に減少された。このような結果は前記キュアリングされたＢＰＳＧ膜内に複数の気孔が形成されたことを意味する。
図７は、７ｗｔ％のホウ素濃度及び４ｗｔ％の燐濃度を有する蒸着／リフロー直後のＢＰＳＧ膜に対して図６で説明したことと同一な方法を用いて得られたＦＴＩＲ測定結果を示すグラフである。すなわち、図７は図６で説明した前記蒸着／リフロー直後のＢＰＳＧ膜のホウ素濃度だけを増加させた実験結果である。
図６及び図７を参照すれば、前記ホウ素濃度が６ｗｔ％から７ｗｔ％に増加されることによって、Ｂ−Ｏ結合（ボンディング）及びＰ＝Ｏ結合（ボンディング）のピークが完全に消えた。結果的に、前記ホウ素濃度の増加はホウ素原子の除去だけでなく燐原子の除去にも影響を与えた。
図８及び図９は、いろいろの不純物濃度を有するＢＰＳＧ膜に対するオージェ電子分光法（ＡＥＳ；Ａｕｇｅｒ ｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定結果を示すグラフである。図８のグラフにおいて、横軸は試料に対するスパッタエッチング時間（ｓｐｕｔｔｅｒ ｅｔｃｈ ｔｉｍｅ）を示して、縦軸は前記各スパッタエッチング時間に対応するホウ素濃度を示す。図９のグラフにおいて、横軸は試料に対するスパッタエッチング時間を示して、縦軸は前記各スパッタエッチング時間に対応する燐濃度を示す。これにより、前記試料のバルク領域におけるホウ素濃度及び燐濃度が測定される。ここで、前記試料は図６及び図７で説明された方法を用いて形成された。
図８を参照すれば、６ｗｔ％のホウ素濃度を有するＢＰＳＧ膜をキュアリングした後に、前記キュアリングされたＢＰＳＧ膜内のホウ素原子が減少された領域は５秒ないし１３秒のスパッタエッチング時間に該当する深さを見せた。これに反して、７ｗｔ％のホウ素濃度を有するＢＰＳＧ膜をキュアリングした後に、前記キュアリングされたＢＰＳＧ膜内のホウ素原子が減少された領域は少なくとも２０秒のスパッタエッチング時間に該当する深さを見せた。これにより、前記ホウ素濃度の増加は多孔性領域の深さの増加につながる。
図９を参照すれば、蒸着／リフロー直後のＢＰＳＧ膜内のホウ素濃度だけの増加にもかかわらず、キュアリングされたＢＰＳＧ膜内の燐濃度が減少された領域の深さが増加した。これにより、前記ホウ素濃度の増加はキュアリング工程後に前記ホウ素濃度の減少と共に前記燐濃度の減少にも影響を与えるということが分かった。
図１０は、いろいろの厚さを有する蒸着／リフロー直後のＢＰＳＧ膜に対するＦＴＩＲ測定結果を示すグラフであって、図１１は前記蒸着／リフロー直後のＢＰＳＧ膜にキュアリング工程が適用された試料に対するＦＴＩＲ測定結果を示すグラフである。前記蒸着／リフロー直後のＢＰＳＧ膜は７ｗｔ％のホウ素濃度及び４ｗｔ％の燐濃度を有するように形成された。また、前記キュアリング工程は１２１℃の温度、１００％の湿度及び２気圧の圧力を有する条件下で７時間実施された。図１０及び図１１で、横軸は波数（ｗａｖｅｎｕｍｂｅｒ）を示して、縦軸は前記各波数に相応する結合（ｂｏｎｄｓ；ボンディング）の吸光度を示す。また、曲線１ないし４は各々２０００Å、４０００Å、６０００Å及び８０００Åの厚さを有するＢＰＳＧ膜に対するＦＴＩＲ測定結果である。
図１０及び図１１に示したとおり、前記蒸着／リフロー直後のＢＰＳＧ膜の厚さが薄いほど、前記キュアリングの効果は向上した。具体的に、前記４０００Å、６０００Å及び８０００Åの厚さを有するＢＰＳＧ膜は前記キュアリング工程後にも相変らずＢ−Ｏ結合（ボンディング）及びＰ＝Ｏ結合（ボンディング）に対するピーク（ｐｅａｋｓ）を見せた（図１１の曲線２、３及び４参照）。これに反して、前記２０００Åの厚さを有するＢＰＳＧ膜は前記キュアリング工程後に前記Ｂ−Ｏ結合（ボンディング）及びＰ＝Ｏ結合（ボンディング）に対するいかなるピークも示さなかった（図１１の曲線１参照）。
図１２は、本発明の実施例によって製作された多孔性ＢＰＳＧ膜の気孔を示す電子透過顕微鏡（ＴＥＭ；Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
図１２を参照すれば、気孔５１はホウ素（Ｂ）の排出に起因して生成されたボイドであって、気孔５３は燐（Ｐ）の排出に起因して生成されたボイドである。前記気孔５１の直径は約３０ないし５０Åであり、前記気孔５３の直径は約１００ないし１５０Åである。
本発明の望ましい第１実施例による多孔性物質膜の形成方法を説明するための工程順序図である。 本発明の望ましい第２実施例による半導体素子の製造方法を説明するための断面図である。 本発明の望ましい第２実施例による半導体素子の製造方法を説明するための断面図である。 本発明の望ましい第２実施例による半導体素子の製造方法を説明するための断面図である。 本発明の望ましい第２実施例による半導体素子の製造方法を説明するための断面図である。 本発明の実施例によって製作されたＢＰＳＧ膜のＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａ−Ｒｅｄ）測定結果を示すグラフである。 本発明の実施例によって製作されたＢＰＳＧ膜のＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａ−Ｒｅｄ）測定結果を示すグラフである。 本発明の実施例によって製作されたＢＰＳＧ膜のＡＥＳ測定結果を示すグラフである。 本発明の実施例によって製作されたＢＰＳＧ膜のＡＥＳ測定結果を示すグラフである。 本発明の実施例によるキュアリング工程前にいろいろの厚さを有するＢＰＳＧ膜に対するＦＴＩＲ測定結果を示すグラフである。 図１０に見せたＢＰＳＧ膜に本発明の実施例によるキュアリング工程を適用した後に得られた試料のＦＴＩＲ測定結果を示すグラフである。 本発明の実施例によって製作された多孔性ＢＰＳＧ膜内の気孔を示す電子透過顕微鏡写真である。
符号の説明
１１ 半導体基板、
１３ 層間絶縁膜、
１３ａ 多孔性層間絶縁膜、
１５ 配線ブルーブ、
１７ ビアホール、
１９ 拡散防止膜、
１９ａ 拡散防止膜パターン、
２１ 金属膜（導電膜）、
２１ａ 金属配線、
５１ 気孔（ホウ素に起因して生成されたボイド）、
５３ 気孔（燐に起因して生成されたボイド）。

Claims (17)

  1. 基板上に水分子と反応する不純物を含有する物質膜を形成して、
    前記物質膜を有する基板を大気圧より高い高圧力下でそして水蒸気内で加熱して前記物質膜内に気孔を生成させることを含むことを特徴とする多孔性物質膜形成方法であって、
    前記物質膜が絶縁膜であり、該絶縁膜は、ふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜であることを特徴とする多孔性物質膜形成方法。
  2. 前記絶縁膜は、ふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜で形成するが、前記不純物はホウ素（Ｂ）原子及び／または燐（Ｐ）原子であることを特徴とする請求項１に記載の多孔性物質膜形成方法。
  3. 前記基板は、８５℃ないし１５０℃の温度で加熱することを特徴とする請求項１に記載の多孔性物質膜形成方法。
  4. 前記水蒸気は、８５％ないし１００％の湿度を有することを特徴とする請求項１に記載
    の多孔性物質膜形成方法。
  5. 前記高圧力は、２気圧ないし５気圧であることを特徴とする請求項１に記載の多孔性物質膜形成方法。
  6. 前記気孔は、前記水蒸気内の水分子と反応した前記不純物の排出により生成されることを特徴とする請求項１に記載の多孔性物質膜形成方法。
  7. 前記気孔を生成させた後に、前記気孔を有する基板をベーキングして前記物質膜内に残存する水分を除去することをさらに含むことを特徴とする請求項１に記載の多孔性物質膜形成方法。
  8. 前記ベーキングは、水素ガス及び窒素ガスを雰囲気ガスとして用いて前記気孔を有する基板を３５０℃ないし４００℃に加熱することを含むことを特徴とする請求項７に記載の多孔性物質膜形成方法。
  9. 前記物質膜内の水分を除去した後に、前記水分が除去された基板上に紫外線を照射して前記物質膜内に残存するシラノールグループを除去することをさらに含むことを特徴とする請求項７に記載の多孔性物質膜形成方法。
  10. 半導体基板上に水分子と反応する不純物を含有する層間絶縁膜を形成して、
    前記層間絶縁膜を有する半導体基板をチャンバー内にローディングさせて、
    前記チャンバー内に水蒸気を提供して前記チャンバーの圧力を大気圧より高い高圧力に増加させて前記チャンバー内の前記半導体基板を加熱して、前記層間絶縁膜内に気孔を生成させて、
    前記気孔を有する半導体基板を水素ガス及び窒素ガスを雰囲気ガスとして用いてベーキングして前記層間絶縁膜内に残存する水分を除去して、
    前記水分が除去された層間絶縁膜内にデュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）工程を用いて金属配線を形成することを含む半導体素子の製造方法であって、
    前記層間絶縁膜は、ふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜であることを含む半導体素子の製造方法。
  11. 前記層間絶縁膜は、ふっ素原子を含有するＢＰＳＧ膜またはふっ素原子を含有するＢＳＧ膜であるが、前記不純物はホウ素（Ｂ）原子及び／または燐（Ｐ）原子であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  12. 前記水蒸気は、８５％ないし１００％の湿度を有することを特徴とする請求項１０に記載の半導体素子の製造方法。
  13. 前記高圧力は、２気圧ないし５気圧であることを特徴とする請求項１０に記載の半導体素子の製造方法。
  14. 前記チャンバー内の前記半導体基板は、８５℃ないし１５０℃の温度で加熱することを特徴とする請求項１０に記載の半導体素子の製造方法。
  15. 前記気孔は、前記水蒸気内の水分子と反応した前記不純物の排出により生成されることを特徴とする請求項１０に記載の半導体素子の製造方法。
  16. 前記金属配線等の形成前に、前記層間絶縁膜内の水分が除去された基板上に紫外線を照射して前記層間絶縁膜内のシラノールグループを除去することをさらに含むことを特徴とする請求項１０に記載の半導体素子の製造方法。
  17. 前記金属配線は、銅膜で形成することを特徴とする請求項１０に記載の半導体素子の製造方法。
JP2003378718A 2002-11-08 2003-11-07 半導体素子の多孔性物質膜を形成する方法 Expired - Fee Related JP4210581B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069262A KR100481181B1 (ko) 2002-11-08 2002-11-08 반도체소자의 다공성 물질막을 형성하는 방법

Publications (2)

Publication Number Publication Date
JP2004165660A JP2004165660A (ja) 2004-06-10
JP4210581B2 true JP4210581B2 (ja) 2009-01-21

Family

ID=32822505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378718A Expired - Fee Related JP4210581B2 (ja) 2002-11-08 2003-11-07 半導体素子の多孔性物質膜を形成する方法

Country Status (3)

Country Link
US (1) US6962855B2 (ja)
JP (1) JP4210581B2 (ja)
KR (1) KR100481181B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
CN100461343C (zh) * 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用预处理的材料原子层沉积的方法
US7335575B2 (en) * 2006-02-03 2008-02-26 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586138A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp リンケイ酸ガラス被膜の平担化方法
JPS6218040A (ja) * 1985-07-17 1987-01-27 Matsushita Electronics Corp リンケイ酸ガラス被膜の平坦化方法
JP3042127B2 (ja) * 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US6130152A (en) * 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
JP2000323604A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
US6451712B1 (en) 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed

Also Published As

Publication number Publication date
US20050118782A1 (en) 2005-06-02
KR100481181B1 (ko) 2005-04-07
US6962855B2 (en) 2005-11-08
KR20040040911A (ko) 2004-05-13
JP2004165660A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
US6194304B1 (en) Semiconductor device and method of fabricating the same
US6432845B1 (en) Semiconductor device and method for manufacturing the same
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
US6232217B1 (en) Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US7420279B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
US6144097A (en) Semiconductor device and method of fabricating the same
KR960006961B1 (ko) 반도체 디바이스의 배선 구조 및 절연막 형성방법과 이것의 표면 보호막 형성 방법
JP2008117903A (ja) 半導体装置の製造方法
KR100489456B1 (ko) 반도체장치및그제조방법
JP2004241776A (ja) 低ｋ誘電体フイルムの化学的処理
US6326287B1 (en) Semiconductor device and method of fabricating the same
KR19980064602A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6245659B1 (en) Semiconductor device and method for manufacturing the same
US6358830B1 (en) Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds
KR20010114173A (ko) 반도체 장치의 제조 방법
JP4210581B2 (ja) 半導体素子の多孔性物質膜を形成する方法
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
US6812123B2 (en) Semiconductor devices and methods for manufacturing the same
US6720660B1 (en) Semiconductor device and method for manufacturing the same
JP5304033B2 (ja) 半導体装置の製造方法
JP4028032B2 (ja) 半導体装置及びその製造方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
JPH08264523A (ja) Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
JPH1032197A (ja) 表面平坦化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees