JPH0555226A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH0555226A
JPH0555226A JP2230392A JP2230392A JPH0555226A JP H0555226 A JPH0555226 A JP H0555226A JP 2230392 A JP2230392 A JP 2230392A JP 2230392 A JP2230392 A JP 2230392A JP H0555226 A JPH0555226 A JP H0555226A
Authority
JP
Japan
Prior art keywords
layer
aluminum alloy
semiconductor substrate
conductive layer
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2230392A
Other languages
English (en)
Inventor
Masato Kanazawa
正人 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2230392A priority Critical patent/JPH0555226A/ja
Publication of JPH0555226A publication Critical patent/JPH0555226A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 上部の保護層の応力による導電層の移動、お
よび接続孔におけるボイドの形成を防止する。 【構成】 P型半導体基板21上には第一の層間絶縁層
22が形成されている。第一の層間絶縁層22は常圧気
相成長法で形成される。第一の層間絶縁層22の所定位
置に第一の接続孔24が形成されている。第一の接続孔
24を少なくとも含む領域に第一の導電層23を形成す
る。第一の導電層23は、バリアメタル層23A、アル
ミニウム合金層23B、反射防止層23Cを順次積層し
た三層構造で構成されている。所定形状に形成された第
一の導電層23上に第二の層間絶縁層26が形成されて
いる。第二の層間絶縁層26は、下層に酸化珪素層26
A、中間層に無機シリカあるいは有機シリカを用いた酸
化珪素層26B、上層に酸化珪素層26Cで構成されて
いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置内に形成さ
れた配線間の接続孔の信頼性に関し、従来の接続孔構造
よりさらに高い信頼性を有する半導体装置とその製造方
法に関するものである。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い配線
層の微細化、多層化が進みつつある。
【0003】現在、半導体装置の微細化技術の進歩を牽
引する半導体メモリでも多層配線技術を駆使した開発が
行われている。
【0004】多層配線技術は、多結晶シリコン層と高融
点金属シリサイド層との二層膜で構成されたポリサイド
膜が用いられている。しかしアルミニウム合金層を用い
て多層化と微細化の両方を同時に可能とする多層配線を
実現することが困難である。このためアルミニウム合金
で配線層を形成する場合には単層で用いられている。
【0005】しかし、ポリサイド膜を用いた配線のシー
ト抵抗は、アルミニウム合金層による配線のシート抵抗
と比較して約2桁高いので、高速動作する半導体装置を
製造する場合には、ポリサイド膜による配線の遅延が生
じて、アルミニウム合金層を使用した場合に比ベて高速
化することができない。このため、シート抵抗の低いア
ルミニウム合金層を用いて微細化と多層化とを同時に実
現でき、さらにそれを用いた半導体装置の信頼牲を維持
できるようにすることが重要である。
【0006】また、微細化技術の進歩にともない、ロジ
ック、ASIC、ゲートアレイ等のマイコンの分野でも
微細化が進んでいる。特にマイクロプロセッサー(以
下、MPUと呼ぶ)の分野では、動作速度の高速化と高
機能化とが積極的に進められている。このため、さらな
る微細化技術の進展が期待されている。MPUの性能は
その扱えるデータの大きさによっても異なる。たとえば
同じ32ビットMPUであれば、付加された機能が高い
こととその動作周波数が高いこと、すなわち処理速度の
速さによって決められる。
【0007】たとえば、32ビットMPUでは、その動
作周波数は50MHz程度である。またその集積度に関
しては、100万トランジスタを15mm×15mm以
下の面積内に形成したものが実現されている。さらに引
き続き、動作周波数の向上と、MPUの高機能化とを実
現するためにも、集積度を高めることが必須である。こ
のためには、高度な微細化技術が必要である。
【0008】MPUの分野では、高機能化と同時に高速
動作を可能とするために、配線遅延による動作速度の低
下を避けている。このために、従来からアルミニウム合
金からなる多層配線が用いられている。したがって、M
PUの性能の向上を図るためには、アルミニウム合金を
利用した多屠配線を微細化することが重要である。
【0009】アルミニウム合金を利用した配線を微細化
したときに生じる問題は、配線がマイグレーションによ
って劣化・断線することである。このような半導体装置
の信頼性の上での問題が微細化技術の進歩を妨げる大き
な要因となっている。
【0010】マイグレーションには、エレクトロマイグ
レーションとストレスマイグレーションとがある。スト
レスマイグレーションによる配線の劣化現象について
は、多数の報告例がある(例:第25回リライアリビテ
ィ・フィジックス年報1987年第15〜21頁(25th
Annual Proceedings Reliability Physics 1987, p15
〜21,“THE EFFECT OF Cu ADDITION TO Al-Si INTERCON
NECTS ON STRESS INDUCED OPEN‐CIRCUIT FAILURE
S”))。ストレスマイグレーションはアルミニウム合
金層による配線が、配線の周囲を囲む層間絶縁物層や表
面保護層の応力と、周辺の温度履歴によって生じる。応
力と温度履歴によってアルミニウム合金層内のアルミニ
ウム原子が移動する。移動したアルミニウム原子は配線
に空洞(以下、ボイドと呼ぶ)を発生させる。ボイドが
成長すると、最後には配線が断線に至る。このような現
象をストレスマイグレーションと呼ぶ。上述した報告例
には、アルミニウム合金層にあらかじめ銅元素を添加す
ることが述ベられている。このようにすることで、アル
ミニウムの結晶粒界面に銅元素が析出し、アルミニウム
原子の移動が抑制される。この結果、ストレスマイグレ
ーション耐性の向上したことが報告されている。この報
告例はアルミニウム合金層の配線部に注目してなされた
ものである。
【0011】一方、アルミニウム合金層を使って多層配
線の微細化を行おうとすると、配線の線幅が縮小するに
つれて、同時に上下の配線を接続する接続孔を小さくす
る必要がある。多層配線の微細化を実現し、半導体装置
の集積度を向上させようとすると、上下の配線を接続す
る接続孔の直径を少なくとも上下の配線の最小線幅以下
にする必要がある。たとえば、線幅が1.0μmでは、
接続孔の直径は少なくとも1.0μm以下にする必要が
ある。最小線幅より直径が大きい接続孔を用いた場合に
は、接続孔の大きさに配線幅が制限される。このため、
配線の密度を上げることができず、ひいては集積度を上
げることができなくなり、同一の機能をもつ半導体装置
を製造しても、チップサイズが大きくなってしまう。
【0012】以下に、従来の技術について図面を参照し
ながら説明する。図8は、従来の半導体装置の製造方法
の一例を示す工程断面図である。第一導電型の半導体基
板としてP型半導体基板1を例にとり、以下に説明す
る。P型半導体基板1上には、通常作り込まれるMOS
トランジスタ、MOSキャパシタ、バイポーラトランジ
スタ、抵抗等のいずれかの半導体素子がすでに形成され
ているものとして、以下の説明を行う(図示しない)。
【0013】P型半導体基板1上に第一の層間絶縁物層
2である酸化珪素膜を形成する。酸化珪素膜には、たと
えば減圧あるいは常圧気相成長法により形成したSiO
2膜、BPSG(boron-phosphosilicate glass)膜、P
SG(phosphosilicate glass)膜等が用いられる。次
に、第一の層間絶縁物層2の所定位置を選択的に除去す
る。除去された領域に第一の接続孔4が形成される。こ
の後第一の接続孔4を含む領域に第一の導電層3を形成
する(図8A)。
【0014】第一の接続孔4の底面にP型半導体基板1
が露出している。露出した半導体基板1上に自然酸化に
より形成された酸化物層を除去する。この後、第一の導
電層3を形成する。この第一の導電層3は、RIE等の
異方性エッチングを用いて所定の形状に形成する。この
後、450℃程度の熱処理を行う(図8B)。
【0015】引き続き、所定形状に形成された第一の導
電層3上に第二の層間絶縁物層6を形成する。次に、第
二の層間絶縁物層6の所定位置を選択的に除去する。除
去された領域は第二の接続孔5となる。次に第二の接続
孔5を少なくとも含む領域に第二の導電層7が形成され
る(図8C)。
【0016】第二の接続孔5の底面に露出した第一の導
電層3上には自然酸化物層が形成される。この自然酸化
物層を除去し、第一の導電層3の表面を露出させる。こ
の後、第二の導電層7を形成する。第二の導電層7はア
ルミニウム合金で形成されている。
【0017】この第二の導電層7は、RIE等の異方性
エッチングを用いて所定の形状に形成される(図8
D)。
【0018】アルミニウム合金には、少なくともマイグ
レーションを防止するための元素(Cu,Ti,Pd
等)が添加されている。
【0019】以上の製造方法によって二層配線構造が実
現できる。この後、半導体装置上の表面保護層を厚さ5
00〜1200nmで形成する。
【0020】従来の技術に基づき作製した半導体装置の
180℃高温放置による劣化現象について説明する。P
型半導体基板上に第一の層間絶縁物層としてBPSG膜
が600nmの厚さで堆積されている。BPSG膜上に
第一の導電層を堆積した。その上に第二の層間絶縁物層
を形成している。第二の層間絶縁物層に、第二の接続孔
を形成している。その上に第二の導電層として、厚さ1
000nmのアルミニウム合金層が堆積されている。こ
れらの上に表面保護層として、厚さ300nmのPSG
膜と厚さ800nmの窒化珪素膜が形成されている。第
三の導電層上の所定の位置を閑口してある。
【0021】図9は第二の接続孔のコンタクトホールサ
イズと不良率の関係を示す。図9に示すように、180
℃の温度での放置時間の増加に伴い、不良率の増加が起
こっている。1600時間放置後では、第二の接続孔の
直径が約1.4μmより小さくなると、急激な不良率の
増加が起こる。すなわち、従来の技術では、製造直後で
は導通状態にあったものが、180℃の温度で放置する
ことで、接続孔の直径がある一定のサイズ以下になると
不良に至り、信頼性上、重大な問題を生じる。
【0022】
【発明が解決しようとする課題】以上のように従来の技
術の構成では、多層配線の半導体装置において第二の接
続孔の直径が小さくなると、その信頼性において多大な
問題が生じる。
【0023】従来の技術の半導体装置で多層配線を微細
化した場合、ストレスマイグレーションによる配線部の
断線に加えて、接続孔の不良によって接続孔の直径が約
1.4μm以下から、信頼性上に多大な問題がある。
【0024】さらに、発明者は、不良を生じた半導体装
置を集束イオンビーム(FIB:Focused Ion Beam)に
よって解析が行った。この結果、第二の接続孔5内の第
一の導電層3と第二の導電層7とが接触している界面
で、アルミニウム合金からなる第二の導電層7にボイド
が形成されている。ボイドの形成によって第一、第二の
導電層3、7間で接続不良が生じていることを見い出し
た。
【0025】この現象は、アルミニウム合金にあらかじ
め銅元素を添加していても起こる。さらに、不良原因を
究明するために、不良率と表面保護層の応力との関係を
調ベた。表面保護層の応力は表面保護層の膜種を変える
ことにより変化した。表面保護層として厚さ300nm
のPSG膜と厚さ800nmの窒化珪素膜との二層膜で
形成した半導体装置と、厚さ300nmのPSG膜単層
の表面保護層を形成した半導体装置と、厚さ800nm
の窒化珪素膜単層の表面保護層を形成した半導体装置
と、さらに表面保護層を形成しない半導体装置について
測定した。常圧気相成長法により形成したPSG膜は引
っ張り応力で2×10-9ダイン/cm2の値である。ま
た、プラズマ気相成長法で形成した窒化珪素膜は圧縮応
力で9×10-9ダイン/cm2の値である。
【0026】図10はそれぞれの半導体装置について、
窒素雰囲気中で180℃に加熱した状態で、1000時
間放置した後の累積不良率を示したものである。
【0027】表面保護層を形成していない半導体装置に
ついては、不良率が増加していないのに対し、応力の強
い窒化珪素膜を形成した半導体装置では、顕著な不良率
の増加が生じている。
【0028】従来の技術では、第二の導電層7をスパッ
タ法により形成している。このため第二の接続孔5にお
いて、第二の導電層7の被覆率が悪い。すなわち、第二
の接続孔5内の第二の導電層7の厚さが非常に薄くな
る。このため上部の保護層の応力によりアルミニウム原
子が移動し、第二の接続孔5内にボイドが形成され不良
に至るという問題がある。
【0029】第二の導電層7の被覆率を高める方法とし
ては、第二の接続孔5を導電層により埋め込む技術があ
る。たとえば、タングステンを埋め込むことにより、第
二の導電層7の第二の接続孔5での被覆率を大幅に向上
させることができる。しかし、タングステンを埋め込む
場合には、従来のアルミニウム合金層を用いた場合と比
較して、1桁程度抵抗値が増大する。このような抵抗上
昇によって配線による遅延が生じ、半導体装置が誤動作
する。このため、抵抗上昇を見込んだ設計をやり直す必
要が生じる。さらに、従来の設計資産をそのまま利用す
ることができないという問題が生じる。
【0030】また、第二の導電層7をタングステン等の
高融点金属で構成することにより、前記問題を容易に避
けることができる。タングステン等の高融点金属はその
融点が高いために、保護層の応力で容易に断線すること
はない。しかし、これら高融点金属はアルミニウム合金
層より比抵抗が高く、配線の抵抗が増大するという問題
が生じる。
【0031】本発明の目的は、第二の導電層が上部の保
護層の応力により、容易に移動しない構成のものとす
る。また、第二の接続孔にボイドが形成されるのを防止
する。また、配線の抵抗が増大するのを最小限に抑え
る。さらに、アルミニウム合金を利用した多層配線に用
いられる接続孔の直径が約1.4μm以下であっても、
信頼性の上で問題のない半導体装置とその製造方法を提
供することができる。
【0032】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置は、半導体基板上の所定の位置に
第一の接続孔を有する第一の絶縁物層と、前記第一の接
続孔を含む所定領域に形成された第一の導電層と、前記
第一の導電層上の所定位置に第二の接続孔を有する第二
の絶縁物層と、前記第二の接続孔を含む所定領域に形成
された高融点金属層と、前記高融点金属層上に形成され
た第二の導電層を有する。
【0033】また上記課題を解決するために本発明の半
導体装置の製造方法は、半導体基板上の所定領域に第一
の絶縁物層を形成する工程と、前記第一の絶縁物層に前
記半導体基板が露出する第一の接続孔を形成する工程
と、露出した前記半導体基板表面の酸化物層を除去する
工程と、少なくとも前記半導体基板表面を含む領域にバ
リアメタル膜、アルミニウム合金層と反射防止層を順次
形成する工程と、前記半導体基板を熱処理することで前
記バリアメタル膜と前記アルミニウム合金層、または前
記アルミニウム合金層と前記反射防止層との少なくとも
一方を合金化させる。
【0034】また、半導体基板上の所定領域に第一の絶
縁物層を形成する工程と、前記第一の絶縁物層に前記半
導体基板が露出する第一の接続孔を形成する工程と、露
出した前記半導体基板表面の酸化物層を除去する工程
と、少なくとも前記半導体基板表面を含む領域に第一の
導電層を形成する工程と、前記半導体基板主面上に第二
の絶縁物層を形成する工程を備え、前記第二の絶縁物層
が三層の酸化珪素膜で形成されている。
【0035】また半導体基板上の所定領域に第一の絶縁
物層を形成する工程と、前記第一の絶縁物層に前記半導
体基板が露出する第一の接続孔を形成する工程と、露出
した前記半導体基板表面の第一の酸化物層を除去する工
程と、少なくとも前記半導体基板表面を含む領域に第一
の導電層を形成する工程と、前記半導体基板上に第二の
絶縁物層を形成する工程と、前記第二の絶縁物層に第二
の接続孔を形成し前記第一の導電層を露出する工程と、
前記第一の導電層上の第二の酸化物層を除去した後、大
気にさらすことなく、第三の導電層を形成する工程と、
前記半導体基板を熱処理する工程を備えている。
【0036】
【作用】上記本発明の半導体装置では、第一の導電層に
バリアメタルを用いることで、アルミニウム合金層とP
型半導体基板とが接したところに析出される単結晶珪素
の発生を防止する。よって、単結晶珪素の析出による接
続部の接触不良を防止できる。また、アルミニウム合金
層とP型半導体基板のシリコンとが相互拡散して第一の
接続孔部分にアルミスパイクを誘起させないことができ
る。
【0037】また、第一の導電層の下層にチタン層を用
いているので、中間層の窒化チタン層から出る窒素がア
ルミニウム合金層へ入り込むことを防止できる。これに
よってアルミニウム合金層のエレクトロマイグレーショ
ンによる寿命の低下を防止できる。
【0038】さらに、上層のチタン層とアルミニウム合
金層とが合金化されるためアルミニウム合金層のアルミ
ニウム原子が移動するのを抑制できる。さらに合金化に
よってアルミニウム合金層内で結晶粒が成長するのを抑
えることができる。すなわちアルミニウム合金層に生じ
るボイドの成長を防止することができる。さらにストレ
スマイグレーションに対する耐性を向上することができ
る。
【0039】また、第一の導電層の上層に反射防止層が
あるので、所定領域にマスクパターン通りのフォトレジ
ストパターンが形成できる。
【0040】また、第二の絶縁物層のうち、下層の酸化
珪素膜については、それを形成する際に、シリカに含ま
れた水分によって第一の導電層が酸化することを防止で
きる。
【0041】また、第二の絶縁物層のうち中間層の酸化
珪素膜は、第一の導電層の段差を平坦化するため、第二
の導電層が断線しないようにできる。
【0042】さらに、第二の絶縁物層の上層の酸化珪素
膜は、中間層の酸化珪素膜が水分等を吸湿しようとする
のを防止する。
【0043】さらに、本発明の半導体装置は熱処理によ
って、第三の導電層である高融点金属層とアルミニウム
合金層が合金化するためアルミニウム原子が移動するの
を抑制できる。また、合金化により高融点金属がアルミ
ニウム合金層に入り込むため、アルミニウム合金層の結
晶粒が内部で成長するのを抑えることができる。すなわ
ち、アルミニウム合金層にボイドが発生することが防止
できる。よってアルミニウム合金層のストレスマイグレ
ーション耐性を向上できる。
【0044】また、本発明の半導体装置は、第二の導電
層の下層に高融点金属を構成することにより、上層の第
二の導電層を構成する原子が、保護層の応力によって移
動するのを防止し、第二の接続孔に形成されるボイドの
成長を抑制することができる。また、配線の抵抗の上昇
を最小限に抑えることができ、従来の技術の設計品種に
適用しても誤動作を起こすことはなく、従来の設計資産
をそのまま利用することが可能となる。
【0045】また、本発明の半導体装置では、第二の接
続孔の直径が約0.7μmより大きい場合には、180
℃の加熱によって生じる不良率の増加を防止することが
できる。
【0046】また、第二の接続孔内でアルミニウム合金
層の被覆率が悪くなっていても、不良率の増加を防止す
ることができる。
【0047】また、チタン層の厚さと第二の接続孔の直
径を制御して不良率を低減できる。また、表面保護層と
して高い応力をもつ窒化珪素層を直接第三の導電層上に
形成しても、不良率を低減することができる。
【0048】また、チタンは非常に反応牲の高い金属で
あるために、第二の接続孔の底面に形成された第一の導
電層に対しても合金化が進む。このため第二の接続孔を
通して第一の導電層と第三の導電層とを接続するに当た
って、接触不良が大幅に低減する。このように高融点金
属層を設けることで、アルミニウム合金層にボイドが発
生するのを防止でき、さらに高融金属層としてチタン層
を用いることで、第二の接続孔における接触不良を低減
することができる。
【0049】ここで高融点金属層は反応性の高い材料で
ある、チタンと他の高融点金属との合金層、たとえばチ
タンとタングステンの合金層であっても同様の効果が得
られる。
【0050】また本発明の半導体装置の製造方法によれ
ば、第二の接続孔は等方性エッチングと異方性エッチン
グとで形成しているので接続孔での段切れが生じない。
【0051】また第一の導電層の自然酸化物層をスパッ
タリングで除去後、大気にさらすことなく第三の導電層
を形成するので、両者の接触を緻密なものにし、接触不
良を避けることができる。
【0052】また本発明の半導体装置の製造方法では、
高融点金属層は熱処理により第一の導電層をも合金化す
るため、第一の導電層と第三の導電層との接触がより緻
密なものとなる。これによって接触不良による歩留の低
下を防止することができる。同時に熱処理によってエッ
チングで生じたダメージを回復することができる。
【0053】
【実施例】以下に、本発明の一実施例について図面を参
照しながら説明する。図1は、本発明の半導体装置の第
一の実施例を説明するための断面図である。
【0054】第一導電型の半導体基板として、たとえ
ば、P型半導体基板21を例にとり以下に説明する。た
だしN型半導体基板としても、以下の説明に変化はな
い。P型半導体基板21には、既に通常作り込まれるM
OSトランジスタ、MOSキャパシタ、バイポーラトラ
ンジスタ、抵抗等のいずれかの半導体素子が形成されて
いるものとして以下の説明を行う(図示しない)。
【0055】P型半導体基板2l上には第一の層間絶縁
腰22が形成されている。第一の層間絶縁物層22は常
圧気相成長法で形成されるBPSG層を用いている。た
だし、BPSG層のほかにSiO2層,PSG層等の絶
縁物層を用いることもできる。第一の層間絶縁物層22
は、P型半導体基板21上に形成された半導体素子と、
第一の導電層23との間の絶縁耐圧を確保するために設
けられる。
【0056】第一の層間絶縁物層22の層は、400〜
1000nm程度の厚さである。第一の層間絶縁物層2
2は、その上部に形成される第一の導電層23のステッ
プカバレッジを良好にするために設けられている。
【0057】次に、第一の層間絶縁物層22の所定位置
に第一の接続孔24が形成されている。第一の接続孔2
4は、上部の第一の導電層23が断線しない形状にして
ある。すなわち第一の接続孔24の形状は、第一の層間
絶縁物層22の上部の開口サイズが大きく、下部の開口
サイズが小さいテーパー形状である。
【0058】第一の接続孔24を少なくとも含む領域に
第一の導電層23を形成する。第一の導電層23は、バ
リアメタル層23A、アルミニウム合金層23B、反射
防止層23Cを順次積層した三層構造で構成されてい
る。ここで第一の導電層23としては、アルミニウム合
金層のみの1層構造であってもよく、バリアメタル層と
アルミニウム合金層の二層構造であってもよく、アルミ
ニウム合金層と反射防止層の二層構造でもよい。
【0059】第一の導電層23はP型半導体基板2lと
適度に合金化しているため、その間の導電特性が安定す
る。
【0060】アルミニウム合金層23Bの厚さは、30
0〜700nm程度の厚さである。アルミニウム合金層
23Bには、少なくともマイグレーションを防止するた
めの元素(Cu,Ti,Pd等)が添加されている。
【0061】本実施例におけるアルミニウム合金層23
Bには、アルミスパイクを防止するために1.0質量%
程度のSi元素とマイグレーションを防止するための
0.5質量%程度のCu元素を添加したものを用いてい
る。
【0062】バリアメタル層23Aが、アルミニウム合
金層23B下に形成されている。このとき、バリアメタ
ル層23Aは次のような作用をもたらす。アルミニウム
合金層23BとP型半導体基板21とが接すると単結晶
珪素が析出する。このような単結晶珪素は接続部の接触
抵抗値を増加させる。バリアメタル層23Aを形成する
ことで、第一の接続孔24に単結晶珪素が析出すること
による接触抵抗値の増加が生じないようにすることがで
きる。また、アルミニウム合金層23BとP型半導体基
板21とのシリコンが相互拡散して第一の接続孔24部
分にアルミスパイクが発生しないように作用している。
バリアメタル層23Aは、スパッタ法で堆積したチタン
層と反応性スパッタ法で堆積した窒化チタン層の二層で
構成している。チタン層は10〜40nm程度の厚さ
で、また窒化チタン層は40〜150nm程度の厚さで
形成されている。二層構造のバリアメタル層23Aは、
その接触抵抗を低減させるために、これらの層が外気に
触れないようにして形成される。すなわち、インライン
のスパッタによって形成される。
【0063】バリアメタル層23Aの厚さは50〜19
0nmである。この厚さは第一の層間絶縁物層22の約
10%に相当する。この厚さにすることでアルミニウム
合金層23Bのステップカバレッジを大幅に改善するこ
とができる。
【0064】ただし、バリアメタル層23Aは、高融点
金属または高融点金属シリサイドまたは高融点金属化合
物、あるいはそれらの積層構造で形成すれば同様の効果
がある。
【0065】また、バリアメタル層23Aにスパッタ法
で堆積したチタン層と、反応性スパッタ法で堆積した窒
化チタン層と、スパッタ法で堆積したチタン層との三層
で構成すると異なる効果がある。このとき下層であるチ
タン層は10〜40nm程度の厚さで、中間層である窒
化チタン層は40〜150nm程度の厚さで、また上層
であるチタン層は20〜60nm程度の厚さでそれぞれ
形成される。上層のチタン層によって、中間層の窒化チ
タン層から出る窒素がアルミニウム合金層23Bへ入り
込むのを防止する。アルミニウム合金層23Bへの窒素
の入り込みがなくなると、アルミニウム合金層23Bの
エレクトロマイグレーションによる寿命の低下を防止で
きる。このように窒素の入り込みを防止し、アルミニウ
ム合金層23Bのエレクトロマイグレーションによる寿
命の低下を防止するには、アルミニウム合金層23Bと
接するチタン層の厚さを20〜60nmにすることが必
要である。
【0066】さらに、上層のチタン層とアルミニウム合
金層23Bとは合金化されている。このためアルミニウ
ム合金層23Bのアルミニウム原子が移動するのを抑制
する。さらに合金化によってチタンがアルミニウム合金
層23Bに入り込む。このためアルミニウム合金層23
B内で結晶粒が成長することを抑えることができる。す
なわちアルミニウム合金層23Bに生じるボイドの成長
を防止することができる。さらにストレスマイグレーシ
ョンに対する耐性を向上することができる。このように
厚さ300〜700nmのアルミニウム合金層23Bの
ストレスマイグレーションに対する耐性を向上させる上
層のチタン層の厚さは20〜60nmであるのが最適で
ある。
【0067】また、バリアメタル層23Aを、スパッタ
法で堆積したチタンとタングステンとの合金層で形成し
たときも、同様の効果が生じる。ここで、チタンとタン
グステンとの合金層は40〜150nmの厚さで形成さ
れている。バリアメタル層23Aをチタンとタングステ
ンとの合金層で形成すると、チタンとアルミニウム合金
層23Bとの合金化が生じる。このため、チタンによる
アルミニウム合金層23Bへの入り込みが生じる。これ
によって、アルミニウム合金層23Bのアルミニウム原
子の移動が抑制される。さらにアルミニウム合金層23
B内で結晶粒が成長するのを抑えることができる。すな
わち、アルミニウム合金層23Bに生じるボイドが成長
するのを防ぐことができる。このため、ストレスマイグ
レーションに対する耐性を向上させることができる。
【0068】反射防止層23Cは、アルミニウム合金層
23B上に形成されている。反射防止層23Cは第一の
導電層23の表面反射率を低減させる。通常、第一の導
電層25をRIEにより所定の形状に加工する際、所定
領域にフォトレジストのパターンが形成される。フォト
レジストパターンは縮小投影露光法により形成される。
縮小投影露光装置からの光によりフォトマスクのパター
ンをフォトレジスト上に投影し、感光させる。このと
き、フォトレジストの下地にアルミニウム合金層23B
のように表面反射率が高く、アルミニウム合金層23B
下に段差を有するものがあると、フォトレジストは次の
ように感光される。フォトレジストには縮小投影露光装
置からの光だけでなく、フォトレジストを透過し下地の
アルミニウム合金層23Bで反射した光によっても感光
し、フォトマスク上の所望のパターンを忠実にフォトレ
ジストに投影できない。このような現象をなくすため
に、アルミニウム合金層23B上の全面に反射防止層2
3Cを形成している。表面反射率を低減することで、下
地から反射した光によってフォトレジストが感光される
のを低減することができる。よってフォトマスク上に形
成された所望のパターンが忠実にフォトレジストに転写
される。また、第二の接続孔25をRIE等の異方性エ
ッチングにより開口する際に形成するフォトレジストの
パターンもまた高精度のパターン転写ができる。
【0069】反射防止層23Cは、反応性スパッタ法で
窒化チタンを堆積させることで形成される。窒化チタン
層の厚さは20〜60nm程度である。また、反射防止
層23Cが高融点金属または高融点金属シリサイドまた
は高融点金属の合金で構成されていても同様の効果が得
られる。
【0070】以上のように、上層、中間層および下層の
層はすべてスパッタ法によって形成される。これらの各
層の層は活性であるため、空気と接すると酸化されてし
まう。このような酸化によってその層の接触抵抗が増大
する。このため、これらの層はインラインで形成してお
くことが重要である。
【0071】所定形状に形成された第一の導電層23上
に第二の層間絶縁物層26が形成されている。第二の層
間絶縁物層26は、下層に酸化珪素層26A、中間層に
無機シリカあるいは有機シリカを用いた酸化珪素層26
B、上層に酸化珪素層26Cで構成されている。下層の
酸化珪素層26Aは、たとえばSiH4またはTEOS
(tetraethylorthosilicate)を含む気相中で高周波を
印加し形成される、いわゆるプラズマ気相成長法を用い
て堆積する。
【0072】中間層の酸化珪素層26Bは、ゲル状の無
機シリカあるいは有機シリカである。これらのシリカは
酸化珪素層26A上に回転塗布した後、ベーク処理を施
してある。酸化珪素層26Cは酸化珪素層26Aと同様
にプラズマ気相成長法を用いて形成している。以上のよ
うに第二の層間絶縁物層26は酸化珪素層26A,26
B,26Cを順次積層した三層構造で構成されている。
【0073】第二の層間絶縁物層26のうち、下層の酸
化珪素層26Aは、第一の導電層23および酸化珪素層
26Bであるシリカと接している。下層の酸化珪素層2
6Aは、酸化珪素層26Bを形成する際、シリカに含ま
れた水分によって第一の導電層23が酸化するのを防止
することができる。中間層の酸化珪素層26Bは、下地
の第一の導電層23の段差を平坦化する。すなわち上層
の酸化珪素層26Cの表面が平坦化する。このため後の
工程で酸化珪素層26C上に形成される第二の導電層2
7がその段差によって断線しないようにできる。上層の
酸化珪素層26Cは、第二の層間絶縁物層26自体の強
度を高める。さらに、中間層の酸化珪素層26Bの表面
を保護する。さらに、酸化珪素層26Bが水分等を吸湿
しようとするのを防止する。
【0074】酸化珪素層26Aは、100〜400nm
程度の厚さで形成されている。酸化珪素層26Aは酸化
珪素層26Bからの水分が第一の導電層23の表面に到
達しないようにするために、その厚さが100〜400
nmに設定され、さらにプラズマTEOS層を用いてい
る。
【0075】酸化珪素層26Bの厚さは150〜250
nm程度である。酸化珪素層26Cの厚さは200〜5
00nm程度である。酸化珪素層26Cは下層の酸化珪
素層26Bの保護を行う。このためその機械的強度の関
係でその厚さを200〜500nmにすることが必要で
ある。結局、第二の層間絶縁物層26の厚さはトータル
で500〜1000nm程度になっている。このような
厚さにすることで酸化珪素層26の上下の絶縁を完全な
ものにしている。
【0076】次に第二の層間絶縁物層26の所定位置に
第二の接続孔25が形成されている。第二の接続孔25
は、後の工程で上部に形成される第二の導電層27が断
線しないようにしている。すなわち第二の層間絶縁物層
26の上部の開口サイズが大きく、下部の開口サイズが
小さいテーパ形状の孔が形成される。
【0077】少なくとも第二の接続孔25を含む領域に
第二の導電層27が形成されている。第二の導電層27
は下層に高融点金属層27Aを、上層にアルミニウム合
金層27Bを用いた二層で構成されている。また、第二
の導電層27は、多層配線構造の段差を緩和するため
に、第一の導電層23の厚さより厚く形成されている。
このとき、第二の導電層27の高融点金属層27Aと上
層のアルミニウム合金層27Bはそれぞれ活性な材料で
ある。このため、空気に触れるとそれぞれ酸化されてし
まい、接触抵抗の増大をもたらす。このため、これらの
層はインラインで形成することが必要である。
【0078】第二の導電層27を構成している高融点金
属層27Aとアルミニウム合金層27Bとが合金化して
いる。このため、アルミニウム合金層27Bのアルミニ
ウム原子が移動することを抑制できる。また、合金化に
より高融点金属がアルミニウム合金層27Bに入り込
む。高融点金属があるとアルミニウム合金層27Bの結
晶粒が内部で成長するのを抑えることができる。これに
よってアルミニウム合金層27Bにボイドが発生するこ
とを防止できる。よって、アルミニウム合金層27Bの
ストレスマイグレーション耐性を向上できる。さらに、
高融点金属層27Aは第一の導電層23とも合金化され
ている。このため第一の導電層23と第二の導電層27
との接触がより緻密なものとなる。これによって接触不
良による歩留の低下を防止することができる。
【0079】アルミニウム合金層27Bにボイドが発生
しないように、下層の高融点金属27Aとアルミニウム
とを合金化させている。上述したように合金化によって
高融点金属原子がアルミニウム合金層内に入り込む。こ
のため保護層の応力によって誘起されるアルミニウム原
子の移動を抑える。
【0080】ここでアルミニウム合金層27Bの厚さ
は、700〜1200nm程度である。アルミニウム合
金層27Bには、アルミニウム合金層23Bと同様に、
少なくともマイグレーションを防止するための元素(C
u,Ti,Pd等)が添加されている。本実施例で用い
たアルミニウム合金層27Bは、アルミスパイクを防止
するために1.0質量%程度のSi元素が、またマイグ
レーションを防止するために0.5質量%程度のCu元
素が添加されたものを用いる。
【0081】また、高融点金属層27Aは、アルミニウ
ム合金層27B下に形成されている。アルミニウム合金
層27Aはアルミニウム合金層27Bにボイドが発生す
るのを防止するために形成されている。高融点金属層2
7Aは、スパッタ法で堆積したチタン層を用いる。チタ
ン層の厚さは30〜150nm程度である。
【0082】第二の導電層27としてチタン層とアルミ
ニウム合金層27Bとの二層で構成しているので、チタ
ン層とアルミニウム合金層27Bとが合金化されてい
る。このため、アルミニウム合金層27Bの内部でアル
ミニウム原子が移動するのを抑制できる。また、チタン
がアルミニウム合金層27Bの結晶粒界に入り込み、ア
ルミニウム合金層27Bの結晶粒が成長するのを抑える
ことができる。すなわち、アルミニウム合金層27Bの
内部にボイドが発生するのを防止できる。さらに、アル
ミニウム合金層27Bのストレスマイグレーション耐性
を向上させることができる。
【0083】さらに、高融点金属層27Aは、他の高融
点金属(W,Mo,Ta,Hf等)や高融点金属化合物
や高融点金属シリサイドあるいは高融点金属間の合金等
で構成してもよい。同様にアルミニウム合金層27Bの
内部にボイドが成長するのを防止できる。また、高融点
金属27Aは上層のアルミニウム合金層とは。後の熱処
理により適度に合金化する。合金化によってアルミニウ
ム合金層の結晶粒の成長を抑えられる。このように結晶
粒の成長をより効果的に抑える材料であればあるほど、
アルミニウム合金層に形成されるボイドの成長を抑える
ことができる。このためストレスマイグレーション耐性
の向上にはより効果的である。
【0084】図2は、本発明の半導体装置の製造方法の
第一の実施例を説明するための製造工程順断面図であ
る。
【0085】第一導電型の半導体基板としてP型半導体
基板21を例にとり、以下に説明する。ただし、N型半
導体基板としても、以下の説明に変化はない。P型半導
体基板21には、通常作り込まれるMOSトランジス
タ、MOSキャパシタ、バイポーラトランジスタ、抵抗
等のいずれかの半導体素子がすでに形成されているもの
として、以下の説明を行う(図示しない)。
【0086】P型半導体基板21上に第一の層間絶縁物
層22を形成する。この層間絶縁物層22には、減圧あ
るいは常圧気相成長法により形成した酸化珪素層を用い
ることができる。ここでは、酸化珪素層として常圧気相
成長法で形成されるBPSG層を用いた例について説明
する。ただし、酸化珪素層としてBPSG層の他にSi
2層、PSG層等の絶縁物層を用いることもできる。
第一の層間絶縁物層22は、P型半導体基板21上に形
成された半導体素子と、第一の導電層23との間の絶縁
耐圧を確保するために設けられる。第一の層間絶縁物層
22の厚さは、400〜1000nm程度である。第一
の層間絶縁物層22は、その上部に形成される第一の導
電層23のステップカバレッジを良好にするために設け
られている。すなわち、第一の層間絶縁物層22に熱処
理を施しフローさせて、その表面を平坦化する。フロー
のための熱処理は、850〜950℃程度の高温で、窒
素ガス雰囲気中または水素・酸素の混合ガス雰囲気中で
行う。水素と酸素との混合ガス雰囲気中でフローを行う
と、窒素ガス雰囲気中でフローを行うより滑らかに平坦
化された表面が得られる。
【0087】次に、第一の層間絶縁物層22の所定位置
を選択的に除去して、第一の接続孔24を形成する。第
一の接続孔24は、上部の第一の導電層23が断線しな
いように形成される。第一の層間絶縁物層22の上部を
エッチングする場合には、ウェットエッチング等の等方
性エッチングを用いる。上部のエッチングの後、残った
第一の層間絶縁物層22(下部)はエッチングする場合
には、反応性イオンエッチング(以下RIEと呼ぶ)等
の異方性エッチングを施す。このようにして第一の接続
孔24が形成される。第一の接続孔24の形状は、第一
の層間絶縁物層22の上部の開口サイズが大きく、下部
の開口サイズが小さいテーパー形状である。このような
形状を実現できるのであれば、第一の接続孔24は異方
性エッチングだけを用いて形成してもよい(図2A)。
【0088】第一の接続孔24の底に露出したP型半導
体基板21上の自然酸化物層を、たとえば、フッ化水素
酸の希釈液等により除去する。この後、第一の導電層2
3を形成する。第一の導電層23は、バリアメタル層2
3A、アルミニウム合金層23B、反射防止層23Cを
順次積層した三層構造で構成されている。ここで第一の
導電層23としては、アルミニウム合金層のみの1層構
造であってもよく、バリアメタル層とアルミニウム合金
層の二層構造であってもよく、アルミニウム合金層と反
射防止層の二層構造でもよい。この第一の導電層23
は、RIE等の異方性エッチングを用いて所定の形状に
加工される。
【0089】この後、たとえば水素ガス雰囲気中、また
は、水素と窒素との混合ガス雰囲気中で450℃程度の
熱処理を行う。この熱処理により、第一の導電層23と
P型半導体基板21のシリコンが適度に合金化する。こ
のためコンタクト特性が安定する。さらにこの熱処理に
よってRIE等の異方性エッチングによって生じたダメ
ージを回復させることができる(図2B)。
【0090】アルミニウム合金層23Bは、スパッタ法
により形成される。このときの厚さは、300〜700
nm程度である。アルミニウム合金層23Bには、少な
くともマイグレーションを防止するための元素(Cu,
Ti,Pd等)が添加されている。
【0091】本実施例のアルミニウム合金層23Bに
は、アルミスパイクを防止するために1.0質量%程度
のSi元素を、またマイグレーションを防止するために
0.5質量%程度のCu元素をそれぞれ添加したものを
用いている。
【0092】バリアメタル層23Aは、アルミニウム合
金層23B下に形成されている。バリアメタル層23A
を形成することで第一の接続孔24に、単結晶珪素の析
出による接触抵抗値の増加が生じないようにすることが
できる。また、アルミニウム合金層23BとP型半導体
基板21とのシリコンが相互拡散して第一の接続孔24
部分にアルミスパイクが発生しないように作用してい
る。バリアメタル層23Aは、スパッタ法で堆積したチ
タン層と反応性スパッタ法で堆積した窒化チタン層の二
層で構成している。チタン層の厚さは10〜40nm程
度で、窒化チタン層の厚さは40〜150nm程度であ
る。
【0093】ただし、バリアメタル層23Aを、高融点
金属または高融点金属シリサイドまたは高融点金属化合
物、もしくはそれらの積層構造で形成すれば同様の効果
が得られる。
【0094】また、バリアメタル層23Aにスパッタ法
で堆積したチタン層と、反応性スパッタ法で堆積した窒
化チタン層と、スパッタ法で堆積したチタン層との三層
で構成すると、異なる効果がある。このとき、下層であ
るチタン層は10〜40nm程度の厚さで、中間層であ
る窒化チタン層は40〜150nm程度の厚さで、また
上層であるチタン層は20〜60nm程度の厚さでそれ
ぞれ形成する。上層のチタン層によって、中間層の窒化
チタン層から出る窒素がアルミニウム合金層23Bに入
り込むのを防止する。アルミニウム合金層23Bへの窒
素の入り込みがなくなると、アルミニウム合金層23B
のエレクトロマイグレーションによる寿命の低下を防止
することができる。
【0095】さらに、上層のチタン層とアルミニウム合
金層23Bとは合金化される。このため、アルミニウム
合金層23Bのアルミニウム原子が移動するのを抑制す
る。さらに、合金化によってアルミニウム合金層23B
に生じるボイドの成長を防止することができる。さら
に、ストレスマイグレーションに対する耐性を向上する
ことができる。
【0096】また、バリアメタル層23Aを、スパッタ
法で堆積したチタンとタングステンとの合金層で形成し
たときも、同様の効果が生じる。ここでチタンとタング
ステンとの合金層は40〜150nmの厚さで形成され
ている。バリアメタル層23Aをチタンとタングステン
との合金層で形成すると、チタンとアルミニウム合金層
23Bの合金化が生じるので、チタンがアルミニウム合
金層23Bに入り込む現象が生じる。このため、ストレ
スマイグレーションに対する耐性を向上させることがで
きる。
【0097】反射防止層23Cは、アルミニウム合金層
23B上に形成されている。反射防止層23Cは第一の
導電層23の表面反射率を低減させる。
【0098】反射防止層23Cは、反応性スパッタ法で
堆積した窒化チタン層で形成されている。窒化チタン層
の厚さは20〜60nm程度である。また、反射防止層
23Cが高融点金属または高融点金属シリサイドまたは
高融点金属の合金で構成されていても、同様の効果が得
られる。
【0099】引き続き所定形状に形成された第一の導電
層23上に、第二の層間絶縁物層26を形成する。第二
の層間絶縁物層26は、下層に酸化珪素層26A、中間
層に無機シリカあるいは有機シリカを用いた酸化珪素層
26B、上層に酸化珪素層26Cで構成されている。上
層の酸化珪素層26Aは、たとえばSiH4またはTE
OSを含む気相中で、高周波を印加し形成される、いわ
ゆるプラズマ気相成長法を用いて堆積する。
【0100】中間層の酸化珪素層26Bは、ゲル状の無
機シリカあるいは有機シリカである。これらのシリカは
酸化珪素層26A上に回転塗布した後、ベーク処理を施
してある。酸化珪素層26Cは酸化珪素層26Aと同様
にプラズマ気相成長法を用いて形成している。
【0101】第二の層間絶縁物層26のうち、下層の酸
化珪素層26Aは、第一の導電層23および酸化珪素層
26Bであるシリカと接している。下層の酸化珪素層2
6Aは、酸化珪素層26Bを形成する際、シリカに含ま
れた水分によって第一の導電層23が酸化するのを防止
することができる。中間層の酸化珪素層26Bは、下地
の第一の導電層23の段差を平坦化する。すなわち上層
の酸化珪素層26Cの表面が平坦化する。このため後の
工程で酸化珪素層26C上層に形成される第二の導電層
27がその段差によって断線しないようにできる。上層
の酸化珪素層26Cは、第二の層間絶縁物層26自体の
層の強度を高める。さらに中間層の酸化珪素層26Bの
表面を保護する。さらに酸化珪素層26Bが水分等を吸
湿しようとするのを防止する。
【0102】酸化珪素層26Aは、100〜400nm
程度の厚さで形成されている。酸化珪素層26Bは、シ
リカの回転塗布工程と、約450℃の温度でのベーク処
理工程を数回繰り返して形成している。酸化珪素層26
Bの厚さは150〜250nm程度である。酸化珪素層
26Cの厚さは200〜500nm程度である。結局、
第二の層間絶縁物層26の厚さはトータルで500〜1
000nm程度になっている。
【0103】ここで第二の層間絶縁物層26を構成する
3つの酸化珪素層26A,26B,26Cのうちのいず
れかに、次の形成方法によって形成された酸化珪素層を
用いてもよい。たとえば、TEOSを少なくとも含んだ
気相中で、高周波を印加したプヲズマ気相成長法による
酸化珪素層を厚く堆積した後、全面エッチングを行って
所定厚さにした酸化珪素層、あるいはオゾンとTEOS
との混合ガスを熱分解して形成した酸化珪素層を用いて
もよい。
【0104】次に第二の層間絶縁物層26の所定位置を
選択的に除去する。除去された領域は第二の接続孔25
となる。第二の接続孔25は、後の工程で上部に形成さ
れる第二の導電層27が断線しないようにしている。す
なわち第二の層間絶縁物層26の上部の領域をウェット
エッチング等の等方性エッチングによって形成する。こ
の後、下部の領域をRIE等の異方性エッチングで形成
する。これによって第二の層間絶縁物層26の上部の開
口サイズが大きく、下部の開口サイズが小さいテーパ形
状の孔が形成される。このような形状で形成できるので
あれば第二の接続孔25を形成するのに異方性エッチン
グだけで形成してもよい。
【0105】第二の接続孔25を形成した後、380℃
程度の熱処理を行う。この熱処理によってエッチングに
よるダメージを回復することができ、さらには第二の接
続孔25の側壁に露出した酸化珪素層26Bを同時に焼
き固めることができる(図2C)。
【0106】第二の接続孔25を形成することで表面に
露出した第一の導電層23の自然酸化物層、主に、アル
ミニウム酸化物(Al23)が形成されている。これを
アルゴンガスを用いたスパッタリングで除去する。この
ときのアルゴンガス圧力は5mtorr程度である。
【0107】自然酸化物層の除去は、第二の接続孔25
の底に露出する第一の導電層23と、第二の導電層27
の接触を密なものにし、接触不良を避けるために行う。
【0108】また第一の導電層23上の自然酸化物層を
除去する工程は、アルゴンを用いたスパッタリングでな
くても、第一の導電層23上の自然酸化物層を除去でき
ればよい。たとえば、反応性のガスを用いたRIEによ
ってもよい。
【0109】このようにして得られた清浄な第一の導電
層の表面を大気にさらすことなく、第二の導電層27を
形成する。
【0110】第二の導電層27は下層に高融点金属層2
7Aを、上層にアルミニウム合金層27Bを用いた二層
で構成している。また、第二の導電層27は、多層配線
構造の段差を緩和するために、第一の導電層23の厚さ
より厚く形成されている。
【0111】この後、第二の導電層27はRIE等の異
方性エッチングを用いて所定の形状に加工する。
【0112】その後、たとえば水素ガス雰囲気中、ある
いは水素と窒素との混合ガス雰囲気中で、450℃程度
の熱処理を行う。熱処理によって、第二の導電層27を
構成している高融点金属層27Aとアルミニウム合金層
27Bが合金化する。このため、アルミニウム合金層2
7B中のアルミニウム原子が移動することを抑制するこ
とができる。また、合金化により高融点金属がアルミニ
ウム合金層27Bに入り込む。高融点金属があるとアル
ミニウム合金層27Bの結晶粒が内部で成長するのを抑
えることができる。これによってアルミニウム合金層2
7Bにボイドが発生することが防止できる。よって、ア
ルミニウム合金層27Bのストレスマイグレーション耐
性を向上できる。さらに、高融点金属層27Aは熱処理
により第二の接続孔25底部に露出した第一の導電層2
3をも合金化する。このため第一の導電層23と第二の
導電層27との接触がより緻密なものとなる。これによ
って接触不良による歩留の低下を防止することができ
る。また、熱処理によってRIE等の異方性エッチング
で生じたダメージを回復することができる(図2D)。
【0113】アルミニウム合金層27Bにボイドが発生
しないように、下層の高融点金属27Aとアルミニウム
とを合金化させる。上述したように合金化によって高融
点金属原子がアルミニウム合金層内に入り込む。このた
め、保護層の応力によって誘起されるアルミニウム原子
の移動を抑える。このような効果を実現しやすくするた
めに、下層の高融点金属27Aと上層のアルミニウム合
金層27Bとの合金化を均一にする。このためアルミニ
ウム合金層27Bと高融点金属層27Aとの界面に合金
化を妨げるような界面層が形成されないようにする。こ
こまでの工程で界面層となり得るものとしては、たとえ
ば高融点金属の酸化物からなる層がある。このため、高
融点金属層27Aの堆積とアルミニウム合金層との堆積
を大気に触れさすことなく連続して行う。これらを連続
して形成すると、アルミニウム合金層27Bの内部にボ
イドが成長するのを抑制する効果がより大きくなる。
【0114】ここでアルミニウム合金層27Bはスパッ
タ法により形成される。その厚さは、700〜1200
nm程度である。アルミニウム合金層27Bには、アル
ミニウム合金層23Bと同様に、少なくともマイグレー
ションを防止するための元素(Cu,Ti,Pd等)が
添加されている。本実施例で用いたアルミニウム合金層
27Bは、アルミスパイクを防止するために1.0質量
%程度のSi元素を、またマイグレーションを防止する
ために0.5質量%程度のCu元素を添加したたものを
用いる。
【0115】また、高融点金属層27Aは、アルミニウ
ム合金層27B下に形成されている。アルミニウム合金
層27Aはアルミニウム合金層27Bにボイドが発生す
るのを防止するために形成されている。高融点金属層2
7Aは、スパッタ法で堆積したチタン層を用いる。チタ
ン層の厚さは30〜100nm程度である。
【0116】第二の導電層27としてチタン層とアルミ
ニウム合金層27Bの二層で構成すると、チタン層とア
ルミニウム合金層27Bが合金化される。このためアル
ミニウム合金層27Bの内部でアルミニウム原子が移動
するのを抑制できる。またチタンがアルミニウム合金層
27Bの結晶粒界に入り込み、アルミニウム合金層27
Bの結晶粒が成長するのを抑えることができる。すなわ
ちアルミニウム合金層27Bの内部にボイドが発生する
のを防止できる。さらにアルミニウム合金層27Bのス
トレスマイグレーション耐性を向上することができる。
【0117】さらに、高融点金属層27Aは、他の高融
点金属(W,Mo,Ta,Hf等)や高融点金属化合物
や高融点金属シリサイドあるいは高融点金属間の合金等
で構成してもよい。同様にアルミニウム合金層27Bの
内部にボイドが成長するのを防止できる。また、高融点
金属27Aは上層のアルミニウム合金層とは、後の熱処
理により適度に合金化する。合金化によってアルミニウ
ム合金層の結晶粒の成長を抑えられる。このように結晶
粒の成長をより抑える材料であるほど、アルミニウム合
金層に形成されるボイドの成長を抑えることができる。
このためストレスマイグレーション耐性の向上にはより
効果的である。
【0118】引き続き、遮常表面保護層を形成する。表
面保護層はPSG層と窒化珪素層とで構成する。PSG
層は窒化珪素層の高い応力を緩和する。窒化珪素層の応
力は下層の第二の導電層27の断線を誘起する。PSG
層は、たとえば、常圧気相成長法により形成する。PS
G層の厚さは100〜400nmである。窒化珪素層は
水分や汚染物質が内部に進入するのを防止する。窒化珪
素層は、たとえばプラズマ気相成長法により形成する。
窒化珪素層の厚さは500〜1200nmである(図示
せず)。
【0119】図3に本実施例に基づき作製した半導体装
置の第二の接続孔の信頼性試験結果を示す。
【0120】試験に用いた半導体装置は以下に示すよう
な構成をしている。6インチのP型半導体基板上に厚さ
600nmのBPSG層を堆積する。BPSG層上に第
一の導電層であるバリアメタル層とアルミニウム合金層
とを堆積する。さらに、バリアメタル層はチタンと窒化
チタンとの二層で構成する。チタンの厚さは20nm、
窒化チタンの厚さは100nmである。アルミニウム合
金層は、1.0質量%のシリコン元素と0.5質量%の銅
元素を含有している。アルミニウム合金層の厚さは60
0nmである。第二の層間絶縁物層として厚さ400n
mの酸化珪素層と、ゲル状の無機シリカあるいは有機シ
リカでなる酸化珪素層と、厚さ300nmの酸化珪素層
との三層を用いる。第二の導電層として、厚さ50nm
のチタン層と厚さ1000nmのアルミニウム合金層と
で構成された二層を用いる。表面保護層として厚さ30
0nmのPSG層と厚さ800nmの窒化珪素層とを用
いる。
【0121】以上のように構成されたP型半導体基板上
に、100000個の第二の接続孔を直列に配置する。
また第一の導電層と第二の導電層とのコンタクトチェー
ンを合計120個形成する。
【0122】試料構成において、従来例のものと異なる
のは第二の導電層をチタン層とアルミニウム合金層の二
層で構成している点である。
【0123】図3はこのような半導体装置のコンタクト
チェーンの電気的な導通状態を調べ算出した不良率の結
果である。横軸は第二の接続孔の直径であるコンタクト
ホールサイズである。縦軸は不良率である。製造直後の
不良率を図中の矢印初期で示す。他のものは窒素雰囲気
中で180℃に加熱した加熱時間をパラメータとしてい
る。加熱時間は400時間、800時間と1600時間
それぞれ放置した後の不良率を示す。
【0124】これより第二の接続孔の直径が約0.6μ
mより大きい場合には、180℃の加熱によって不良率
の増加が生じなくなっている。従来技術で示した図9の
ように加熱時間によって不良率が増加するものはなかっ
た。すなわち、第二の導電層の下層の高融点金属層にチ
タン層を形成することで、従来の技術によるものと比ベ
て不良率の増加が低い。このとき高融点金属層にチタン
層を形成しても、第二の接続孔内でアルミニウム合金層
の被覆率が改善されてはいない。しかし、第二の導電層
の厚さが非常に薄くなっている揚所ですら、従来のもの
より不良率が低くなっている。このことは第二の接続孔
内に形成された第二の導電層上層のアルミニウム合金層
にボイドが発生していないことを示している。すなわ
ち、ボイドの成長が抑制されている。従来の技術ではボ
イドの成長によって不良に至ったコンタクトホールサイ
ズでも、本実施例の場合には、不良には至っていないこ
とがわかる。従来の技術ではコンタクトホールサイズが
1.4μmより小さくなると、半導体装置の信頼性に問
題が生じた。しかし、本実施例では、コンタクトホール
サイズが0.6μm以上であれば、半導体装置の信頼牲
になんらの悪影響も与えない。このように、本実施例で
はボイドの発生による半導体装置の信頼性の低下を防止
できる。
【0125】図4にコンタクトホールサイズとコンタク
ト抵抗との関係を示す。ここでは、図3で説明した試料
と同様のものを用いている。ただし、第二の導電層であ
る下層の高融点金属層にチタン層を用い、チタン層の厚
さ10nm,30nm,50nmをパラメータとして、
コンタクトチェーンの抵抗値を測定している。
【0126】コンタクト抵抗は、コンタクトチェーンの
総抵抗値をコンタクトの個数100000個で除したこ
とにより得られる、第二の接続孔1個当たりの抵抗値で
示した。
【0127】コンタクトチェーンの抵抗値を、従来の技
術によるものと本実施例とで比較する。本実施例として
第二の導電層であるチタン層の厚さが50nmのものと
比較する。従来の技術はチタン層を用いず厚さ1000
nmのアルミニウム合金層を第二の導電層にした場合で
ある。このとき本実施例のコンタクト抵抗は従来のそれ
より30〜40%高い値を示す。
【0128】コンタクトチェーンの抵抗は、チタン層の
厚さが50nmより薄くなると従来構成の抵抗値に近づ
く。チタン層の厚さが50nmより厚くなると、コンタ
クト抵抗はさらに増加する。一方、第二の接続孔内に形
成されるボイドの成長を抑制するには、チタン層の厚さ
が厚いほど効果的である。
【0129】図5にチタン層の厚さが10nm,30n
m,50nmの時のコンタクトホールと不良率との関係
を示す。コンタクトホールは第二の接続孔の直径を示
す。ただし、ここではすべての試料について、窒素雰囲
気中で180℃の温度で1000時間熱処理している。
さらに、図にはチタン層を形成していない従来の技術の
結果も同時に示す。
【0130】チタン層の厚さが30nmの場合の不良率
の増加しはじめる第二の接続孔の直径は、チタン層の厚
さが50nmのものより大きい。すなわち、チタン層の
厚さが30nmの場合、不良率が増加しはじめる第二の
接続孔の直径が約0.7μmであるのに対して、チタン
層の厚さが50nmの場合にはそれが約0.6μmであ
る。同様にチタン層の厚さが10nmではさらに顕著な
差が生じる。
【0131】したがって、微細な第二の接続孔の信頼性
を維持した状態で、配線抵抗の増加を抑えようとすると
半導体装置に応じた適当な厚さをもつチタン層を選択す
る必要がある。たとえば、第二の接続孔の直径が1.0
μmである半導体装置を製造する場合には、厚さ700
〜1200のアルミニウム合金層に対して、厚さ50n
mのチタン層を第二の導電層として用いるのがよい。
【0132】図6は窒素雰囲気中で温度180℃に半導
体装置を放置する時間と不良率との関係を示す。この結
果は、第二の導電蝶層の内部にボイドが成長することに
よる断線の不良率の変化の様子がわかる。ここで不良率
変化とは、180℃の温度で半導体装置を加熱放置した
時の不良率の経時変化を言う。
【0133】図には従来の技術であるアルミニウム合金
層を単層で用いた場合と、本実施例である下層にチタン
層を堆積したアルミニウム合金層の場合について示して
ある。
【0134】本実施例の試料としては、第二の導電層を
厚さ50nmのチタン層と厚さ1000nmのアルミニ
ウム合金層とで構成している。第二の導電層は、線幅が
0.8μmで配線長が60cmのものを用いている。こ
れらのパターンを6インチのP型半導体基板上に276
個作製し、電気的な導通を調べて不良率を算出した。ま
た、半導体装置の第二の導電層であるアルミニウム合金
層にボイドが発生しやすくするために、表面保護層とし
て、高い応力をもつ窒化珪素層を直接第二の導電層上に
形成している。窒化珪素層はプラズマ気相成長法を用い
て厚さ800nmのものを用いる。
【0135】図6に示すように、アルミニウム合金層単
層では180℃の放置時間とともに半導体装置の不良率
が増加する。これはアルミニウム合金層に形成されるボ
イドが放置時間とともに成長していることを示す。ボイ
ドが成長することで、断線しやすくなり、不良率が増加
する。これに対して第二の導電層の下層に高融点金属で
あるチタン層を堆積させることで、第二の導電層の上層
に形成されたアルミニウム合金層にボイドが発生してい
ないことがわかる。放置時間が3000時間たっても、
第二の導電層は断線せず、不良率が増加しない。このよ
うにチタン層を下層に堆積することで第二の接続孔の倍
頼性が向上し、さらにはアルミニウム合金層である第二
の導電層のストレスマイグレーション耐性が向上する。
【0136】また、チタンは非常に反応性の高い金属で
あるために、第二の接続孔の底面に形成された第一の導
電層に対しても合金化が進む。このため、第二の接続孔
を通して第一の導電層と第二の導電層とを接続するに当
たって、接触不良が大幅に低減する。このように高融点
金属層は、アルミニウム合金層にボイドが発生するのを
防止でき、さらに高融点金属層としてチタン層を用いる
ことで、第二の接続孔における接触不良を低減させるこ
とができる。
【0137】また、チタン層は非常に反応性の高い金属
であるため、第二の接続孔の底面で第一の導電層と合金
化が進む。このため、第二の接続孔で第一の導電層と第
二の導電層との接触不良を大幅に低減する効果がある。
【0138】図7は、チップサイズが30mm2で、チ
ップ内に約90万個の第二の接続孔を有する半導体装置
を、6インチの半導体基板上に形成するときの歩留を示
す。基板番号1〜8は従来の半導体装置の歩留を示す。
また基板番号9〜16は本実施例の半導体装置による歩
留である。第二の導電層の下層にチタン層が形成されて
いる。高融点金属層は、アルミニウム合金層のボイド成
長を防止するために構成されている。さらに、高融点金
属層をチタン層で形成することで、第二の接続孔におけ
る接触不良を低減することができる。ここで、高融点金
属層は反応性の高い材料であるチタンと他の高融点金属
との合金層、たとえばチタンとタングステンとの合金層
であっても同様の効果が得られる。
【0139】
【発明の効果】第二の導電層として高融点金属とアルミ
ニウム合金層との二層で構成することで、アルミニウム
合金層に形成されるボイドの発生を抑制できる。その結
果、従来より微細な第二の接続孔の信頼性を維持でき
る。また半導体装置の配線の密度を大幅に上げることが
できる。すなわち、従来より狭い面積内に同等の機能を
持つ半導体装置が製造できる。さらに、チップサイズが
増大することなく、従来より高度な機能を持つ半導体装
置の製造ができる。また、高融点金属層をチタン、もし
くはチタンとタングステンとの合金で構成することによ
り、従来品と比較して第一の導電層とより緊密に接続す
ることができる。このため、従来より良品率の高い半導
体装置が製造される。
【図面の簡単な説明】
【図1】本発明の半導体装置を示す断面図
【図2】本発明の半導体装置の製造方法を示す工程断面
【図3】本発明の半導体装置の不良率を示す図
【図4】本発明の半導体装置のコンタクト抵抗値を示す
【図5】本発明の半導体装置の不良率のチタン層の厚さ
依存牲を示す図
【図6】本発明の半導体装置の不良率を示す図
【図7】本発明の半導体装置の歩留を示す図
【図8】従来の半導体装置の製造方法を示す工程断面図
【図9】従来の半導体装置の不良率を示す図
【図10】従来の半導体装置の不良率の保護層の応力依
存法を示す図
【符号の説明】
21 P型半導体基板 22 第一の層間絶縁物層 23 第一の導電層 23A バリアメタル層 23B アルミニウム合金層 23C 反射防止層 24 第一の接続孔 25 第二の接続孔 26 第二の層間絶縁物層 26A、26B、26C 酸化珪素層 27 第二の導電層 27A 高融点金属層 27B アルミニウム合金層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 D 7353−4M

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の所定の位置に第一の接続
    孔を有する第一の絶縁物層と、前記第一の接続孔を含む
    所定領域に形成された第一の導電層と、前記第一の導電
    層上の所定位置に第二の接続孔を有する第二の絶縁物層
    と、前記第二の接続孔を含む所定領域に形成された高融
    点金属層と、前記高融点金属層上に形成された第二の導
    電層を有することを特徴とする半導体装置。
  2. 【請求項2】 第一の導電層は下層に半導体基板と合金
    化する高融点金属の層と、前記高融点金属層上に形成さ
    れた前記高融点金属の窒化物層と、前記窒化物層上に形
    成されたアルミニウム合金層と、前記アルミニウム合金
    層上に形成された反射防止層とで構成されていることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 第一の導電層は下層に半導体基板と合金
    化する高融点金属からなる第一の高融点金属層と、前記
    第一の高融点金属層上に形成された前記第一の高融点金
    属の窒化物層と、前記窒化物層上に形成された第二の高
    融点金属層と、前記第二の高融点金属層上に形成された
    アルミニウム合金層と、前記アルミニウム合金層上に形
    成された反射防止層とで構成されていることを特徴とす
    る請求項1記載の半導体装置。
  4. 【請求項4】 第二の導電層がアルミニウム合金層であ
    り、かつ高融点金属層が前記アルミニウム合金層と合金
    化される高融点金属で構成されたことを特徴とする請求
    項1記載の半導体装置。
  5. 【請求項5】 半導体基板上の所定領域に第一の絶縁物
    層を形成する工程と、前記第一の絶縁物層に前記半導体
    基板が露出する第一の接続孔を形成する工程と、露出し
    た前記半導体基板表面の酸化物層を除去する工程と、少
    なくとも前記半導体基板表面を含む領域にバリアメタル
    膜、アルミニウム合金層と反射防止層を順次形成する工
    程と、前記半導体基板を熱処理することで前記バリアメ
    タル膜と前記アルミニウム合金層、または前記アルミニ
    ウム合金層と前記反射防止層との少なくとも一方で合金
    化させることを特徴とする半導体装置の製造方法。
  6. 【請求項6】 半導体基板上の所定領域に第一の絶縁物
    層を形成する工程と、前記第一の絶縁物層に前記半導体
    基板が露出する第一の接続孔を形成する工程と、露出し
    た前記半導体基板表面の酸化物層を除去する工程と、少
    なくとも前記半導体基板表面を含む領域に第一の導電層
    を形成する工程と、前記半導体基板主面上に第二の絶縁
    物層を形成する工程を備え、前記第二の絶縁物層が三層
    の酸化珪素膜で形成されていることを特徴とする半導体
    装置の製造方法。
  7. 【請求項7】 第二の絶縁物層の三層の酸化珪素膜の中
    間層を、回転塗布したシリカ層を用いて形成することを
    特徴とする請求項6記載の半導体装置の製造方法。
  8. 【請求項8】 半導体基板上の所定領域に第一の絶縁物
    層を形成する工程と、前記第一の絶縁物層に前記半導体
    基板が露出する第一の接続孔を形成する工程と、露出し
    た前記半導体基板表面の第一の酸化物層を除去する工程
    と、少なくとも前記半導体基板表面を含む領域に第一の
    導電層を形成する工程と、前記半導体基板上に第二の絶
    縁物層を形成する工程と、前記第二の絶縁物層に第二の
    接続孔を形成し前記第一の導電層を露出する工程と、前
    記第一の導電層上の第二の酸化物層を除去した後、大気
    にさらすことなく、第三の導電層を形成する工程と、前
    記半導体基板を熱処理する工程を備えたことを特徴とす
    る半導体装置の製造方法。
  9. 【請求項9】 第三の導電層は高融点金属層を下層とし
    て、アルミニウム合金層を上層とする二層膜で形成する
    ことを特徴とする請求項8記載の半導体装置の製造方
    法。
  10. 【請求項10】 熱処理工程において、高融点金属とア
    ルミニウム合金層とが合金化し、かつ前記高融点金属が
    第二の接続孔の底部の第一の導電層とも合金化すること
    を特徴とする請求項9記載の半導体装置の製造方法。
JP2230392A 1991-02-12 1992-02-07 半導体装置とその製造方法 Pending JPH0555226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2230392A JPH0555226A (ja) 1991-02-12 1992-02-07 半導体装置とその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1864291 1991-02-12
JP3-18642 1991-02-12
JP2230392A JPH0555226A (ja) 1991-02-12 1992-02-07 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH0555226A true JPH0555226A (ja) 1993-03-05

Family

ID=26355349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2230392A Pending JPH0555226A (ja) 1991-02-12 1992-02-07 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0555226A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264523A (ja) * 1995-03-22 1996-10-11 Nec Corp Sog材料およびこれを用いた半導体装置の製造方法
US7253436B2 (en) 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
US7403269B2 (en) 2004-02-04 2008-07-22 Nidec Corporation Scanning rangefinder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264523A (ja) * 1995-03-22 1996-10-11 Nec Corp Sog材料およびこれを用いた半導体装置の製造方法
US7253436B2 (en) 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
US7403269B2 (en) 2004-02-04 2008-07-22 Nidec Corporation Scanning rangefinder

Similar Documents

Publication Publication Date Title
US5712194A (en) Semiconductor device including interlayer dielectric film layers and conductive film layers
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP3128811B2 (ja) 半導体装置の製造方法
US5614437A (en) Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors
US7094689B2 (en) Air gap interconnect structure and method thereof
US20050266677A1 (en) Semiconductor device and method of manufacturing the same
US6475895B1 (en) Semiconductor device having a passivation layer and method for its fabrication
JP2002016135A (ja) 半導体装置の製造方法
US6617231B1 (en) Method for forming a metal extrusion free via
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
JPH0555226A (ja) 半導体装置とその製造方法
JP2002305193A (ja) 半導体装置とその製造方法
JP2000332008A (ja) 半導体装置及びその製造方法
JP3123512B2 (ja) 半導体装置及びその製造方法
JPH06244287A (ja) 半導体装置の製造方法
US7037825B2 (en) Damascene method capable of avoiding copper extrusion
JPH08306786A (ja) 半導体装置
JPH08139190A (ja) 半導体装置の製造方法
KR100605933B1 (ko) 반도체 소자의 제조방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
US20020177080A1 (en) Interconnects with dual dielectric spacers and method for forming the same
KR100583619B1 (ko) 반도체 소자 제조 방법
JP2003031656A (ja) 半導体装置およびその製造方法
JPS63224342A (ja) 半導体装置及びその製造方法