KR100583619B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100583619B1
KR100583619B1 KR1019990042218A KR19990042218A KR100583619B1 KR 100583619 B1 KR100583619 B1 KR 100583619B1 KR 1019990042218 A KR1019990042218 A KR 1019990042218A KR 19990042218 A KR19990042218 A KR 19990042218A KR 100583619 B1 KR100583619 B1 KR 100583619B1
Authority
KR
South Korea
Prior art keywords
forming
film
metal wiring
insulating film
voids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990042218A
Other languages
English (en)
Other versions
KR20010035580A (ko
Inventor
전진호
서태욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990042218A priority Critical patent/KR100583619B1/ko
Publication of KR20010035580A publication Critical patent/KR20010035580A/ko
Application granted granted Critical
Publication of KR100583619B1 publication Critical patent/KR100583619B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로서, ⒜ 일련의 단위 공정을 통하여 형성된 하부층의 상부에 최종적인 금속배선을 형성하는 단계와, ⒝ 금속배선을 덮도록 하며 덮여진 금속배선간의 사이에 곡(谷)부를 형성하도록 PE-TEOS 와 PEOX 중 어느 하나로 절연막을 형성하는 단계와, ⒞ 열처리에 의해 금속배선과 절연막의 결합력을 강화시키는 열처리 단계와, ⒟ 금속배선 사이의 절연막간에 형성되는 곡(谷)부를 충전재로 충전하는 충전막 형성 단계, ⒠ N2, 불활성 가스, 진공 중 선택된 어느 하나의 분위기 조건하에서 약 400℃의 분위기 온도를 인가하는 하드 베이크 단계, 및 ⒡ 충전막과 절연막의 상부에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 보이드의 발생을 미연에 방지하여 보이드 자체 또는 그에 잔류되는 포토레지스트 찌꺼기에 의한 패시베이션 불량과 보이드 및 비유전율이 높은 보호막으로 인한 동작속도의 지연을 방지할 수 있다.
금속배선, 패시베이션, 보이드, PEOX, PE-TEOS

Description

반도체 소자 제조 방법{Manufacturing method for semiconductor device}
도 1은 종래 기술에 따른 반도체 소자 제조 방법의 부분 공정도,
도 2a와 도 2b는 종래 기술에 따른 반도체 소자 제조 방법에서 패시베이션층 형성 후에 보이드가 발생된 상태와 그 보이드에 포토레지스트 찌꺼기가 잔류된 상태를 나타낸 개략도,
도 3은 본 발명에 따른 반도체 소자 제조 방법의 부분 공정도,
도 4a 내지 도 4d는 본 발명에 따른 반도체 소자 제조 방법에 의해 공정이 진행되는 과정을 나타낸 상태도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
11; 하부층 12; 금속배선
13; 제 1보호막 14; 곡(谷)부
15; 충전막 16; 제 2보호막
17; 제 3보호막
본 발명은 반도체 소자 제조 방법에 관한 것으로서 더욱 상세하게는 외부환 경으로부터 물리적으로나 화학적으로 금속배선(metal line)과 같은 내부소자들을 보호하기 위한 패시베이션층(passivation layer)을 포함하는 반도체 소자 제조 방법에 관한 것이다.
반도체 소자의 제조에 있어서 최종적인 금속배선과 그 하부층을 보호할 목적으로 패시베이션층을 형성하게 된다. 패시베이션층은 외부의 기계적 스트레스에 강하고 압축 스트레스를 가지며 크랙(crack)에 강하여 외부 수분과 Na+에 대한 확산 장벽 역할을 할 수 있는 PE-SIN을 주로 사용한다. PE-SIN을 사용하여 패시베이션층을 형성하는 반도체 소자의 제조 공정을 소개하기로 한다.
도 1은 종래 기술에 따른 반도체 소자 제조 방법의 부분 공정도이고, 도 2a와 도 2b는 종래 기술에 따른 반도체 소자 제조 방법에서 패시베이션층 형성 후에 보이드가 발생된 상태와 그 보이드에 포토레지스트 찌꺼기가 잔류된 상태를 나타낸 개략도이다.
도 1과 도 2a 및 도 2b를 참조하면, 일련의 단위 공정들을 거쳐 하부층(21)이 형성되면, 그 하부층(21)의 상부에 전기 전도성이 우수한 금속으로 금속층을 형성한 후 사진(photo) 공정과 식각(etching) 공정에 의해 금속배선(22)을 형성하는 금속배선 형성 공정을 진행하게 된다. 그리고, 절연 또는 보호막으로서 약 1.5KÅ 두께의 유기물 산화막인 PEOX막(Plasma Enhanced Oxidation layer; 23)을 증착에 의해서 형성시키는 공정을 진행한다. 다음에 얼로이(alloy) 또는 어닐링(annealing) 공정과 같은 열처리 공정에 의해 막질 간의 결합력을 강화시킨 후 패시베이션층으로서 약 6kÅ 두께의 PE-SIN막(26)을 형성하는 공정을 진행한다. PE-SIN막(26)의 상부에는 최종적으로 폴리이미드막(polyimide layer; 27)이 형성된다.
그러나, 이와 같은 공정들을 포함하는 반도체 소자 제조 방법에 있어서 절연막을 구성하는 PEOX는 스텝 커버리지(step coverage)가 좋지 않아 PEOX로 절연막을 형성하는 과정에서 금속배선 간격이 좁은 부위에서 돌출된 부분, 즉 오버-행(over-hang) 부분이 발생된다. 이에 따라 금속배선(22) 사이의 공간에 PEOX가 들어차지 못하여 보이드(void; 24)가 발생될 수 있다.
외부와의 전기적 연결을 위하여 전극패드를 개방시키기 위한 사진 공정에서 사용되는 포토레지스트(PR; Photo Resist)가 절연막의 상부에 형성될 때 보이드(24)로 흘러들어가 잔류할 수 있다. 잔류하는 포토레지스트 찌꺼기(25)는 포토레지스트 제거 단계에서 제거되지 않고 남아있게 되어 PEOX막(23) 상부에 PE-SIN막(26)과 폴리이미드막(27)을 형성한 후 약 350℃의 분위기 조건에서 진행되는 베이크(bake) 공정에서 포토레지스트 찌꺼기(25)와 PE-SIN막(26) 및 폴리이미드막(27)이 열팽창에 의해 터져 패시베이션 불량을 유발시킬 수 있다. 금속배선(22)의 상부에 막질이 형성될 때마다 전극패드를 개방시키기 위한 사진 공정이 진행되기 때문에 PEOX막(23) 상부에 PE-SIN막(26) 및 폴리이미드막(27) 형성 과정에서 보이드(24)에 포토레지스트 찌꺼기(25)가 잔류할 가능성이 높아 이로 인한 패시베이션 불량의 발생요인을 내포하게 된다.
또한 패시베이션층으로서 사용되는 PE-SIN은 비유전율이 높아(εr=8.2) 최종적으로 형성되는 금속배선(22)간의 원하지 않는 캐패시턴스인 파라스틱 캐패시턴스(parasitic capacitance) 값을 증가시켜 금속배선(22)에 전하가 충전되는 전하가 감소하게 되어 제품 동작에 있어서의 속도지연을 유발시킬 수 있으며, 더욱이 보이드가 발생된 경우에 하전된 공기 입자로 인하여 속도지연이 더욱 심화될 수 있다.
본 발명의 목적은 보이드의 발생을 미연에 방지하여 보이드 자체 또는 그에 잔류되는 포토레지스트 찌꺼기에 의한 패시베이션 불량과 보이드 및 비유전율이 높은 보호막으로 인한 동작속도의 지연을 방지할 수 있는 반도체 소자 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자 제조 방법은, ⒜ 일련의 단위 공정을 통하여 형성된 하부층의 상부에 최종적인 금속배선을 형성하는 단계와, ⒝ 금속배선을 덮도록 하며 덮여진 금속배선간의 사이에 곡(谷)부를 형성하도록 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)와 PEOX 중 어느 하나로 절연막을 형성하는 단계와, ⒞ 열처리에 의해 금속배선과 절연막의 결합력을 강화시키는 열처리 단계와, ⒟ 금속배선 사이의 절연막간에 형성되는 곡(谷)부를 충전재로 충전하는 충전막 형성 단계, ⒠ N2, 불활성 가스, 진공 중 선택된 어느 하나의 분위기 조건하에서 약 400℃의 분위기 온도를 인가하는 하드 베이크 단계, 및 ⒡ 충전막과 절연막의 상부에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 한다.
압축응력이 커야 패시베이션층의 응력을 경감시키기에 좋기 때문에 절연막의 압축응력이 5×109dyne/㎠보다 크도록 형성하고, 충전막은 비유전율이 2.5~3.5인 FOX(Flowable Oxide)로 이루어지도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 소자 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 반도체 소자 제조 방법의 부분 공정도이고, 도 4a 내지 도 4d는 본 발명에 따른 반도체 소자 제조 방법에 의해 공정이 진행되는 과정을 나타낸 상태도이다.
도 3을 참조하면, 본 발명에 따른 반도체 소자 제조 방법은 금속배선 형성 공정, 1~4KÅ 두께의 PE-TEOS막 형성 공정, 열처리 공정, FOX막 형성 공정, 하드 베이크 공정, 및 PE-SIN 형성 공정을 포함한다. 도 4a 내지 도 4d를 참조하여 세부적인 공정 설명을 하기로 한다.
도 4a를 참조하면, 일련의 단위 공정을 거쳐 형성된 하부층(11)의 상부에 소정의 회로가 구성되도록 최종적인 금속배선(12)을 형성한다. 금속배선(12)은 스퍼터링(sputtering) 또는 화학기상증착(CVD; Chemical Vapor Deposition) 등을 통하여 브랭킷 텅스텐(blanket W) 또는 알루미늄과 같은 전기 전도성이 우수한 금속재질로 형성된다. 보통 브랭킷 텅스텐으로 금속배선을 형성할 경우에 화학기상증착이 이용되고 알루미늄으로 금속배선을 형성할 경우에 스퍼터링이 이용된다.
금속배선(12)이 형성되면, 그 금속배선(12)을 덮도록 PE-TEOS로 1~4KÅ 두께의 절연막(13)을 형성한다. 이때, 절연막(13)의 압축 응력(compressive stress)은 5×109dyne/㎠보다는 크도록 하는 것이 바람직하다. 여기서, 절연막(13)을 구성하는 PE-TEOS는 절연과 갭-필(gap-fill)을 위한 것으로 식각속도(etch rate)가 우수하며 특히 스텝 커버리지가 좋아 오버-행이 발생되지 않는다. PE-TEOS 대신 PEOX로 종래보다 두께가 얇도록 형성할 수도 있다. 금속배선(12) 사이에 절연막(13)의 곡(谷)부(14)는 상부로 완전히 개방된다. 절연막(13)이 형성되면, 얼로이(alloy) 또는 어닐링(annealing) 등에 의해 막질간의 결합력을 강화시키는 열처리 공정을 진행한다. 열처리에 의해 금속배선(12)과 절연막(13)의 결합력은 강화될 수 있다.
도 4b를 참조하면, 열처리가 완료된 후 금속배선(12) 사이의 제 1보호막(13)간에 형성되는 곡(谷)부를 SOG(Spin On Glass) 방법에 의해 충전재로 채워넣어 충전막(15)을 형성한다. 충전막(15)으로는 비유전율이 2.5 내지 3.5인 FOX 등이 사용될 수 있다. 충전막(15)이 형성되면, N2, 불활성 가스, 진공 중 선택된 어느 하나의 분위기 조건하에서 200℃ 이상, 바람직하게는 약 400℃의 분위기 온도를 인가하는 하드 베이크 공정을 실시한다. 충전막(15)을 구성하는 FOX는 흡습성이 강하기 때문에 하드 베이크 공정을 진행하여 흡습된 수분을 제거하게 된다.
도 4c를 참조하면, 충전막(15)이 형성되면 충전막(15)과 절연막(13)의 상부에 종래와 같이 패시베이션층(16)을 형성한다. 패시베이션층(16)은 하부의 막질을 보호하고 흡습을 방지하기 위한 것으로 PE-SIN으로 구성할 수 있다.
도 4d를 참조하면, 패시베이션층(16)의 상부에 폴리이미드 재질의 보호막(17)을 형성한다. 보호막(17)은 외부의 기계적 충격을 완화시키고 α입자에 의한 내부 회로의 손상을 방지한다.
이상과 같은 공정에 의해 제조되는 반도체 소자는 보이드의 발생 영역을 사전에 개방시키고 그 개방된 부분에 비유전율이 크지 않은 FOX 등을 충전시키므로 보이드가 발생되지 않는다. 따라서, 전극패드를 개방시키기 위한 사진 공정이 진행되더라도 보이드가 없기 때문에 포토레지스트가 잔류로 인한 패시베이션 불량은 발생되지 않는다.
또한, 충전막으로 비유전율이 2.5 내지 3.5인 FOX 등을 사용하기 때문에 최종적으로 형성되는 금속배선(22)간의 파라스틱 캐패시턴스(parasitic capacitance) 값이 감소되어 제품 동작에 있어서의 속도지연을 방지할 수 있다.
이상과 같은 본 발명에 의한 반도체 소자 제조 방법에 따르면 보이드의 발생을 미연에 방지하여 보이드 자체 또는 그에 잔류되는 포토레지스트 찌꺼기에 의한 패시베이션 불량과 보이드 및 비유전율이 높은 보호막으로 인한 동작속도의 지연을 방지할 수 있는 이점(利點)이 있다.

Claims (3)

  1. ⒜ 일련의 단위 공정을 통하여 형성된 하부층의 상부에 최종적인 금속배선을 형성하는 단계와, ⒝ 금속배선을 덮도록 하며 덮여진 금속배선간의 사이에 곡(谷)부를 형성하도록 PE-TEOS 와 PEOX 중 어느 하나로 절연막을 형성하는 단계와, ⒞ 열처리에 의해 금속배선과 절연막의 결합력을 강화시키는 열처리 단계와, ⒟ 금속배선 사이의 절연막간에 형성되는 곡(谷)부를 충전재로 충전하는 충전막 형성 단계, ⒠ N2, 불활성 가스, 진공 중 선택된 어느 하나의 분위기 조건하에서 약 400℃의 분위기 온도를 인가하는 하드 베이크 단계, 및 ⒡ 충전막과 절연막의 상부에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 충전막은 비유전율이 2.5~3.5인 FOX로 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1019990042218A 1999-10-01 1999-10-01 반도체 소자 제조 방법 Expired - Fee Related KR100583619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990042218A KR100583619B1 (ko) 1999-10-01 1999-10-01 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990042218A KR100583619B1 (ko) 1999-10-01 1999-10-01 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20010035580A KR20010035580A (ko) 2001-05-07
KR100583619B1 true KR100583619B1 (ko) 2006-05-26

Family

ID=19613555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990042218A Expired - Fee Related KR100583619B1 (ko) 1999-10-01 1999-10-01 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100583619B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216118A (ja) * 1993-01-18 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
KR970077516A (ko) * 1996-05-06 1997-12-12 김주용 반도체 소자의 층간 절연막 형성방법
KR19980033828A (ko) * 1996-11-01 1998-08-05 김영환 반도체 장치의 금속층간 절연막 형성방법
KR19990042091A (ko) * 1997-11-25 1999-06-15 김영환 반도체 장치의 절연막 평탄화 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216118A (ja) * 1993-01-18 1994-08-05 Fujitsu Ltd 半導体装置の製造方法
KR970077516A (ko) * 1996-05-06 1997-12-12 김주용 반도체 소자의 층간 절연막 형성방법
KR19980033828A (ko) * 1996-11-01 1998-08-05 김영환 반도체 장치의 금속층간 절연막 형성방법
KR19990042091A (ko) * 1997-11-25 1999-06-15 김영환 반도체 장치의 절연막 평탄화 방법

Also Published As

Publication number Publication date
KR20010035580A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
US7256502B2 (en) Metal interconnections for semiconductor devices including a buffer layer on a trench sidewall
US6171981B1 (en) Electrode passivation layer of semiconductor device and method for forming the same
CN112838048A (zh) 互连结构以及其制作方法
JPH10303295A (ja) 半導体装置の製造方法
KR100583619B1 (ko) 반도체 소자 제조 방법
JPH09139431A (ja) 半導体装置とその製造方法
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
KR100514527B1 (ko) 반도체 소자 및 그 제조방법
CN100565834C (zh) 实现空气桥互联的方法及具有空气桥互联结构的芯片
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
US7166542B2 (en) Method for fabricating passivation layer
JPH0555226A (ja) 半導体装置とその製造方法
JP2003142521A (ja) 半導体装置およびその製造方法
KR101147529B1 (ko) 반도체 소자의 금속배선 형성방법
KR100637965B1 (ko) Ｆｓｇ 절연막을 이용한 반도체 소자의 금속 배선 형성 방법
JPH06244287A (ja) 半導体装置の製造方法
KR100769205B1 (ko) 반도체 소자의 제조방법
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100399913B1 (ko) 반도체 소자의 금속 퓨즈 형성 방법
KR100307969B1 (ko) 에어갭을 갖는 반도체 소자의 다층 보호막 형성 방법
KR100199367B1 (ko) 반도체 소자의 비아 콘택홀 형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
JP2004079808A (ja) 半導体装置および薄膜形成方法
KR100561517B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991001

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040910

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991001

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060313

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060519

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060522

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090514

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee