KR100399913B1 - 반도체 소자의 금속 퓨즈 형성 방법 - Google Patents
반도체 소자의 금속 퓨즈 형성 방법 Download PDFInfo
- Publication number
- KR100399913B1 KR100399913B1 KR10-2000-0085189A KR20000085189A KR100399913B1 KR 100399913 B1 KR100399913 B1 KR 100399913B1 KR 20000085189 A KR20000085189 A KR 20000085189A KR 100399913 B1 KR100399913 B1 KR 100399913B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal
- metal fuse
- fuse
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 퓨즈 형성 방법에 관한 것으로, 필요에 의하여 외부 에너지를 이용해 금속 퓨즈를 컷팅하는 과정에서 금속 퓨즈의 주변 영역으로 충격이 전달되는 것을 방지하기 위하여, 금속 퓨즈의 하부에 충격을 흡수할 수 있는 충격 흡수층을 형성하여 수직 충격을 차단하고, 금속 퓨즈 사이에 더미 금속 퓨즈를 형성하여 측방향 충격을 차단함으로써 금속 퓨즈 주변에서 균열이 발생하는 것을 방지하고, 주변 금속 퓨즈의 비정상적인 컷팅을 방지하여 소자의 신뢰성을 향상시키고 불량을 줄일 수 있는 반도체 소자의 금속 퓨즈 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 금속 퓨즈 형성 방법에 관한 것으로, 특히 퓨즈 컷팅시 주변 영역으로 충격이 전달되는 것을 방지하여 불량을 줄일 수 있는 반도체 소자의 금속 퓨즈 형성 방법에 관한 것이다.
반도체 소자를 형성한 후에 불량이 발생하거나 특정 소자를 다른 소자로 대체하려고 할 경우에는 퓨즈 컷팅(Fuse cutting)을 통해 전기적을 불량 소자와의 연결을 끊거나 다른 소자로 연결하여 불량을 줄인다.
이하, 첨부된 도면을 참조하여 종래 기술을 상세히 설명하기로 한다.
도 1a를 참조하면, 반도체 기판(1)의 소자 분리 영역에 필드 산화막(2)을 형성한 후 소정의 공정을 실시하여 트랜지스터(3) 등과 같은 소자를 형성한다. 이후전체 상에 제 1 층간 절연막(4)을 형성한 후 식각 공정으로 제 1 층간 절연막(4)의 소정 영역을 식각하여 반도체 기판(1)의 접합부가 노출되는 콘택홀을 형성한다. 콘택홀에는 전도성 물질을 매립하여 콘택 플러그(5)를 형성한다. 콘택 플러그(5)가 형성되면 화학적 기계적 연마 공정으로 제 1 층간 절연막(4) 상의 모든 물질을 제거하면서 평탄화한다. 이후 제 1 층간 절연막(4) 상에 소정의 패턴으로 제 1 금속 배선(6)을 형성한다. 제 1 금속 배선(6)이 형성되면 후속 공정에서 형성될 상부 요소 또는 금속 배선과의 절연을 위하여 제 2 층간 절연막(7)을 형성한 후 화학적 기계적 연마를 실시하여 평탄화한다.
이때, 제 1 층간 절연막 또는 제 2 층간 절연막(4 또는 7)은 일반적으로 약 1000Å 정도의 TEOS막을 증착한 후 약 4500Å 정도의 무기 SOG막을 증착하고 다시 약 1200Å 정도의 TEOS막을 증착하여 형성한다.
도 1b를 참조하면, 제 2 층간 절연막(7)의 소정 영역을 식각하여 제 1 금속 배선(6)이 노출되는 비아를 형성한 후 전도성 물질을 매립하여 제 2 콘택 플러그(8)를 형성한다. 다시 화학적 기계적 연마를 실시하여 제 2 층간 절연막(7) 상의 모든 물질을 제거한 후 소정의 패턴으로 제 2 금속 배선(10)과 함께 금속 퓨즈(9)를 형성한다. 이후 전체 상부에 제 3 층간 절연막(11), 제 3 콘택 플러그(12), 제 3 금속 배선(13) 및 제 4 층간 절연막(14)을 형성한다.
이때, 금속 퓨즈(9)의 상부에 형성되는 절연막의 두께는 약 11000Å 정도가 되도록 한다.
상기의 구조로 형성된 금속 퓨즈(9)를 필요에 의해서 끊어야 할 경우, 컷팅최적 조건을 설정하기가 어렵다. 또한, 반도체 기판(1)의 부위에 따라 금속 퓨즈(9) 상의 증착된 절연막의 두께가 균일하지 않으므로 절연막의 두께에 따라 컷팅 불량이나 주변 소자 또는 막에 손상을 줄 수 있다.
도 2a를 참조하면, 외부에서 에너지를 가하여 금속 퓨즈(9)를 끊었을 경우 하부의 절연막(7 및 4)에 균열(15)이 발생할 수 있으며, 이러한 균열은 반도체 기판(1)에까지 발생하여 전기적 특성을 저하시키거나 소자의 불량의 불량을 유발할 수 있다.
도 2b를 참조하면, 외부의 에너지로 퓨즈를 컷팅할 경우 컷팅된 금속 퓨즈(9a)의 주변에 형성된 금속 퓨즈에까지 충격이 전달되어 비정상적인 컷팅이 발생할 수 있어 소자의 신뢰성이 저하되고, 불량이 발생할 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 금속 퓨즈의 하부에 충격을 흡수할 수 있는 충격 흡수층을 형성하여 수직 충격을 차단하고, 금속 퓨즈 사이에 더미 금속 퓨즈를 형성하여 측면 충격을 차단함으로써 금속 퓨즈 주변에서 균열이 발생하는 것을 방지하고, 주변 금속 퓨즈의 비정상적인 컷팅을 방지하여 소자의 신뢰성을 향상시키고 불량을 줄일 수 있는 반도체 소자의 금속 퓨즈 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래의 반도체 소자의 금속 퓨즈 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 2a 및 도 2b는 퓨즈 컷팅 시 발생하는 문제점을 설명하기 위하여 도시한 소자의 단면도 및 평면 사진.
도 3 및 도 3d는 본 발명에 따른 반도체 소자의 금속 퓨즈 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 21 : 반도체 기판 2, 22 : 필드 산화막
3, 23 : 트랜지스터 4, 24 : 제 1 층간 절연막
5, 25 : 제 1 콘택 플러그 6, 26 : 제 1 금속 배선
7, 27 : 제 2 층간 절연막 27a : 제 1 산화막
27b : 제 2 산화막 27c : 제 3 산화막
8 : 제 2 콘택 플러그 9, 29 : 금속 퓨즈
9a : 컷팅된 금속 퓨즈 29a : 더미 금속 퓨즈
10, 30 : 제 2 금속 배선 11, 31 : 제 3 층간 절연막
12, 32 : 제 3 콘택 플러그 13, 33 : 제 3 금속 배선
14, 34 : 제 4 층간 절연막 15 : 균열
40 : 충격 흡수층 41 : 감광막 패턴
본 발명에 따른 반도체 소자의 금속 퓨즈 형성 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 층간 절연막을 형성하는 단계, 제 1 층간 절연막 상에 제 1 산화막을 형성하는 단계, 제 1 산화막 상에 충격 흡수층을 형성한 후 금속 퓨즈 형성 예정 영역의 충격 흡수층만을 잔류시키는 단계, 전체 상에 제 2 및 제 3 산화막을 형성하여 제 1 산화막과 함께 제 2 층간 절연막을 형성하는 단계, 충격 흡수층의 상부인 제 2 층간 절연막 상에 금속 퓨즈 및 더미 퓨즈를 형성하는 단계 및 금속 퓨즈 및 더미 금속 퓨즈 상에 제 3 층간 절연막을 형성하고 소정의 공정을 실시하여 금속 배선으로 금속 퓨즈의 배선을 형성하는 단계로 이루어진다.
제 1 산화막 또는 제 3 산화막은 TEOS막을 증착하여 형성하며, 제 2 산화막은 무기 SOG막을 증착하여 형성한다. 충격 흡수층은 질화막 1800 내지 2200Å의 두께로 증착하여 형성한다. 금속 퓨즈는 알루미늄으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 3a 및 도 3d는 본 발명에 따른 반도체 소자의 금속 퓨즈 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다. 도 4는 도 3c에서 도시한 공정이 실시된 후의 레이 아웃도이다.
도 3a를 참조하면, 반도체 기판(21)의 소자 분리 영역에 필드 산화막(22)을 형성한 후 소정의 공정을 실시하여 트랜지스터(23) 등과 같은 소자를 형성한다. 이후 전체 상에 제 1 층간 절연막(24)을 형성한 후 식각 공정으로 제 1 층간 절연막(24)의 소정 영역을 식각하여 반도체 기판(21)의 접합부가 노출되는 콘택홀을 형성한다. 콘택홀에는 전도성 물질을 매립하여 콘택 플러그(25)를 형성한다. 콘택 플러그(25)가 형성되면 화학적 기계적 연마 공정으로 제 1 층간 절연막(24) 상의 모든 물질을 제거하면서 평탄화한다. 이후 제 1 층간 절연막(24) 상에 소정의 패턴으로 제 1 금속 배선(26)을 형성한다. 제 1 금속 배선(26)이 형성되면, 전체 상부에 제 1 산화막(27a) 및 층격 흡수층(40)을 형성한 후 소정 영역에 감광막 패턴(41)을 형성한다.
이때, 제 1 산화막(27a)은 TEOS막을 약 1000Å 정도의 두께로 증착하여 형성하며, 충격 흡수층(40)은 질화막을 약 1800 내지 2200Å 정도의 두께로 증착하여 형성한다. 감광막 패턴(41)은 후속 공정에서 금속 퓨즈가 형성될 영역의 층격 흡수층(40) 상부에만 형성한다.
도 3b를 참조하면, 감광막 패턴(41)을 식각 마스크로 하는 식각 공정으로 충격 흡수층(40)의 노출된 부분을 식각하여 제거한 후 감광막 패턴(41)을 제거한다.
도 3c를 참조하면, 전체 상에 제 2 산화막(27b) 및 제 3 산화막(27c)을 형성하여 제 1 내지 제 3 산화막(27a, 27b 및 27c)으로 이루어진 제 2 층간 절연막(27)을 형성한 후 소정 영역의 제 2 층간 절연막(27)을 식각하여 비아를 형성한다. 비아에는 전도성 물질을 매립하여 제 2 콘택 플러그(28)를 형성한 후 화학적 기계적 연마를 실시하여 제 2 층간 절연막(27) 상의 모든 물질을 제거하고 평탄화한다. 제 2 층간 절연막(27) 상에는 소정의 패턴으로 제 2 금속 배선(30), 금속 퓨즈(29) 및 더미 금속 퓨즈(29a)를 형성한다. 이때, 금속 퓨즈(29) 및 더미 금속 퓨즈(29a)는 충격 흡수층(40)인 질화막의 상부에 형성되며, 알루미늄 등을 이용하여 형성한다.
상기에서, 제 2 산화막(27b)은 무기 SOG막을 증착하여 형성하고, 제 3 산화막(27c)은 TEOS막을 증착하여 형성한다. 이때, 충격 흡수층(40)에 의해 발생하는 단차는 제 2 산화막(27b)인 무기 SOG막으로 완화시킨다. 또한, 금속 퓨즈(29) 또는 더미 금속 퓨즈(29a)가 형성되는 영역의 하부에는 비아나 콘택홀을 형성하기 위한 공정이 실시되지 않기 때문에 충격 흡수층(40)으로 질화막을 사용하는데 문제가 없다.
도 3d를 참조하면, 전체 상부에 제3 층간 절연막(31)을 형성한 후, 제2 금속 배선(30)의 소정 영역이 노출되도록 제3 층간 절연막(31)을 식각하여 제2 금속 배선(30)의 소정 영역 상부에 제3 비아홀을 형성한다. 이후, 전도성 물질로 비아홀을 매립하여 제3 콘택 플러그(32)를 형성한다. 이어서, 제3 층간 절연막(31) 상부에 제3 금속 배선(33)을 형성한다. 이때, 도면에는 도시되어 있지 않지만, 제3 금속 배선의 일부를 금속 퓨즈(29)의 양 단부에 연결하여 금속 퓨즈(29)가 주변 회로(도시되지 않음)와 전기적으로 연결되도록 한다. 금속 퓨즈(29)의 배선이 완료되면 전체 상부에 제4 층간 절연막(34)을 형성한다.
상기의 공정으로 형성된 더미 금속 퓨즈(29a)는 더미 퓨즈(29) 형성시 디자인 룰이 허용하는 한도 내에서 더미 퓨즈(29) 사이에 형성되어 더미 퓨즈(29) 컷팅시 측방향 충격을 흡수한다. 따라서, 더미 퓨즈(29) 컷팅시 다른 더미 퓨즈에 충격이 전달되는 것을 방지하여 비정상적인 퓨즈 컷팅을 방지할 수 있다. 또한, 더미 퓨즈(29) 하부에 형성된 충격 흡수층(40) 퓨즈 컷팅시 하부 요소에 충격이 전달되는 것을 방지하여 균열 등이 발생하는 것을 방지해 소자의 불량 발생을 방지할 수 있다.
상술한 바와 같이, 금속 퓨즈 컷팅시 주변 금속 퓨즈나 하부 요소에 충격을 차단해 줌으로써 측방향 및 하부 충격에 의한 비정상적인 컷팅이나 균열 발생을 방지하여 불량 발생을 방지하고 공정의 신뢰성을 향상시키는 효과가 있다.
Claims (5)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 층간 절연막을 형성하는 단계;상기 제 1 층간 절연막 상에 제 1 산화막을 형성하는 단계;상기 제 1 산화막 상에 충격 흡수층을 형성한 후 금속 퓨즈 형성 예정 영역의 상기 충격 흡수층만을 잔류시키는 단계;전체 상에 제 2 및 제 3 산화막을 형성하여 상기 제 2 산화막과 함께 제 2 층간 절연막을 형성하는 단계;상기 충격 흡수층의 상부인 상기 제 2 층간 절연막 상에 금속 퓨즈 및 더미 퓨즈를 형성하는 단계 및상기 금속 퓨즈 및 상기 더미 금속 퓨즈 상에 제 3 층간 절연막을 형성하고 소정의 공정을 실시하여 금속 배선으로 상기 금속 퓨즈의 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 제 1 산화막 또는 상기 제 3 산화막은 TEOS막을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 제 2 산화막은 무기 SOG막을 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 충격 흡수층은 질화막 1800 내지 2000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 퓨즈 형성 방법.
- 제 1 항에 있어서,상기 금속 퓨즈는 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 퓨즈 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085189A KR100399913B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 금속 퓨즈 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0085189A KR100399913B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 금속 퓨즈 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055929A KR20020055929A (ko) | 2002-07-10 |
| KR100399913B1 true KR100399913B1 (ko) | 2003-09-29 |
Family
ID=27688444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0085189A KR100399913B1 (ko) | 2000-12-29 | 2000-12-29 | 반도체 소자의 금속 퓨즈 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399913B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3986940B2 (ja) * | 2002-10-31 | 2007-10-03 | 富士通株式会社 | 半導体装置 |
-
2000
- 2000-12-29 KR KR10-2000-0085189A patent/KR100399913B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055929A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716679B2 (en) | Methods of forming fuse box guard rings for integrated circuit devices | |
| US6787448B2 (en) | Methods for forming metal interconnections for semiconductor devices using a buffer layer on a trench sidewall | |
| KR100436674B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20020001889A1 (en) | Methods for forming conductive contact body for integrated circuits using dummy dielectric layer | |
| KR100389034B1 (ko) | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| KR20070097764A (ko) | 반도체 장치의 퓨즈 구조물 형성 방법 | |
| KR100399913B1 (ko) | 반도체 소자의 금속 퓨즈 형성 방법 | |
| KR100351915B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100268809B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
| JP2003338539A (ja) | 半導体素子の金属配線形成方法 | |
| KR100406731B1 (ko) | 반도체 소자의 층간막 평탄화 구조의 형성 방법 | |
| CN102263011B (zh) | 半导体结构的制造方法 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| KR100342098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100605599B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100241520B1 (ko) | 반도체 소자 제조방법 | |
| KR101116350B1 (ko) | 반도체 소자 제조방법 | |
| KR100452315B1 (ko) | 반도체 소자 제조방법 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| KR100268810B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20050066192A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20020068417A (ko) | 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법 | |
| KR20060002405A (ko) | 반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |