KR20060002405A - 반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법 - Google Patents

반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR20060002405A
KR20060002405A KR1020040051435A KR20040051435A KR20060002405A KR 20060002405 A KR20060002405 A KR 20060002405A KR 1020040051435 A KR1020040051435 A KR 1020040051435A KR 20040051435 A KR20040051435 A KR 20040051435A KR 20060002405 A KR20060002405 A KR 20060002405A
Authority
KR
South Korea
Prior art keywords
film
layer
insulating
insulating film
etch stop
Prior art date
Application number
KR1020040051435A
Other languages
English (en)
Other versions
KR100591175B1 (ko
Inventor
김상권
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040051435A priority Critical patent/KR100591175B1/ko
Publication of KR20060002405A publication Critical patent/KR20060002405A/ko
Application granted granted Critical
Publication of KR100591175B1 publication Critical patent/KR100591175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법에서는, 반도체 기판의 층간 절연막 위에 하부 금속막을 형성하고, 그 상부에 제1 절연막 및 제1 절연막의 일부 표면을 노출시키는 홀을 갖는 지지막을 형성한다. 이어, 홀을 통하여 드러난 제1 절연막 일부를 식각하고, 그 상부에 제2 절연막과 식각 저지막을 형성한다. 이어, 홀에 대응하는 상부에 개구부를 갖는 감광막 패턴을 상기 식각 저지막 위에 형성하고, 감광막 패턴을 식각 마스크로 식각 저지막 및 제2 절연막을 제거하여 트랜치를 형성하고, 이어 드러난 제1 절연막의 나머지를 제거하여 하부 금속막을 드러내는 비아 홀을 형성한다. 이어, 비아 홀 및 트랜치가 채워지도록 금속막을 형성하여 비아 홀을 채우는 컨택 플러그 및 트랜치를 채우는 상부 금속막을 형성한다.
금속 배선, 저유전율 절연막, 유기 물질, 식각비

Description

반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법{Metal interconnection structure in semiconductor device and method for manufacturing the same}
도 1은 종래의 금속 배선의 층간 연결 구조의 일 예를 나타내 보인 단면도이다.
도 2는 종래의 금속 배선의 층간 연결 구조의 다른 예를 나타내 보인 단면도이다.
도 3은 본 발명의 한 실시예에 따른 금속 배선의 층간 연결 구조를 나타내 보인 단면도이다.
도 4 내지 도 10은 발명의 한 실시예에 따른 금속 배선의 층간 연결 구조의 제조 방법을 설명하기 위하여 그 공정 순서에 따라 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가함에 따라 금속 배선도 점점 다층화되어 가고 있는 추세이며, 이와 같은 추세에 따라 소자의 성능을 향상시키기 위한 금속 배선 구조와 이를 제조하는 방법에 관한 연구도 활발하게 이루어지고 있다.
도 1은 종래의 금속 배선의 층간 연결 구조를 제조하는 방법의 일 예를 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, 먼저 반도체 기판(101) 위에 층간 절연막(102)을 형성하고, 이 층간 절연막을 관통하여 반도체 기판(101)의 액티브 영역을 노출시키는 컨택 홀(103)을 형성시키고, 이 컨택 홀(103)을 금속막으로 채워서 금속 컨택(104)을 형성한다. 다음에 금속 컨택(104) 및 층간 절연막(102) 위에 절연막(105)을 형성하고, 이어서 이 절연막(105)을 관통하여 금속 컨택(104)의 상부면을 노출시키는 트랜치를 형성한다. 그리고 이 트랜치 내부를 금속막으로 채워서 하부 금속막(106)을 형성한다. 다음에 금속간 절연막(107), 비아 홀(108), 비아 컨택(109) 및 상부 금속막(110)을 동일한 방법으로 형성한다.
그런데 최근에는 전기적인 특성이 뛰어난 구리(Cu) 배선이 각광받으면서 다마신 공정을 사용하여 금속 배선 구조를 형성하는 기술이 널리 이용되고 있다.
도 2는 이와 같은 다마신 공정을 이용하여 만들어진 금속 배선 구조를 나타내 보인 단면도이다.
도 2를 참조하면, 먼저 하부막(201) 위에 절연막(202)을 형성한다. 다음에 이 절연막(202)의 상부 일부를 제거하여 트랜치(203)를 형성하고, 이어서 이 트랜치(203)보다 좁은 폭의 컨택 홀(204)을 형성한다. 다음에 이 트랜치(203)와 컨택 홀(204)을 하부 금속막(205)으로 채운 후에 평탄화 공정을 수행한다. 다음에 절연 막(202) 및 하부 금속막(205) 위에 절연막(206)을 형성한다. 이어서 절연막(206)의 상부 일부를 제거하여 트랜치(207)를 형성하고, 이어서 이 트랜치(207)보다 좁은 폭의 컨택 홀(208)을 형성한다. 다음에 이 트랜치(207)와 컨택 홀(208)을 상부 금속막(209)으로 채운 후에 평탄화 공정을 수행한다.
이와 같이 다마신 공정을 이용한 금속 배선 공정에 의해 전기적 성질이 좋은 구리 배선을 용이하게 형성하게 되었으며, 하부 금속막(205)과 상부 금속막(209)을 절연하는 절연막으로서 저유전율을 갖는 절연막을 사용하여 소자의 특성을 향상시키는 노력도 계속 진행되고 있다. 이때, 공정 순서에 따라 컨택 홀을 형성한 다음 트랜치를 형성할 수도 있다.
그러나 이러한 다마신 공정은 제조 공정이 복잡하고, 컨택 홀을 먼저 형성한 다음 트랜치를 형성하기 위한 감광막을 제거할 때 컨택 홀에 채워진 감광막을 완전히 제거해야 하므로 제조 공정시 다량의 폴리머(polymer)가 형성되며, 감광막을 완전히 제거하지 못하는 경우에는 층간의 금속 배선이 절연되는 문제점이 발생한다. 또한, 트랜치를 먼저 형성할 때에는 트랜치의 깊이를 균일하게 조절하가 어려우며 트랜치 내부의 감광막이 두꺼워 컨택 홀을 패터닝하기 어려운 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정을 단순화할 수 있는 반도체 소자의 금속 배선의 층간 연결 구조를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 반도체 소자의 금속 배선 구조를 용이하게 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 낮은 유전율을 가지는 절연층을 이중으로 형성하여 층간의 금속 배선을 절연시키며, 트랜치를 형성하면서 비아 홀을 완성한다.
더욱 상세하게 본 발명의 실시예에 따른 반도체 소자의 금속 배선의 층간 연결 구조는, 반도체 기판과 전기적으로 연결되어 있으며, 절연막 위에 배치된 하부 금속막; 상기 하부 금속막 위에 배치된 컨택 플러그; 상기 컨택 플러그를 정의하며 상기 하부 금속막을 덮는 제1 절연막; 상기 제1 절연막 상부에 형성되어 있으며 상기 컨택 플러그를 드러내는 홀을 갖는 지지막; 상기 컨택 플러그 및 상기 지지막 위에 형성된 상부 금속막; 및 상기 상부 금속막을 둘러싸고 있는 제2 절연막을 포함한다. 이때, 제1 및 제2 절연막은 유기 절연 물질로 이루어진 것을 특징으로 한다.
이러한 본 발명의 한 실시예에 따른 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법은, 층간 절연막 위에 하부 금속막을 형성하는 단계; 층간 절연막 및 하부 금속막을 덮는 제1 절연막을 형성하는 단계; 하부 금속막의 상부에 제1 절연막의 일부 표면을 노출시키는 홀을 갖는 지지막을 형성하는 단계; 홀을 통하여 드러난 제1 절연막 일부를 식각하는 단계; 지지막 및 제1 절연막의 노출 표면 위에 제2 절연막을 형성하는 단계; 제2 절연막 위에 식각 저지막을 형성하는 단계; 홀에 대응하는 상부에 식각 저지막의 일부 표면을 노출시키는 개구부를 갖는 감광막 패턴을 식각 저지막 위에 형성하는 단계; 감광막 패턴을 식각 마스크로 식각 저지막 의 노출 부분을 제거하는 단계; 식각 저지막으로 가려지지 않은 제2 절연막을 제거하여 트랜치를 형성하는 단계; 홀을 통하여 드러난 제1 절연막을 제거하여 하부 금속막을 드러내는 비아 홀을 형성하는 단계; 비아 홀 및 트랜치가 채워지도록 금속막을 형성하는 단계; 및 식각 저지막의 표면이 노출될 때까지 평탄화 공정을 수행하여 비아 홀을 채우는 컨택 플러그 및 트랜치를 채우는 상부 금속막을 형성하는 단계를 포함한다.
이때, 제1 절연막 또는 제2 절연막은 유기 절연 물질로 형성하는 것이 바람직하며, 제1 절연막과 제2 절연막은 하나의 식각 조건에 대하여 다른 식각비를 가진다. 지지막 및 식각 저지막은 질화막으로 형성하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다.
도 3은 본 발명의 한 실시예에 따른 금속 배선의 층간 연결 구조를 나타내 보인 단면도이다.
도 3을 참조하면, 본 발명에 따른 금속 배선의 층간 연결 구조는, 하부 금속막(303)과 상부 금속막(315)이 컨택 플러그(314)에 의해 연결된다. 하부 금속막(303)은 층간 절연막(302)에 의해 반도체 기판(302)과 분리된다. 그러나 도면에 나타나지는 않지만, 반도체 기판(301)의 액티브 영역과 하부 금속막(303)은 층간 절연막(302)을 관통하는 금속 컨택(미도시)에 의해 상호 전기적으로 연결된 다. 경우에 따라서는 복수개의 금속 배선이 개재될 수도 있다. 컨택 플러그(314)와 상부 금속막(315)은 동일한 금속막으로 형성되며, 상부 금속막(315)은 지지막(305)에 의해 지지된다. 이 지지막(305)은 질화막으로 이루어지며, 지지막(305)의 상부와 하부가 관통되는 홀(306)을 갖는다. 하부 금속막(303)과 상부 금속막(315) 사이에는 제2 절연막(307)이 배치되어 하부 금속막(303)과 상부 금속막(315)을 절연시킨다. 또한 지지막(305) 위의 상부 금속막(315) 또한 제2 절연막(307)에 의해 둘러싸인다.
이와 같이 하부 금속막(303)과 상부 금속막(315)이 낮은 유전율을 가지는 유기 물질의 제1 및 제2 절연막(304. 307)에 의해 절연되는 금속 배선의 연결 구조를 취하고 있어서, 여러 가지 향상된 전기적 특성을 확보할 수 있다. 예컨대 금속 배선 구조에서의 RC 지연값이 낮아지고, 크로스토크(cross-talk)가 억제되며, 그리고 전력 소모가 낮아진다.
도 4 내지 도 10은 발명의 한 실시예에 따른 금속 배선의 층간 연결 구조의 제조 방법을 설명하기 위하여 그 공정 순서에 따라 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 반도체 기판(301) 위의 층간 절연막(302) 위에 하부 금속막(303)을 형성한다. 일반적으로 이 하부 금속막(303)은 반도체 기판(301)의 액티브 영역에 형성되어 있는 반도체 소자와 전기적으로 연결된다. 다음에 층간 절연막(302) 및 하부 금속막(303) 위에 유기 물질로 이루어진 제1 절연막(304)을 형성한다.
다음, 도 5에서 보는 바와 같이, 제1 절연막의 상부에 무기 절연 물질을 적 층하여 지지막(305)을 형성한다. 이 지지막(305)은 질화 규소를 적층하여 형성하는 것이 바람직하다.
다음에 도 6에서 보는 바와 같이, 소정의 감광막 패턴(미도시)을 식각 마스크로 이용한 사진 식각 공정 공정을 수행하여 하부 금속막(303)에 대응하는 지지막(305)의 일부를 제거한다. 그러면 지지막(305)을 관통하여 제1 절연막(304)의 일부 표면을 노출시키는 홀(hole)(306)이 형성되며, 이어, 홀(306)을 통하여 드러난 제1 절연막(304)의 두께 일부를 제거한다. 이때, 홀(306)을 통하여 드러난 제1 절연막(304)의 표면에서부터 하부 금속막(303)의 표면까지, 즉 홀(306)에서 남겨진 제1 절연막(304)의 두께는 1,000-2,000Å 정도인 것이 바람직하다. 이는 홀(306)을 통하여 제1 절연막(304)을 과도하게 식각하면 하부 금속막(303)이 홀(306)을 통하여 드러난 식각 조건에 노출되어 하부 금속막(303)이 손상될 수 있어, 이를 방지하기 위함이며, 홀(306)에서 제1 절연막(304)이 두껍게 남으면, 이후의 트랜치 형성 공정에서 지지막(305)이 손상되어 다마신 공정이 용이하게 이루어질 수 없기 때문이다.
이어, 도 7에서 보는 바와 같이 식각 마스크로 사용한 감광막 패턴을 제거한 다음에, 지지막(305)과 홀(306)을 통하여 드러난 제1 절연막(304)의 노출 표면 위에 유기 물질을 적층 또는 도포하여 제2 절연막(307)을 형성한다. 제2 절연막(307)을 식각하는 식각 조건에서 제1 절연막(304)보다 높은 식각비를 가지는 것이 바람직하다. 다음에 제2 절연막(307) 위에 식각 저지막(308)을 형성한다. 이 식각 저지막(308)은 후속의 평탄화 공정시 식각 정지점을 검출하기 위하여 사용되 는 막으로서, 질화 규소를 적층하여 형성할 수 있다.
다음에 도 8을 참조하여 설명하면, 식각 저지막(308) 위에 감광막을 도포하고 마스크를 이용한 사진 공정으로 노광하고 현상하여 식각 마스크인 감광막 패턴(309)을 형성한다. 이러한 감광막 패턴(309)은 상부 금속막이 만들어질 부분에 위치한 제2 절연막(307) 상부의 식각 저지막(308) 표면을 노출시키는 개구부(310)를 갖는다.
다음에 도 9에서 보는 바와 같이, 감광막 패턴(309)을 식각 마스크로 한 식각 공정을 수행하여 식각 저지막(308) 일부를 식각하여 상부 금속막이 만들어질 부분에 위치한 제2 절연막(307)의 표면이 노출되도록 한다. 이어, 드러난 제2 절연막(307)을 식각하여 제2 절연막(307)에 트랜치(311)를 형성한다. 이때, 홀(306)에 채워진 제2 절연막(307)과 홀(306)의 하부에 남아 있는 제1 절연막(304)을 제거하여, 하부 금속막(303)을 드러내는 비아 홀(312)을 완성한다. 제2 절연막(307)을 제거할 때, 제1 절연막(304) 일부만 식각되어 추가적인 식각 공정을 적용하여 비아 홀(312)을 완성하는 것이 바람직하다. 따라서, 제2 절연막(307)을 제거할 때 하부 금속막이 드러나지 않아 하부 금속막이 오염되거나 단선되는 것을 방지할 수 있다.
이때, 지지막(305)은 비아 홀(312)을 형성하는 식각 조건에서 제1 및 제2 절연막(304, 307)보다 5:1-10:1 정도의 낮은 식각비를 가지도록 식각 조건을 설정하며, 이를 통하여 비아 홀(312)을 완성할 때 지지막(305) 하부의 제1 절연막(304)은 드러나거나 식각되지 않도록 지지한다. 또한, 제2 절연막(307)을 제거하는 식각 조건에서 제1 절연막(304)은 제3 절연막(307)보다 1:1.5-1:3 정도 낮은 식각비를 가지고 있어 언더 컷이 발생하는 것을 방지할 수 있으며, 비아 홀(312) 및 트랜치(311)의 프로파일을 용이하게 제어할 수 있다. 이러한 공정은 도 8의 감광막 패턴(309)을 그대로 둔 상태에서 진행할 수도 있으며, 감광막 패턴(309)을 제거한 다음 진행할 수도 있다. 이러한 본 발명의 실시예에 따른 제조 방법에서는, 트랜치(311)를 형성하면서, 지지막(305)을 식각 저지 마스크로 사용하여 비아 홀(312)을 함께 형성함으로써 자기 정렬 방식으로 트랜치(311)와 비아 홀(312)을 형성할 수 있다.
이어, 도 10에서 보는 바와 같이, 다음에 전면에 금속막(313)을 적층하여 비아 홀(312)을 채우는 컨택 플러그(314)를 형성한다.
다음에 도 3을 참조하면, 도 10의 결과물을 대상으로 평탄화 공정을 수행하여 컨택 플러그(314) 위에 배치되는 상부 금속막(315)을 완성한다. 상기 평탄화 공정으로는 화학적 기계적 평탄화(CMP) 방법을 사용하여 수행하며, 식각 저지막(308)의 상부면이 노출될 때까지 평탄화를 수행한다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 금속 배선의 층간 연결 구조 및 그 제조 방법에 따르면, 유기 절연 물질을 이용하여 하부 금속층과 상부 금속층의 절연막으로 사용하므로 RC 지연 감소, 크로스토크 감소 및 소비 전력 감소와 같이 소자의 성능을 향상시킬 수 있다는 이점이 제공된다. 또한 본 발명에 따른 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법에서는 유기 물질막을 이용함으로써 비아 홀 완성시 노광 및 현상 공정만으로 진행할 수 있고, 제조 공정시 비아 홀 및 트랜치에 감광막이 채워지지 않아 금속 배선의 층간 연결 구조를 용이하고 단순하게 제조할 수 있다는 이점이 제공된다.
또한, 하부 금속막이 드러내지 않은 상태에서 트랜치 또는 비아 홀 식각 공정을 진행함으로써 하부 금속막이 손상되는 것을 방지할 수 있으며, 비아 홀이 오염되는 것을 방지할 수 있다. 또한, 트랜치를 형성하면서 비아 홀을 완성함으로써 제조 공정을 단순화할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (7)

  1. 반도체 기판과 전기적으로 연결되어 있으며, 절연막 위에 배치된 하부 금속막;
    상기 하부 금속막 위에 배치된 컨택 플러그;
    상기 컨택 플러그를 정의하며 상기 하부 금속막을 덮는 제1 절연막;
    상기 제1 절연막 상부에 형성되어 있으며 상기 컨택 플러그를 드러내는 홀을 갖는 지지막;
    상기 컨택 플러그 및 상기 지지막 위에 형성된 상부 금속막; 및
    상기 상부 금속막을 둘러싸고 있는 제2 절연막을 포함하며,
    상기 제1 및 제2 절연막은 유기 절연 물질로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 연결 구조.
  2. 제 1항에서,
    상기 지지막은 질화막인 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 연결 구조.
  3. 층간 절연막 위에 하부 금속막을 형성하는 단계;
    상기 층간 절연막 및 하부 금속막을 덮는 제1 절연막을 형성하는 단계;
    상기 하부 금속막의 상부에 제1 절연막의 일부 표면을 노출시키는 홀을 갖는 지지막을 형성하는 단계;
    상기 홀을 통하여 드러난 상기 제1 절연막 일부를 식각하는 단계;
    상기 지지막 및 제1 절연막의 노출 표면 위에 제2 절연막을 형성하는 단계;
    상기 제2 절연막 위에 식각 저지막을 형성하는 단계;
    상기 홀에 대응하는 상부에 상기 식각 저지막의 일부 표면을 노출시키는 개구부를 갖는 감광막 패턴을 상기 식각 저지막 위에 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 식각 저지막의 노출 부분을 제거하는 단계;
    상기 식각 저지막으로 가려지지 않은 상기 제2 절연막을 제거하여 트랜치를 형성하는 단계;
    상기 홀을 통하여 드러난 상기 제1 절연막을 제거하여 상기 하부 금속막을 드러내는 비아 홀을 형성하는 단계;
    상기 비아 홀 및 트랜치가 채워지도록 금속막을 형성하는 단계; 및
    상기 식각 저지막의 표면이 노출될 때까지 평탄화 공정을 수행하여 상기 비아 홀을 채우는 컨택 플러그 및 상기 트랜치를 채우는 상부 금속막을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 구조의 제조 방법.
  4. 제 3항에서,
    상기 제1 절연막 또는 제2 절연막은 유기 절연 물질로 형성하는 것을 특징으 로 하는 반도체 소자의 금속 배선 구조의 제조 방법.
  5. 제 4항에서,
    상기 제1 절연막과 상기 제2 절연막은 하나의 식각 조건에 대하여 다른 식각비를 가지는 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법.
  6. 제 3항에 있어서,
    상기 지지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법.
  7. 제 3항에 있어서,
    상기 식각 저지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 금속 배선 구조의 제조 방법.
KR1020040051435A 2004-07-02 2004-07-02 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 KR100591175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040051435A KR100591175B1 (ko) 2004-07-02 2004-07-02 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051435A KR100591175B1 (ko) 2004-07-02 2004-07-02 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060002405A true KR20060002405A (ko) 2006-01-09
KR100591175B1 KR100591175B1 (ko) 2006-06-19

Family

ID=37105362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051435A KR100591175B1 (ko) 2004-07-02 2004-07-02 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법

Country Status (1)

Country Link
KR (1) KR100591175B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737155B1 (ko) * 2006-08-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자의 고주파 인덕터 제조 방법
US8692371B2 (en) 2011-07-29 2014-04-08 Electronics And Telecommunications Research Institute Semiconductor apparatus and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737155B1 (ko) * 2006-08-28 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자의 고주파 인덕터 제조 방법
US8692371B2 (en) 2011-07-29 2014-04-08 Electronics And Telecommunications Research Institute Semiconductor apparatus and manufacturing method thereof

Also Published As

Publication number Publication date
KR100591175B1 (ko) 2006-06-19

Similar Documents

Publication Publication Date Title
KR20090022619A (ko) 반도체 소자의 콘택 형성 방법
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
US20080157371A1 (en) Metal Line of Semiconductor Device and Method of Manufacturing the Same
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
US7790605B2 (en) Formation of interconnects through lift-off processing
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100221583B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100579858B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR101068142B1 (ko) 반도체소자의 콘택플러그 형성방법
KR20040009746A (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100457407B1 (ko) 반도체소자의금속배선형성방법
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR19980058405A (ko) 다층 금속 배선 형성 방법
KR20030002752A (ko) 반도체 소자의 제조 방법
KR19990050034A (ko) 비아 홀의 형성 방법
KR20060025040A (ko) 반도체 소자의 금속 콘택 형성방법
KR19980055917A (ko) 반도체 소자의 플러그 형성방법
KR19990059086A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee