KR100596874B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100596874B1
KR100596874B1 KR1020020087102A KR20020087102A KR100596874B1 KR 100596874 B1 KR100596874 B1 KR 100596874B1 KR 1020020087102 A KR1020020087102 A KR 1020020087102A KR 20020087102 A KR20020087102 A KR 20020087102A KR 100596874 B1 KR100596874 B1 KR 100596874B1
Authority
KR
South Korea
Prior art keywords
layer
film
forming
etch stop
metal wiring
Prior art date
Application number
KR1020020087102A
Other languages
English (en)
Other versions
KR20040060332A (ko
Inventor
김유창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087102A priority Critical patent/KR100596874B1/ko
Publication of KR20040060332A publication Critical patent/KR20040060332A/ko
Application granted granted Critical
Publication of KR100596874B1 publication Critical patent/KR100596874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로,
다마신 방법을 이용한 금속배선 공정시 비아콘택홀을 매립하는 유기 반사방지막의 매립특성으로 인한 유발되는 특성 열화를 방지하기 위하여,
비아콘택홀의 형성공정후 이를 감광막으로 소정깊이 매립하고 그 상부를 포함한 전체표면상부에 유기 반사방지막을 형성한 다음, 상부 금속배선 마스크를 이용한 사진식각공정과 에치백 공정을 이용하여 상부 금속배선 영역을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of semiconductor device}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 하부 금속배선 13 : 제1층간절연막
15 : 제1식각방지막 17 : 제2층간절연막
19 : 제2식각방지막 21 : 제3층간절연막
23 : 하드마스크층 25 : 비아콘택홀
27 : 제1감광막 29 : 유기반사방지막
31 : 감광막패턴 33 : 상부 금속배선 영역
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다마신(damascene) 방법을 이용하여 다층 금속배선을 형성하는 기술에 관한 것이다.
반도체소자의 구조를 분석하여 보면 기본적으로 다수의 전기적인 배선층이 상하 방향으로 적층되어 있고, 이러한 상, 하부 배선층 사이를 연결하는 연결층으로 구성되어 있다.
로직 소자의 예를 들어 생각하면 게이트, 금속층 등이 전기적인 배선층에 해당되고 게이트층과 금속층을 연결하는 콘택홀 층 또는 상부/하부 금속층 사이를 연결하는 비아 콘택홀층이 연결층에 해당된다.
일반적으로 반도체소자의 금속배선 방법은 평탄화된 표면 상에 금속배선을 패터닝하고 이를 평탄화시키는 층간절연막을 형성하는 공정으로 진행하였으나 반도체소자의 고집적화에 따른 미세 선폭의 금속배선 패터닝이 용이하지 않게 되었다.
이러한 문제점을 해결하기 위하여 평탄화된 표면 상에 금속배선이 형성될 영역이 식각된 층간절연막을 형성하고 이를 매립하는 다마신 방법을 사용하였다.
도시되지 않았으나, 종래기술에 따른 반도체소자의 금속배선 형성방법을 설하면 다음과 같다.
반도체기판 상에 활성영역을 정의하는 소자분리막, 워드라인, 비트라인 및 캐패시터를 형성하고 그 상부를 평탄화시키는 하부절연층을 형성한다.
상기 하부절연층의 하부구조에 접속되는 하부 금속배선을 형성한다. 이때, 상기 하부 금속배선은 구리를 이용하여 형성한다.
상기 하부 금속배선을 노출시키는 평탄화된 제1층간절연막을 전체표면상부를 형성한다.
전체표면상부에 제1식각방지막, 제2층간절연막, 제2식각방지막, 제3층간절연막 및 하드마스크층의 적층구조를 형성한다.
금속배선 콘택마스크, 즉 비아콘택마스크를 이용한 사진식각공정으로 적층구조를 상부로부터 식각하여 상기 제1식각방지막을 노출시키는 비아콘택홀을 형성한다.
전체표면상부에 유기 반사방지막을 도포한다. 이때, 상기 비아콘택홀의 높은 면비(aspect ratio)로 인하여 상기 비아콘택홀 내부를 완전히 매립하지 못한다.
상기 유기 반사방지막 상부에 감광막패턴을 형성한다. 이때, 상기 감광막패턴은 금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
상기 감광막패턴을 마스크로 하여 상기 유기 반사방지막, 하드마스크층 및 제3층간절연막을 식각하여 상기 제2식각방지막을 노출시킨다. 이때, 상기 유기반사방지막은 상기 제2층간절연막 및 제1반사방지막 사이에 남는다.
상기 감광막패턴을 제거하고 상기 유기반사방지막을 제거한다.
에치백 공정으로 상기 하부 금속배선 상부의 제1식각방지막을 제거함으로써 상기 하부 금속배선에 콘택되는 상부 금속배선 영역을 형성한다.
그러나, 상기 유기 반사방지막이 완전하게 채워지지 않아 후속공정으로 형성되는 상부금속배선의 모양이 다르게 형성될 수도 있으며, 상기 감광막패턴을 마스크로 하여 제2식각방지막을 노출시키는 에치백공정시 상기 제1식각방지막을 제거되어 후속공정시 하부 금속배선의 특성을 열화시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 비아콘택홀을 감광막으로 매립하고 그 상부를 유기반사방지막으로 완전히 매립하여 식각공정시 소자의 유발될 특성 열화를 방지함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판상에 하부 금속배선을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
전체표면상부에 제1식각방지막, 제2층간절연막, 제2식각방지막, 제3층간절연막 및 하드마스크층의 적층구조를 형성하는 공정과,
비아콘택마스크를 이용한 사진식각공정으로 적층구조를 식각하여 상기 제1식각방지막을 노출시키는 비아콘택홀을 형성하는 공정과,
상기 비아콘택홀의 저부로부터 소정 깊이 감광막을 매립하고 그 상부를 포함한 전체표면상부에 유기반사방지막을 형성하는 공정과,
상부 금속배선 마스크를 이용한 사진식각공정으로 상기 유기 반사방지막, 제3식각방지막, 하드마스크층 및 제3층간절연막을 식각하여 상기 제2식각방지막 및 감광막을 노출시키는 공정과,
상기 감광막을 제거하고 상기 제1식각방지막을 에치백 하여 상부 금속배선 영역을 형성하는 공정을 포함하는 것과,
삭제
삭제
삭제
삭제
삭제
상기 제2층간절연막과 제3층간절연막은 산화막, 오거닉 로우 케이층(organic low-k, k 는 유전상수), 오거닉 포러스 로우 케이층(organic porous low-k, k 는 유전상수), 실리카 로우 케이층(silica low-k, k 는 유전상수), 실리카 포러스 로우 케이층(silica porous low-k, k 는 유전상수) 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성하는 것과,
상기 감광막은 상기 제2식각방지막보다 높고 하드마스크층보다 낮게 형성하는 것과,
상기 유기반사방지막 형성공정시 씨너 트리트먼트(Thinner Treatment) 을 생략하여 상기 감광막이 제거되는 현상을 방지하는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상에 형성된 하부 금속배선을 형성하고 상기 하부 금속배선을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
전체표면상부에 제1식각방지막, 제2층간절연막, 제2식각방지막, 제3층간절연막 및 하드마스크층의 적층구조를 형성하는 공정과,
비아콘택마스크를 이용한 사진식각공정으로 적층구조를 식각하여 상기 제1식각방지막을 노출시키는 비아콘택홀을 형성하는 공정과,
상기 비아콘택홀의 저부로부터 소정 깊이 감광막을 매립하고 그 상부를 포함한 전체표면상부에 무기반사방지막을 형성하는 공정과,
상부 금속배선 마스크를 이용한 사진식각공정으로 상기 무기 반사방지막, 제3식각방지막, 하드마스크층 및 제3층간절연막을 식각하여 상기 제2식각방지막 및 감광막을 노출시키는 공정과,
상기 감광막을 제거하고 상기 제1식각방지막을 에치백 하여 상부 금속배선 영역을 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(도시안됨) 상에 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)을 형성한다.
상기 하부절연층의 하부구조에 접속되는 하부 금속배선(11)을 형성한다. 이때, 상기 하부 금속배선(11)은 구리를 이용하여 형성한다.
상기 하부 금속배선(11)을 노출시키는 평탄화된 제1층간절연막(13)을 전체표면상부를 형성한다.
전체표면상부에 제1식각방지막(15)을 형성한다. 이때, 상기 제1식각방지막(15)은 구리 캐핑 레이어(Cu capping layer)로 사용된 것이다.
상기 제1식각방지막(15) 상부에 제2층간절연막(17)을 형성한다. 이때, 상기 제2층간절연막(17)은 산화막, 오거닉 로우 케이층(organic low-k, k 는 유전상수), 오거닉 포러스 로우 케이층 (organic porous low-k, k 는 유전상수), 실리카 로우 케이층(silica low-k, k 는 유전상수), 실리카 포러스 로우 케이층(silica porous low-k, k 는 유전상수) 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성한다.
상기 제2층간절연막(17) 상부에 제2식각방지막(19)을 형성하고 그 상부에 제3층간절연막(21)을 형성한다. 이때, 상기 제3층간절연막(21)은 산화막, 오거닉 로우 케이층(organic low-k, k 는 유전상수), 오거닉 포러스 로우 케이층(organic porous low-k, k 는 유전상수), 실리카 로우 케이층(silica low-k, k 는 유전상수), 실리카 포러스 로우 케이층(silica porous low-k, k 는 유전상수) 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성한다.
상기 제3층간절연막(21) 상부에 하드마스크층(23)을 형성한다. 이때, 상기 제3층간절연막(21)을 산화막으로 형성하는 경우 형성하지 않아도 된다.
금속배선 콘택마스크(도시안됨), 즉 비아콘택마스크(도시안됨)를 이용한 사진식각공정으로 하드마스크층(23), 제3층간절연막(21), 제2식각방지막(19) 및 제2층간절연막(17)을 식각하여 상기 제1식각방지막(15)을 노출시키는 비아콘택홀(25)을 형성한다.
도 1b를 참조하면, 상기 비아콘택홀(25)의 저부로부터 일정깊이만큼 제1감광막(27)을 매립한다. 이때, 상기 제1감광막(27)은 후속공정으로 형성되는 유기반사방지막의 매립공정시 완전히 매립되지 못하여 그 후속공정으로 실시되는 식각공정으로 소자의 특성이 열화되는 현상을 방지하기 위한 것이다.
상기 감광막(27)은 상기 제2식각방지막보다 높고 하드마스크층보다 높게 도 포하고 전면노광 공정후 현상함으로써 상기 하드마스크층보다 낮고 상기 제2식각방지막(19)보다 높게 형성한다.
도 1c를 참조하면, 상기 비아콘택홀(25)을 매립하는 유기반사방지막(29)을 전체표면상부에 형성한다. 이때, 상기 유기반사방지막(29)은 형성공정시 씨너 트리트먼트(Thinner Treatment)을 생략하여 상기 감광막이 제거되는 현상을 방지한다.
상기 유기 반사방지막(29) 상부에 제2감광막패턴(31)을 형성한다. 이때, 상기 제2감광막패턴(31)은 금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것이다.
도 1d를 참조하면, 상기 제2감광막패턴(31)을 마스크로 하여 상기 유기 반사방지막(29), 하드마스크층(23) 및 제3층간절연막(21)을 식각하여 상기 제2식각방지막(19)을 노출시키는 금속배선으로 예정된 영역을 형성한다. 이때, 상기 제1감광막(27)은 상기 제2층간절연막(17) 및 제1식각방지막(15) 사이에 남는다.
도 1e를 참조하면, 상기 제2감광막패턴(31) 및 제1감광막(27)을 제거하고 에치백 하여 제1식각방지막(15)을 식각하여 상부 금속배선 영역(33)을 형성한다.
후속공정으로 상기 상부 금속배선 영역(33)을 매립하는 상부금속배선(도시안됨)을 형성한다.
본 발명의 다른 실시예는 상기 유기 반사방지막(29) 대신 무기 반사방지막을 사용하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 비아콘택홀의 저부를 감광막으로 소정 깊이 매립하고 유기반사방지막을 형성하여 후속 공정을 용이하게 실시할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (5)

  1. 반도체기판상에 하부 금속배선을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
    전체표면상부에 제1식각방지막, 제2층간절연막, 제2식각방지막, 제3층간절연막 및 하드마스크층의 적층구조를 형성하는 공정과,
    비아콘택마스크를 이용한 사진식각공정으로 적층구조를 식각하여 상기 제1식각방지막을 노출시키는 비아콘택홀을 형성하는 공정과,
    상기 비아콘택홀의 저부로부터 소정 깊이 감광막을 매립하고 그 상부를 포함한 전체표면상부에 유기반사방지막을 형성하는 공정과,
    상부 금속배선 마스크를 이용한 사진식각공정으로 상기 유기 반사방지막, 제3식각방지막, 하드마스크층 및 제3층간절연막을 식각하여 상기 제2식각방지막 및 감광막을 노출시키는 공정과,
    상기 감광막을 제거하고 상기 제1식각방지막을 에치백 하여 상부 금속배선 영역을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제2층간절연막과 제3층간절연막은 산화막, 오거닉 로우 케이층(organic low-k, k 는 유전상수), 오거닉 포러스 로우 케이층(organic porous low-k, k 는 유전상수), 실리카 로우 케이층(silica low-k, k 는 유전상수), 실리카 포러스 로우 케이층(silica porous low-k, k 는 유전상수) 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 감광막은 상기 제2식각방지막보다 높고 하드마스크층보다 낮게 형성하는 것을 특징으로 하는 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 유기반사방지막 형성공정시 씨너 트리트먼트(Thinner Treatment)을 생략하여 상기 감광막이 제거되는 현상을 방지하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 반도체기판상에 하부 금속배선을 노출시키는 평탄화된 제1층간절연막을 형성하는 공정과,
    전체표면상부에 제1식각방지막, 제2층간절연막, 제2식각방지막, 제3층간절연막 및 하드마스크층의 적층구조를 형성하는 공정과,
    비아콘택마스크를 이용한 사진식각공정으로 적층구조를 식각하여 상기 제1식각방지막을 노출시키는 비아콘택홀을 형성하는 공정과,
    상기 비아콘택홀의 저부로부터 소정 깊이 감광막을 매립하고 그 상부를 포함한 전체표면상부에 무기반사방지막을 형성하는 공정과,
    상부 금속배선 마스크를 이용한 사진식각공정으로 상기 무기 반사방지막, 제3식각방지막, 하드마스크층 및 제3층간절연막을 식각하여 상기 제2식각방지막 및 감광막을 노출시키는 공정과,
    상기 감광막을 제거하고 상기 제1식각방지막을 에치백 하여 상부 금속배선 영역을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
KR1020020087102A 2002-12-30 2002-12-30 반도체소자의 금속배선 형성방법 KR100596874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087102A KR100596874B1 (ko) 2002-12-30 2002-12-30 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087102A KR100596874B1 (ko) 2002-12-30 2002-12-30 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040060332A KR20040060332A (ko) 2004-07-06
KR100596874B1 true KR100596874B1 (ko) 2006-07-04

Family

ID=37352248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087102A KR100596874B1 (ko) 2002-12-30 2002-12-30 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100596874B1 (ko)

Also Published As

Publication number Publication date
KR20040060332A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100546099B1 (ko) 반도체소자의 금속배선 형성방법
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
KR100349680B1 (ko) 듀얼 다마신 배선의 형성 방법
US7183202B2 (en) Method of forming metal wiring in a semiconductor device
KR20100109173A (ko) 반도체 장치의 듀얼 다마신 배선 제조 방법
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR100664807B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20060076094A (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR100390996B1 (ko) 금속 배선 형성 방법
JP2003152074A (ja) 半導体装置の製造方法
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101084633B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101180697B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100552821B1 (ko) 반도체 소자의 배선 형성방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100548527B1 (ko) 금속배선 형성방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee